JPS6344298B2 - - Google Patents
Info
- Publication number
- JPS6344298B2 JPS6344298B2 JP55185001A JP18500180A JPS6344298B2 JP S6344298 B2 JPS6344298 B2 JP S6344298B2 JP 55185001 A JP55185001 A JP 55185001A JP 18500180 A JP18500180 A JP 18500180A JP S6344298 B2 JPS6344298 B2 JP S6344298B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- heat sink
- power transistor
- terminals
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、パワートランジスタブロツクからな
る半導体装置に関し、詳しくは製作上の利点の多
いヒートシンクアツセンブリ構造のパワートラン
ジスタブロツクを使用するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device comprising a power transistor block, and more specifically to a power transistor block having a heat sink assembly structure which has many manufacturing advantages.
モールド型パワートランジスタや直列並列パワ
ートランジスタモジユールの製作上の問題とし
て、できうる限りボンデイング作業や各組立工程
での特性チエツクが容易になしうること、外部端
子の構造が簡単で接続が容易であること、またト
ランジスタ、直列、並列トランジスタモジユール
相互の間で共通性互換性のあることがのぞまれ
る。 Problems in manufacturing molded power transistors and series-parallel power transistor modules include making bonding work and characteristic checks as easy as possible during each assembly process, and the structure of external terminals being simple and easy to connect. It is also desired that transistors, series and parallel transistor modules be compatible with each other.
本発明の目的は、以上のような問題点を巧みに
解決するヒートシンクアツセンブリ構造のパワー
トランジスタブロツクを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a power transistor block with a heat sink assembly structure that skillfully solves the above-mentioned problems.
以下本発明の実施例を図面により説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図はその実施例のヒートシンクアツセンブ
リの見取図を、そして第2図はそれに半導体を搭
載したパワートランジスタブロツクの平面図を示
す。 FIG. 1 shows a sketch of the heat sink assembly of this embodiment, and FIG. 2 shows a plan view of a power transistor block on which a semiconductor is mounted.
方形銅系金属放熱板1の一辺に沿つて帯状に、
Al2O3に両面メタライズを施した絶縁板2を介
し、鉄―ニツケル系金属のワイヤボンデイング用
パツド3を配し、そのバツドの一端に外部端子接
続用の銅製U字形端子4を設ける。前記放熱板1
における対向する一辺に沿つて、同様に絶縁板2
1を介し、ワイヤボンデイング用パツド31を配
し、その一端にU字形端子41を設ける。さらに
前記放熱板1の中央部にはモリブデン系温度補償
板11を、周辺部の一部にはU字形端子42を配
設する。これらの部品はあらかじめNi―メツキ
を施しておくことが好ましく、銀ロウ付けによつ
て組立て端子付ヒートシンクアツセンブリとす
る。 A strip along one side of the rectangular copper-based metal heat sink 1,
A wire bonding pad 3 made of iron-nickel metal is placed through an insulating plate 2 made of Al 2 O 3 with metallization on both sides, and a copper U-shaped terminal 4 for external terminal connection is provided at one end of the pad. The heat sink 1
Similarly, an insulating plate 2 is placed along one opposite side of the
A wire bonding pad 31 is disposed through the wire bonding pad 1, and a U-shaped terminal 41 is provided at one end of the wire bonding pad 31. Furthermore, a molybdenum-based temperature compensating plate 11 is provided in the center of the heat sink 1, and a U-shaped terminal 42 is provided in a part of the periphery. It is preferable to apply Ni-plating to these parts in advance, and assemble them into a heat sink assembly with terminals by silver soldering.
次に第2図のように、ヒートシンクアツセンブ
リ上の温度補償板11であるモリブデン板上にト
ランジスタチツプ5を半田マウントし、アルミワ
イヤ6,61を用いボンデイングパツド3,31
のほぼ中央部にワイヤボンデイングをする。この
他に必要に応じダイオード51を放熱板1上に半
田マウントし、アルミワイヤ62によりボンデイ
ングパツド31のほぼ中央部にワイヤボンデイン
グをする。こうしてできたパワートランジスタブ
ロツクのU字形端子4,41,42は夫々B,
E,C端子となる。 Next, as shown in FIG. 2, the transistor chip 5 is mounted by soldering on the molybdenum plate which is the temperature compensation plate 11 on the heat sink assembly, and the bonding pads 3 and 31 are mounted using aluminum wires 6 and 61.
Wire bonding is done approximately in the center of the In addition, a diode 51 is mounted on the heat sink 1 by solder, if necessary, and wire bonded to approximately the center of the bonding pad 31 using an aluminum wire 62. The U-shaped terminals 4, 41, 42 of the power transistor block thus formed are B, 41, and 42, respectively.
These become E and C terminals.
このように接続用端子若しくは端子エリアの配
置が、ほぼ方形の放熱板上においてて、その辺に
沿つて配設された帯状パツドの一端に、又は放熱
板の周辺部の一部になされているから、ボンデイ
ングエリアが広くとれ、ボンデイング作業が極め
て容易である。さらにU字形端子の丈を低くすれ
ばなお容易になる。 In this way, the connection terminals or terminal areas are arranged on a substantially rectangular heat sink, at one end of a band-shaped pad arranged along the side of the heat sink, or at a part of the periphery of the heat sink. Therefore, the bonding area is wide and the bonding work is extremely easy. Furthermore, it will be easier if the length of the U-shaped terminal is made shorter.
次に第3図のモールド型パワートランジスタの
平面図に示すように、パワートランジスタブロツ
ク7を銅板71上に絶縁板(図上省略)を介して
配設し、第5図の端子展開図に示す板状外部端子
B,C,Eを第4図の端子配置図のように配置
し、第3図のシリコーンRTVによるボンデイン
グワイヤ保護のためにエンキヤツプを施したブロ
ツクの接続用U字形端子B,C,Eに半田付けを
する。次いで、FR―PET(帝人(株)商品名)のケ
ース72の中にシリコーンRTVさらにエポキシ
ポツテイング用樹脂を注入し、外部端子の一部を
残して樹脂封止をしてモールド型パワートランジ
スタとする。 Next, as shown in the plan view of the molded power transistor in FIG. 3, the power transistor block 7 is placed on the copper plate 71 via an insulating plate (not shown), and as shown in the terminal development diagram in FIG. The plate-shaped external terminals B, C, and E are arranged as shown in the terminal layout diagram in Figure 4, and the U-shaped terminals B, C for connection of the block are encapsulated to protect the bonding wires using silicone RTV in Figure 3. , E. Next, a silicone RTV and an epoxy potting resin are injected into the FR-PET (Teijin Ltd. product name) case 72, and the resin is sealed leaving a part of the external terminals to form a molded power transistor. do.
その場合、各製作工程での特性チエツク、すな
わちトランジスタブロツクのボンデイング後、ブ
ロツクのRTVエンキヤツプ後、組立品の外部端
子接続前、組立品の樹脂封止前など所望の工程で
の特性チエツクをすることが、ボンデイング作業
が容易である前記理由と同じ理由で、U字形端子
を用いて容易にできる。その結果、不良品を排除
しながらロス少く組立てることができる。 In that case, characteristics should be checked at each manufacturing process, such as after bonding the transistor block, after RTV encapsuling of the block, before connecting the external terminals of the assembly, and before sealing the assembly with resin. However, this can be easily done using a U-shaped terminal for the same reason as mentioned above that the bonding work is easy. As a result, it is possible to assemble with less loss while eliminating defective products.
次に、第6図のパワートランジスタモジユール
の平面図に示すように、2個のパワートランジス
タブロツク81,82を銅板83上に絶縁板(図
上省略)を介して配設し、第9図の端子展開図に
示す板状外部端子C1,B1B2,E1E2を鎖線のとこ
ろで折り曲げて、第7図と第8図(側面図)の端
子成形図のように配置し、第6図のブロツクの接
続用端子C1,B1,B2,E1,E2に半田付けをすれ
ば、並列モジユールの回路が形成できる。この場
合C2とC1とは適当な手段で接続しておく。 Next, as shown in the plan view of the power transistor module in FIG. 6, two power transistor blocks 81 and 82 are placed on a copper plate 83 with an insulating plate (not shown) interposed therebetween, and as shown in FIG. Fold the plate-shaped external terminals C 1 , B 1 B 2 , E 1 E 2 shown in the terminal development diagram at the chain lines and arrange them as shown in the terminal forming diagrams in Figures 7 and 8 (side view). By soldering the connection terminals C 1 , B 1 , B 2 , E 1 , and E 2 of the block shown in FIG. 6, a parallel module circuit can be formed. In this case, C 2 and C 1 are connected by an appropriate means.
また、直列接続をするには、第12図の端子展
開図に示す板状外部端子C1,B1,C2E1,B2,E2
を鎖線1,2,3若しくは3′のところで折り曲
げて、第10図と第11図(側面図)の端子成形
図のように配置し、並列接続の場合と同じように
第6図のブロツクの接続用端子に半田付けをすれ
ば、直列モジユール回路が形成できる。 In addition, for series connection, use the plate-shaped external terminals C 1 , B 1 , C 2 E 1 , B 2 , E 2 shown in the terminal development diagram in FIG.
Bend the terminals at chain lines 1, 2, 3, or 3' and place them as shown in the terminal forming diagrams in Figures 10 and 11 (side view). By soldering the connection terminals, a series module circuit can be formed.
この直列又は並列の接続をした第6図のブロツ
クは、モールド型パワートランジスタと同様に、
外部端子の一部を残して樹脂封止をして直列又は
並列パワートランジスタモジユールとする。 The blocks shown in FIG. 6, which are connected in series or in parallel, are similar to molded power transistors.
A series or parallel power transistor module is made by leaving a part of the external terminal and sealing it with resin.
このように、パワートランジスタブロツクの接
続用端子若しくは端子エリアの配置が放熱板周辺
部にあるうえに、複数個のブロツクを並べたとき
に直線上に配置されているから、外部端子が板材
をプレス成形するなど安価にでき、接続が半田付
けにより容易にできる。そして本来材料利用率の
低い直列接続のモジユール用外部端子は、直線上
にU字端子が配置されたために、材料利用率が約
30%も向上し、かつ曲げ工程を減らすことができ
た。 In this way, the connection terminals or terminal areas of the power transistor blocks are located around the heat sink and are arranged in a straight line when multiple blocks are lined up, so the external terminals can be pressed against the board. It can be made inexpensively by molding, and connections can be easily made by soldering. The external terminals for series-connected modules, which originally have a low material utilization rate, have a U-shaped terminal arranged in a straight line, so the material utilization rate is approximately
This was an improvement of 30%, and the number of bending steps could be reduced.
また、このパワートランジスタブロツクはモー
ルド型トランジスタ及び直列並列パワートランジ
スタモジユールにも使え共通性、互換性があり、
従つて樹脂封止前なら相互の融通がきくという利
点がある。 In addition, this power transistor block can be used for molded transistors and series-parallel power transistor modules, and has commonality and compatibility.
Therefore, there is an advantage that mutual flexibility is possible before resin sealing.
なお、U字形端子をブロツクに配設し、外部端
子を接続することよりも、ブロツクに接続用端子
エリアとして外部端子をそのエリアに接続するこ
とが有利である場合がある。 Incidentally, it may be more advantageous to provide a U-shaped terminal in a block and connect an external terminal to the area as a connection terminal area than to arrange the U-shaped terminal in the block and connect the external terminal to the block.
以上説明したように、本発明にかかるパワート
ランジスタブロツクを具備する半導体装置によれ
ば、接続用端子若しくは接続エリアが金属放熱板
の周辺に配置されることになるからボンデイング
作業などの作業性がよい。また金属放熱板の周辺
に配置された接続用端子若しくは接続エリアを用
いて測定が簡便にできるから特性チエツクが容易
で製品不良率を低減でき、特にこの効果は樹脂封
止したモールド型パワートランジスタにおいて顕
著に現れる。そしてまた、エミツタ、コレクタ及
びベースのうちいずれか2つの接続用端子若しく
は接続エリアが放熱板の一辺に平行な直線上に配
置されているから金属板から成形される外部端子
は安価に形成でき、特に複数個のトランジスタブ
ロツクを配列した直列並列パワートランジスタモ
ジユールの場合に有効である。さらに、複数のト
ランジスタからなる半導体装置が同じ構造でかつ
接続用端子若しくは接続エリアが同じ位置に配置
されているトランジスタブロツクで組み立てられ
るから半導体装置部材の共通性、互換性が極めて
高い。 As explained above, according to the semiconductor device equipped with the power transistor block according to the present invention, the connection terminals or the connection area are arranged around the metal heat sink, so workability such as bonding work is improved. . In addition, measurements can be easily made using the connection terminals or connection areas placed around the metal heat sink, making it easy to check characteristics and reduce the product defect rate.This effect is particularly effective for resin-sealed molded power transistors. noticeable. Furthermore, since the connection terminals or connection areas of any two of the emitter, collector, and base are arranged on a straight line parallel to one side of the heat sink, external terminals formed from metal plates can be formed at low cost. This is particularly effective in the case of a series-parallel power transistor module in which a plurality of transistor blocks are arranged. Furthermore, since semiconductor devices consisting of a plurality of transistors are assembled using transistor blocks having the same structure and connection terminals or connection areas arranged at the same position, the commonality and compatibility of semiconductor device members is extremely high.
このように本発明の半導体装置によれば、数々
の課題が一体に解決されるという効果が実現され
る。 As described above, the semiconductor device of the present invention achieves the effect that many problems are solved in one.
第1図は本発明の実施例であるヒートシンクア
ツセンブリの見取図、第2図はパワートランジス
タブロツクの平面図、第3図、第4図、第5図は
モールド型パワートランジスタの夫々内部平面
図、外部端子配置図、外部端子展開図、第6図は
直列又は並列パワートランジスタモジユールの内
部平面図、第7図、第8図、第9図は並列接続用
外部端子の夫々外部端子成形図、同側面図、外部
端子展開図、第10図、第11図、第12図は直
列接続用外部端子の夫々外部端子成形図、同側面
図、外部端子展開図である。
1……金属放熱板、11……温度補償板、2,
21……絶縁板、3,31……ワイヤボンデイン
グ用パツド、4,41,42……接続用端子、5
……半導体、7,81,82……パワートランジ
スタブロツク、71,83……銅板、72,84
……ケース。
FIG. 1 is a sketch of a heat sink assembly according to an embodiment of the present invention, FIG. 2 is a plan view of a power transistor block, FIGS. 3, 4, and 5 are internal plan views of a molded power transistor, respectively. External terminal arrangement diagram, external terminal development diagram, Figure 6 is an internal plan view of a series or parallel power transistor module, Figures 7, 8, and 9 are external terminal molding diagrams of external terminals for parallel connection, respectively. FIGS. 10, 11, and 12 are a side view, a developed view of an external terminal, and a developed view of an external terminal for series connection, respectively. 1...Metal heat sink, 11...Temperature compensation plate, 2,
21... Insulating plate, 3, 31... Wire bonding pad, 4, 41, 42... Connection terminal, 5
...Semiconductor, 7,81,82...Power transistor block, 71,83...Copper plate, 72,84
……Case.
Claims (1)
その一辺及び他の一辺に沿つてそれぞれ絶縁板を
介して配設した帯状のエミツタ及びベースのワイ
ヤボンデイング用パツドと、上記両ワイヤボンデ
イング用パツドの一端にそれぞれ設けられるエミ
ツタの接続端子若しくは接続エリア及びベースの
接続用端子若しくは接続エリアと、該放熱板のほ
ぼ中央部にマウントした半導体素子と、該放熱板
の周辺部の一部に設けたコレクタの接続用端子若
しくは接続エリアと、金属板から形成する外部端
子とからなるとともに、エミツタ、コレクタ及び
ベースのうちいずれか2つにかかる接続用端子若
しくは接続エリアが該放熱板の一辺に平行な直線
上に配置された1個又は複数個のパワートランジ
スタブロツクを具備することを特徴とする半導体
装置。 2 パワートランジスタブロツクの金属放熱板
が、鋼板上に第2の絶縁板を介して配設されると
ともに、外部端子の一部を除いたパワートランジ
スタブロツクが樹脂封止されてなる特許請求の範
囲第1項記載の半導体装置。 3 複数個のパワートランジスタブロツクが、そ
れらのコレクタの接続用端子若しくは接続エリア
及びエミツタの接続用端子若しくは接続エリアが
直線上に位置するように、かつそれらのベースの
接続用端子若しくは接続エリアが別の直線上に位
置するように、配設されるとともに、外部端子に
より直列又は並列に接続されている特許請求の範
囲第2項記載の半導体装置。[Scope of Claims] 1. A substantially rectangular metal heat sink, and band-shaped emitters and base wire bonding pads disposed on the metal heat sink along one side and the other side, respectively, with an insulating plate interposed therebetween. , a connection terminal or connection area of the emitter provided at one end of each of the wire bonding pads, a connection terminal or connection area of the base, a semiconductor element mounted approximately at the center of the heat sink, and a periphery of the heat sink. It consists of a collector connection terminal or connection area provided in a part of the collector and an external terminal formed from a metal plate, and the connection terminal or connection area connected to any two of the emitter, collector, and base. A semiconductor device comprising one or more power transistor blocks arranged on a straight line parallel to one side of a heat sink. 2. The metal heat sink of the power transistor block is disposed on a steel plate via a second insulating plate, and the power transistor block except for a part of the external terminals is sealed with resin. The semiconductor device according to item 1. 3 A plurality of power transistor blocks are arranged so that their collector connection terminals or connection areas and emitter connection terminals or connection areas are located on a straight line, and their base connection terminals or connection areas are separate. 3. The semiconductor device according to claim 2, wherein the semiconductor device is arranged so as to be located on a straight line, and is connected in series or in parallel by external terminals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55185001A JPS57111054A (en) | 1980-12-27 | 1980-12-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55185001A JPS57111054A (en) | 1980-12-27 | 1980-12-27 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111054A JPS57111054A (en) | 1982-07-10 |
| JPS6344298B2 true JPS6344298B2 (en) | 1988-09-05 |
Family
ID=16163034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55185001A Granted JPS57111054A (en) | 1980-12-27 | 1980-12-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57111054A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159751U (en) * | 1982-04-20 | 1983-10-25 | 京セラ株式会社 | Semiconductor package with heat sink mechanism |
| JPS59197158A (en) * | 1983-04-22 | 1984-11-08 | Toshiba Corp | Semiconductor device |
| JPS6033441U (en) * | 1983-08-11 | 1985-03-07 | 富士電機株式会社 | semiconductor equipment |
| JP2001308265A (en) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | Semiconductor device |
-
1980
- 1980-12-27 JP JP55185001A patent/JPS57111054A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111054A (en) | 1982-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6673650B2 (en) | Multi chip semiconductor package and method of construction | |
| KR100262180B1 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| JP2934357B2 (en) | Semiconductor device | |
| US6951982B2 (en) | Packaged microelectronic component assemblies | |
| US8367481B2 (en) | Four MOSFET full bridge module | |
| US5105257A (en) | Packaged semiconductor device and semiconductor device packaging element | |
| US20100193922A1 (en) | Semiconductor chip package | |
| KR0178623B1 (en) | Semiconductor devices | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| US5395800A (en) | Method for assembling semiconductor devices with lead frame containing common lead arrangement | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| US6201297B1 (en) | Semiconductor device | |
| US6168975B1 (en) | Method of forming extended lead package | |
| JPS6344298B2 (en) | ||
| JPH0418694B2 (en) | ||
| JPH0661372A (en) | Hybrid IC | |
| CN114743957A (en) | Chip packaging module, preparation method thereof, power supply module and electronic equipment | |
| US6846697B2 (en) | Integrated circuit packages and the method for making the same | |
| JPS6329413B2 (en) | ||
| US6538303B1 (en) | Lead frame and semiconductor device using the same | |
| KR19980070675A (en) | Semiconductor package having offset die pad and manufacturing method thereof | |
| JP3395918B2 (en) | Semiconductor device, semiconductor device formed body, and method of manufacturing the formed body | |
| JP2654035B2 (en) | Semiconductor IC device | |
| JP7696853B2 (en) | Semiconductor Device |