JPS6346466B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、シングルチツプマイクロコンピユー
タシステム、特に、シングルチツプ上に計算機構
成要素である入出力制御部、演算制御部、プログ
ラムメモリおよびデータメモリを集積したシング
ルチツプマイクロコンピユータSCMPとこのシン
グルチツプマイクロコンピユータで直接制御され
る外部メモリとを含むシングルチツプマイクロコ
ンピユータシステムに関する。

一般に、外部メモリを直接制御可能で拡張可能
なシングルチツプマイクロコンピユータSCMPを
用いてシングルマイクロコンピユータシステムを
構成する場合、外部メモリは単に内部メモリの延
長として扱われていた。

しかし、最近では、LSI技術の進歩により内蔵
されるメモリ容量が増加するにつれて、例えば
BASICのような高級言語のインタプリタや、リ
アルタイムモニタ等の小規模なオペレーテイング
システムOSをチツプ内のプログラムメモリに格
納し、他の応用プログラム、例えば、リアルタイ
ムモニタを利用するタスクプログラムをチツプ外
のメモリに記憶させる構成が採られるようになつ
てきた。

この技術の背景には、内部メモリにオペレーテ
イングシステムOSのようなコンピユータシステ
ムの核となるプログラムをマイクロコンピユータ
の内部に取り込むことにより、マイクロコンピユ
ータ自身の機能を高めることができ、これによ
り、応用プログラムの作成を容易にしようとする
意図がある。すなわちより論理的に高機能なマイ
クロコンピユータを提供することによりマイクロ
コンピユータ応用ソフトウエアの生産性を高め、
マイクロコンピユータ自身の利用可能性を高める
目的を持つている。

ところで、オペレーテイングシステムOSのよ
うな核となるべきプログラムをチツプ内メモリに
格納する場合以下の様な問題が生ずる。

オペレーテイングシステムOSは一定の制御ア
ルゴリズムの下で多数の利用者タスクを監視し能
率的な並行動作環境を与えている。このためオペ
レーテイングシステムOSはタスクコントロール
ブロツクTCBとかシステムコントロールブロツ
クSCBなどと呼ばれる制御テーブルをRAM上に
持つている。

これらの制御テーブルはオペレーテイングシス
テムOS自身が読出し書込みを行うべきデータ構
造であり、利用者タスクはアクセスできないもの
である。すなわち、書込みはもちろんたとえ読出
しであつても結果的にオペレーテイングシステム
OSの制御を乱す恐れがあり禁止されている。

従来のシングルチツプマイクロコンピユータシ
ステムは、タスクプログラムを記憶する外部メモ
リと；１個のチツプ上に構成されオペレーテイン
グシステムを記憶するプログラムメモリと、前記
オペレーテイングシステムで使用する制御テーブ
ルを記憶するデータメモリと、前記オペレーテイ
ングシステムおよび前記タスクプログラムを読み
出すためのプログラムアドレスを格納するプログ
ラムカウンタと、データバスを介して供給される
読み出した前記オペレーテイングシステムおよび
前記制御テーブルおよびタスクプログラムにもと
づいて発生したアクセスアドレスをアドレスバス
を介して前記プログラムカウンタおよびデータメ
モリおよび外部メモリに供給するメモリアドレス
発生部とからなるシングルチツプマイクロコンピ
ユータと；を含んで構成される。

次に、従来のシングルチツプマイクロコンピユ
ータシステムについて図面を用いて説明する。

第１図は従来の拡張可能なシングルチツプマイ
クロコンピユータシステムの一例を示すブロツク
図である。

チツプ１には種々の要素が含まれるもので、メ
モリアドレス発生部２と、通常は読出専用メモリ
ROMで構成されプログラムカウンタ１６でアド
レス指定されるプログラムメモリ３と、通常はラ
ンダム アクセスメモリRAM構成されるデータ
メモリ４と、演算制御部５と、入出力制御部６と
を含んでいる。

アドレスバス１０はアドレスを転送するもので
あり、データバス１１はデータを転送するもので
ある。このアドレスならびにデータはバツフア
７，８に格納されるもので外部メモリ９に対する
外部アドレスバス１２および外部データバス１３
と接続されている。制御部１４は上述の各要素を
動作させるための制御部である。

また、割込制御回路１５は、割込要因が発生す
ると制御部１４の制御のもとに、現在実行中のプ
ログラムアドレスやその他の状態を退避し、プロ
グラムアドレスを特定割込処理ルーチンへ設定す
る。

第２図は第１図に示すプログラムメモリ３、デ
ータメモリ４、および外部メモリ９のアドレス空
間を説明するための説明図である。

読出専用メモリROMであるプログラムメモリ
３およびランダムアクセスメモリRAMであるデ
ータメモリ４はそれぞれチツプ内部にあり、小さ
なアドレス値でアクセスされるものとする。境界
アドレスａはデータメモリ４とプログラムメモリ
３の境界を示すアドレスであり、境界アドレスｂ
はプログラムメモリ３と外部メモリ９との境界を
示すアドレスである。

ここで、従来の拡張可能なシングルチツプマイ
クロコンピユータシステムにおいて、チツプ内に
オペレーテイングシステムOSをチツプ外に利用
者タスクを配置した場合を想定してみると、チツ
プ外からチツプ内のメモリに対するアクセスチエ
ツクがないため上述の利用者タスクからの制御ブ
ロツクに対する不当アクセスを防ぐことはできな
い。

しかし、ここで単純に利用者タスクからの不当
アクセスを禁止するとどのような原因で、何故不
当アクセスが起きたかを調べることができない。

つまり、デバツグ時などは不当アクセスを禁止
することも重要であるが、その原因を調べること
はさらに重要である。

しかるに、従来のシングルチツプマイクロコン
ピユータシステムは、不当アクセスが発生しても
検出できないという欠点があつた。

本発明の目的は不当アクセスの発生を検出でき
るマイクロコンピユータシステムを提供すること
にある。

すなわち、本発明の目的は上述の考案に基くも
のであり、プログラム実行時のみならずデバツグ
を含めたトータルな意味でのマイクロコンピユー
タ応用ソフトウエアの生産性を高めるため考案さ
れたもので、拡張可能なシングルチツプマイクロ
コンピユータSCMPに対して、実行中のプログラ
ムが外部メモリにあるか否かを第１の指示手段
と、実行中のプログラムによつてアクセスされる
メモリがチツプ内メモリかチツプ外メモリかを区
別する検出手段とを付加し前記指示手段により外
部メモリ上のプログラムが実行中であることが示
されている状態で、前記検出手段によつて内部メ
モリに対するアクセス実行動作が検出されると割
込を発生させ、不当アクセスをチエツクするとと
もに割込処理プログラムにより原因を解析するこ
とを可能にする拡張可能なシングルチツプマイク
ロコンピユータシステムを提供することにある。

本発明のシングルチツプマイクロコンピユータ
システムは、タスクプログラムを記憶する外部メ
モリと；１個のチツプ上に構成されオペレーテイ
ングシステムを記憶するプログラムメモリと、前
記オペレーテイングシステムで使用する制御テー
ブルを記憶するデータメモリと、前記オペレーテ
イングシステムおよび前記タスクプログラムを読
み出すためのプログラムアドレスを格納するプロ
グラムカウンタと、データバスを介して供給され
る読み出した前記オペレーテイングシステムおよ
び前記制御テーブルおよびタスクプログラムにも
とづいて発生したアクセスアドレスをアドレスバ
スを介して前記プログラムカウンタおよびデータ
メモリおよび外部メモリに供給するメモリアドレ
ス発生部と、前記プログラムアドレスが前記タス
クプログラムのアドレスを指示し前記アクセスア
ドレスが前記制御テーブルのアドレスを指示して
いるときに割込制御回路を駆動するための駆動信
号を出力する不正アクセス検出手段とからなるシ
ングルチツプマイクロコンピユータと；を含んで
構成される。

すなわち、本発明のシングルチツプマイクロコ
ンピユータシステムは、計算機の構成要素である
入出力制御部、演算制御部、プログラムおよびデ
ータメモリを１個のチツプ上に集積し、かつ外部
に設けられたメモリを直接制御可能なシングルチ
ツプマイクロコンピユータを含み、 (1) 実行中のプログラムがチツプ内部のメモリ中
に在るかチツプ外部のメモリ中に在るかを区別
する第１の検出手段と、 (2) 実行中のプログラムによる内部メモリに対す
る読出しあるいは書込の実行動作を検出する第
２の検出手段と、 (3) 第１の検出手段により実行中のプログラムが
チツプ外部に在ることが検出されている状態
で、第２の検出手段によりチツプ内部のメモリ
に対する読出しあるいは書込動作が検出される
と割込を発生する割込発生手段とを含んで構成
される。

次に、本発明の実施例について、図面を参照し
て説明する。

第３図は本発明のシングルチツプマイクロコン
ピユータの一実施例を示すブロツク図である。

第３図に示すシングルチツプマイクロコンピユ
ータシステムは、第１図に示すシングルチツプマ
イクロコンピユータの他に、数値発生回路１７，
１８と、比較器１９，２０と、オア（OR）回路
２１と、アンド（AND）回路２２と、比較器２
０およびアンド回路２２の出力信号を受け、割込
制御回路１５を駆動する駆動回路２３とを含んで
いる。

数値発生回路１７は境界アドレスａを発生す
る。比較器１９は境界アドレスａとアドレスバス
１０で転送されるアクセスアドレスｃと比較し、
アクセスアドレスｃが境界アドレスａ以下のと
き、すなわちチツプ内のRAMを指していること
を検出するとアンド回路２２へRAMアクセス信
号ｄとして“１”の信号を送る。オア回路２１は
制御部１４から出力されるメモリリードあるいは
メモリライトの動作信号MRおよびMWが入力さ
れている。従つてROMあるいはRAMへのアク
セス（リードあるいはライト）動作が起きるとア
ンド回路２２へメモリアクセス信号ｅとして
“１”の信号を送り出す。すなわちアンド回路２
２はアクセスアドレスｃが境界アドレスａ以下の
ときにRAMアクセス表示信号ｆを出力して
RAMへのアクセスを検出することになる。

数値発生回路１８は境界アドレスｂを発生す
る。比較器２０はこの境界アドレスｂとプログラ
ムカウンタ１６から出力されるプログラムアドレ
スｇとが入力されており、その比較出力は現在実
行中のプログラムがチツプ外にあるのか、チツプ
内にあるのかを表示している。ここではチツプ外
のプログラムを実行中にチツプ外プログラム実行
信号ｈとして“１”の信号を出力する。チツプ内
のプログラムを実行中にはこのチツプ外プログラ
ム実行信号ｈは“０”の信号となる。

駆動回路２３は、アンド回路２２および比較器
２０の出力信号がともに“１”、すなわち、
RAMアクセス表示信号ｆおよびチツプ外プログ
ラム実行信号ｈがともに供給されていると、駆動
信号ｍを発生し、割込制御回路１５で割込を生じ
させる。

以上のように、本発明によれば少量のハードウ
エアをチツプ上に追加することにより、チツプ内
メモリへの不当アクセスによるプログラム論理の
破壊を事前に検出し、その不当アクセスの原因を
チエツク可能なシングルチツプマイクロコンピユ
ータシステムが実現できる。

本発明によるシングルチツプマイクロコンピユ
ータシステムはソフトウエアをマイクロコンピユ
ータ内すなわちチツプ上に集積するいわゆるソフ
トウエアのオンチツプ化の傾向に対しソフトウエ
アの信頼性生産性向上の有力な手段となる。

本発明のシングルチツプマイクロコンピユータ
システムは、シングルチツプ上に不正アクセス検
出手段を追加して集積することにより、タスクプ
ログラムの実行中に制御テーブルの書込読出が指
示されたときに不正アクセスとして検出して割込
を発生できるため、制御テーブルの破壊を防止で
きるという効果がある。

【図面の簡単な説明】

第１図は従来の一例を示すブロツク図、第２図
は第１図に示す各種メモリのアドレス空間を説明
するための説明図、第３図は本発明の一実施例を
示すブロツク図である。 １，１′……チツプ、２……メモリアドレス発
生部、３……プログラムメモリ、４……データメ
モリ、５……演算制御部、６……入出力制御部、
７，８……バツフア、９……外部メモリ、１０…
…アドレスバス、１１……データバス、１２……
外部アドレスバス、１３……外部データバス、１
４……制御部、１５……割込制御回路、１６……
プログラムカウンタ、１７，１８……数値発生回
路、１９，２０……比較器、２１……オア回路、
２２……アンド回路、２３……駆動回路、ａ，ｂ
……境界アドレス、ｃ……アクセスアドレス、ｄ
……RAMアクセス信号、ｅ……メモリアクセス
信号、ｆ……RAMアクセス表示信号、ｇ……プ
ログラムアドレス、ｈ……チツプ外プログラム実
行信号、ｍ……駆動信号。

Claims (1)

【特許請求の範囲】
1. １ タスクプログラムを記憶する外部メモリと；
   １個のチツプ上に構成されオペレーテイングシス
   テムを記憶するプログラムメモリと、前記オペレ
   ーテイングシステムで使用する制御テーブルを記
   憶するデータメモリと、前記オペレーテイングシ
   ステムおよび前記タスクプログラムを読み出すた
   めのプログラムアドレスを格納するプログラムカ
   ウンタと、データバスを介して供給される読み出
   した前記オペレーテイングシステムおよび前記制
   御テーブルおよびタスクプログラムにもとづいて
   発生したアクセスアドレスをアドレスバスを介し
   て前記プログラムカウンタおよびデータメモリお
   よび外部メモリに供給するメモリアドレス発生部
   と、前記プログラムアドレスが前記タスクプログ
   ラムのアドレスを指示し前記アクセスアドレスが
   前記制御テーブルのアドレスを指示しているとき
   に割込制御回路を駆動するための駆動信号を出力
   する不正アクセス検出手段とからなるシングルチ
   ツプマイクロコンピユータと；を含むことを特徴
   とするシングルチツプマイクロコンピユータシス
   テム。