JPS634714B2 - - Google Patents
Info
- Publication number
- JPS634714B2 JPS634714B2 JP55187283A JP18728380A JPS634714B2 JP S634714 B2 JPS634714 B2 JP S634714B2 JP 55187283 A JP55187283 A JP 55187283A JP 18728380 A JP18728380 A JP 18728380A JP S634714 B2 JPS634714 B2 JP S634714B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing cap
- semiconductor chip
- package
- concave portion
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は低熱抵抗性の、集積回路（以下ICと
略称する）用パツケージの新規な構造に関するも
のである。
略称する）用パツケージの新規な構造に関するも
のである。
近年のICはますます高密度化されて来る傾向
にあり、これにともなつて、当然発熱量も大とな
つて来ている。このICにおける発熱すなわち温
度上昇は大規模集積回路（LSI）においては一層
顕著であつて、このような温度上昇が伴うと、第
１には該IC中の能動素子の動作点がずれ、第２
には論理演算速度が低下し、したがつて第３には
Ｓ／Ｎ比が劣化していわゆるノイズ・マージンが
減少する、などの不都合が生じるばかりでなく、
第４にはICの寿命を短くするといつた問題が生
じ、このためICの放熱、換言すれば低温保持と
いつたことをいかにして実現するかが現在重要な
問題となつて来ている。
にあり、これにともなつて、当然発熱量も大とな
つて来ている。このICにおける発熱すなわち温
度上昇は大規模集積回路（LSI）においては一層
顕著であつて、このような温度上昇が伴うと、第
１には該IC中の能動素子の動作点がずれ、第２
には論理演算速度が低下し、したがつて第３には
Ｓ／Ｎ比が劣化していわゆるノイズ・マージンが
減少する、などの不都合が生じるばかりでなく、
第４にはICの寿命を短くするといつた問題が生
じ、このためICの放熱、換言すれば低温保持と
いつたことをいかにして実現するかが現在重要な
問題となつて来ている。
第１図は従来のICの側断面図であつて、たと
えば論理回路などが組込まれている半導体チツプ
２は、絶縁性のステム部材１に堀り込まれた通常
キヤビテイと称される凹部中央付近に設置され、
その半導体チツプ２上の図示しないボンデイング
パツドは、外部導出端子５との間にたとえば金線
などのボンデイングワイヤ３を用いて、いわゆる
ワイヤボンデイングがなされているだけで、放熱
という問題に関しては従来は未だ不充分であつ
た。ただし第１図中に４として示したものは、上
記ICの上部を覆う封じ用キヤツプである。
えば論理回路などが組込まれている半導体チツプ
２は、絶縁性のステム部材１に堀り込まれた通常
キヤビテイと称される凹部中央付近に設置され、
その半導体チツプ２上の図示しないボンデイング
パツドは、外部導出端子５との間にたとえば金線
などのボンデイングワイヤ３を用いて、いわゆる
ワイヤボンデイングがなされているだけで、放熱
という問題に関しては従来は未だ不充分であつ
た。ただし第１図中に４として示したものは、上
記ICの上部を覆う封じ用キヤツプである。
本発明は、こうした点に鑑みてなされたもので
上記の封じ用キヤツプ４の所定部分を上面から見
て凹状にして、前記半導体チツプ２の上面２ａと
熱的に接触せしめ、該封じ用キヤツプ４に一種の
放熱板としての機能をもたせ、これによつて前記
半導体チツプ２の温度上昇を抑制せんとするもの
であり、第２図以下の図面を用いて詳述する。
上記の封じ用キヤツプ４の所定部分を上面から見
て凹状にして、前記半導体チツプ２の上面２ａと
熱的に接触せしめ、該封じ用キヤツプ４に一種の
放熱板としての機能をもたせ、これによつて前記
半導体チツプ２の温度上昇を抑制せんとするもの
であり、第２図以下の図面を用いて詳述する。
第２図は本発明に係るIC用パツケージの側断
面図を示したもので、前記第１図と同等部位には
同一符号を付して示してある。この第２図に示し
たパツケージと第１図に示したパツケージとの間
の相異点は、封じ用キヤツプ４の半導体チツプ直
上部に、該パツケージの上部より見て凹型の部分
８を設け、かつ該凹型部の低面を緩衝性を有し、
かつ熱抵抗の低い絶縁性の物質たとえばポリイミ
ド樹脂の層９を介して前記半導体チツプの上面に
熱的に接触させたところにある。
面図を示したもので、前記第１図と同等部位には
同一符号を付して示してある。この第２図に示し
たパツケージと第１図に示したパツケージとの間
の相異点は、封じ用キヤツプ４の半導体チツプ直
上部に、該パツケージの上部より見て凹型の部分
８を設け、かつ該凹型部の低面を緩衝性を有し、
かつ熱抵抗の低い絶縁性の物質たとえばポリイミ
ド樹脂の層９を介して前記半導体チツプの上面に
熱的に接触させたところにある。
上述の封じ用キヤツプの凹部底面は該キヤツプ
の弾性でもつて半導体チツプ２の上面に押しつけ
る型で圧着させるのであるが、この場合半導体チ
ツプ２の上部表面は通常PSG（リンケイ酸ガラ
ス）層で厚く保護されているために、上記半導体
チツプ２の上部に構成されている能動ならびに受
動素子すなわちトランジスタ、ダイオード、抵抗
類これらを接続するたとえばアルミニウム（Al）
配線等は、上記の圧着による圧力で損なわれるこ
とはない。
の弾性でもつて半導体チツプ２の上面に押しつけ
る型で圧着させるのであるが、この場合半導体チ
ツプ２の上部表面は通常PSG（リンケイ酸ガラ
ス）層で厚く保護されているために、上記半導体
チツプ２の上部に構成されている能動ならびに受
動素子すなわちトランジスタ、ダイオード、抵抗
類これらを接続するたとえばアルミニウム（Al）
配線等は、上記の圧着による圧力で損なわれるこ
とはない。
しかも上述のPSG保護膜の上部、すなわち半
導体チツプの上面は、前述したごとく、ポリイミ
ド樹脂層９によつてさらに覆われているので、半
導体チツプ２の上部構成物の損傷がないばかりで
なく、周知のポリイミドの耐放射線性から、こう
した構造をとることにより、このICは放射線に
対する抵抗性をも備えるようになる。
導体チツプの上面は、前述したごとく、ポリイミ
ド樹脂層９によつてさらに覆われているので、半
導体チツプ２の上部構成物の損傷がないばかりで
なく、周知のポリイミドの耐放射線性から、こう
した構造をとることにより、このICは放射線に
対する抵抗性をも備えるようになる。
封じ用キヤツプの凹部底面にはハンダクラツド
をほどこしておき、同時にポリイミド樹脂の上部
表面にはたとえばアルミニウム・銅（Al―Cu）
あるいはチタン・タングステン・ニツケル（Ti
―Ｗ―Ni）などの合金を蒸着によつて被着せし
め、上記封じ用キヤツプ４を所定の温度すなわち
ハンダの融点にまで加熱すれば、ポリイミド樹脂
上面の蒸着金属膜と封じ用キヤツプの凹部底面と
はハンダ付けされるので、放熱には一層の効果が
上がる。この場合ポリイミド樹脂は450℃の耐熱
性を有するから、通常の低融点ハンダの融点には
充分耐えうるものであり、ポリイミド樹脂が上記
のハンダ付け工程による熱的損傷を受けることは
ない。
をほどこしておき、同時にポリイミド樹脂の上部
表面にはたとえばアルミニウム・銅（Al―Cu）
あるいはチタン・タングステン・ニツケル（Ti
―Ｗ―Ni）などの合金を蒸着によつて被着せし
め、上記封じ用キヤツプ４を所定の温度すなわち
ハンダの融点にまで加熱すれば、ポリイミド樹脂
上面の蒸着金属膜と封じ用キヤツプの凹部底面と
はハンダ付けされるので、放熱には一層の効果が
上がる。この場合ポリイミド樹脂は450℃の耐熱
性を有するから、通常の低融点ハンダの融点には
充分耐えうるものであり、ポリイミド樹脂が上記
のハンダ付け工程による熱的損傷を受けることは
ない。
また上記ポリイミド樹脂のかわりに普通のパワ
ートランジスタに用いられるいわゆる接合部保護
レジン（Junction Coating Resin：以下JCRと
略称する）を用いてもよく効果は同等に期待でき
る。なお前記封じ用キヤツプ４の材料としては熱
伝導性が高くハンダの乗りが良好な金属板が望ま
しく、その厚さとしてはたとえば0.2〜0.5mm厚の
ものが好ましい。
ートランジスタに用いられるいわゆる接合部保護
レジン（Junction Coating Resin：以下JCRと
略称する）を用いてもよく効果は同等に期待でき
る。なお前記封じ用キヤツプ４の材料としては熱
伝導性が高くハンダの乗りが良好な金属板が望ま
しく、その厚さとしてはたとえば0.2〜0.5mm厚の
ものが好ましい。
第３図は本発明の一つの変形実施例としてのパ
ツケージの構造を示したもので、封じ用キヤツプ
４の端部に１０で示したような折り曲げ段を設け
該端部の第３図中に示したｄなる幅を絶縁性のス
テム部材１の上部部材１ａ，１ｂの上面の幅に略
等しく設定しておく。そして上部部材１ａ，１ｂ
の上面をメタライズしておき、ハンダ１１によつ
て該メタライズ部と前記封じ用キヤツプ４の端部
底面とをハンダ付けする。
ツケージの構造を示したもので、封じ用キヤツプ
４の端部に１０で示したような折り曲げ段を設け
該端部の第３図中に示したｄなる幅を絶縁性のス
テム部材１の上部部材１ａ，１ｂの上面の幅に略
等しく設定しておく。そして上部部材１ａ，１ｂ
の上面をメタライズしておき、ハンダ１１によつ
て該メタライズ部と前記封じ用キヤツプ４の端部
底面とをハンダ付けする。
かくすれば上記折り曲げ段１０はステム部材１
の左右端に位置する２つの上部部材１ａ，１ｂの
間にはまり込む。すなわちこの場合には上記上部
部材１ａ，１ｂは封じ用キヤツプ４の位置決め部
材としての役割を演じるから、該封じ用キヤツプ
４の凹部底面４ｂは正しく半導体チツプ２上に塗
布されたポリイミド樹脂層９の上部に位置するよ
うになり、上記キヤツプ４の凹部側面４ａがボン
デイングワイヤ３と接触するような事故を未然に
防止することができる。
の左右端に位置する２つの上部部材１ａ，１ｂの
間にはまり込む。すなわちこの場合には上記上部
部材１ａ，１ｂは封じ用キヤツプ４の位置決め部
材としての役割を演じるから、該封じ用キヤツプ
４の凹部底面４ｂは正しく半導体チツプ２上に塗
布されたポリイミド樹脂層９の上部に位置するよ
うになり、上記キヤツプ４の凹部側面４ａがボン
デイングワイヤ３と接触するような事故を未然に
防止することができる。
またさらに上記キヤツプの第３図中において４
Ｃとして示した凹部空間に新たに別の放熱スタツ
ドを立てた上で、放熱用フインを取り付ければ放
熱効果は一層向上する。
Ｃとして示した凹部空間に新たに別の放熱スタツ
ドを立てた上で、放熱用フインを取り付ければ放
熱効果は一層向上する。
以上に述べた本発明に係るIC用パツケージを
用いた実際の実験結果によれば、該ICの熱抵抗
は、上記の放熱フインを立てない状態においてさ
えも、およそ10゜／Ｗという低い値となることが
判明している。そしてこのような形状のICパツ
ケージは、封止用キヤツプ４のほぼ中央部を単に
凹状にするだけでよく、特に他の製造工程、マウ
ント工程等に大幅な変更を要さないので低価格で
大きな成果が得られるものであるから実用上多大
の効果が期待できる。
用いた実際の実験結果によれば、該ICの熱抵抗
は、上記の放熱フインを立てない状態においてさ
えも、およそ10゜／Ｗという低い値となることが
判明している。そしてこのような形状のICパツ
ケージは、封止用キヤツプ４のほぼ中央部を単に
凹状にするだけでよく、特に他の製造工程、マウ
ント工程等に大幅な変更を要さないので低価格で
大きな成果が得られるものであるから実用上多大
の効果が期待できる。
第１図は従来構造のICパツケージの側断面図、
第２図は本発明に係る第１の実施例としてのIC
パツケージの側断面図、第３図は本発明の第２の
実施例としてのICパツケージの側断面図である。 １：絶縁性のステム部材、１ａ，１ｂ：上部部
材、２：半導体チツプ、３：ボンデイングワイ
ヤ、４：封じ用キヤツプ、５：外部導出端子、
８：封じ用キヤツプの凹型部分、９：ポリイミド
樹脂、１０：封じ用キヤツプの折り曲げ段。
第２図は本発明に係る第１の実施例としてのIC
パツケージの側断面図、第３図は本発明の第２の
実施例としてのICパツケージの側断面図である。 １：絶縁性のステム部材、１ａ，１ｂ：上部部
材、２：半導体チツプ、３：ボンデイングワイ
ヤ、４：封じ用キヤツプ、５：外部導出端子、
８：封じ用キヤツプの凹型部分、９：ポリイミド
樹脂、１０：封じ用キヤツプの折り曲げ段。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性ステム部材上に集積回路が形成された
側を上面にして半導体チツプを設置して、該ステ
ム部材の上部を封止用キヤツプで覆つてなる集積
回路用パツケージにおいて、 前記封止用キヤツプを導熱性の材料で構成し、
かつ該封止用キヤツプの半導体チツプ直上部に凹
型の部分を設けて、該凹型部分の底面が、前記半
導体チツプの上面のワイヤが接続された領域以外
の部分と接触する形でステム封止をしてなること
を特徴とする集積回路用パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187283A JPS57112055A (en) | 1980-12-29 | 1980-12-29 | Integrated circuit package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187283A JPS57112055A (en) | 1980-12-29 | 1980-12-29 | Integrated circuit package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57112055A JPS57112055A (en) | 1982-07-12 |
| JPS634714B2 true JPS634714B2 (ja) | 1988-01-30 |
Family
ID=16203279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55187283A Granted JPS57112055A (en) | 1980-12-29 | 1980-12-29 | Integrated circuit package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57112055A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114253A (ja) * | 1985-11-13 | 1987-05-26 | Nec Corp | 集積回路の放熱構造 |
| US4924353A (en) * | 1985-12-20 | 1990-05-08 | Hughes Aircraft Company | Connector system for coupling to an integrated circuit chip |
| JP2599233B2 (ja) * | 1991-11-18 | 1997-04-09 | 富士通株式会社 | 半導体装置 |
| JPH08124633A (ja) * | 1994-10-24 | 1996-05-17 | Nec Corp | コネクタ |
| US5909056A (en) * | 1997-06-03 | 1999-06-01 | Lsi Logic Corporation | High performance heat spreader for flip chip packages |
| JP2004140289A (ja) * | 2002-10-21 | 2004-05-13 | Funai Electric Co Ltd | 電子部品の放熱構造およびこれを備えたディスクドライブ装置 |
| JP5309732B2 (ja) * | 2008-07-02 | 2013-10-09 | 日本精工株式会社 | 電動パワーステアリング装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5531494B2 (ja) * | 1971-09-13 | 1980-08-19 |
-
1980
- 1980-12-29 JP JP55187283A patent/JPS57112055A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57112055A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| KR100723454B1 (ko) | 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법 | |
| US5528456A (en) | Package with improved heat transfer structure for semiconductor device | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| KR100342589B1 (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| US20050056918A1 (en) | Power module package having improved heat dissipating capability | |
| US7005734B2 (en) | Double-sided cooling isolated packaged power semiconductor device | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| KR20080064771A (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
| JPH05304247A (ja) | 樹脂封止型半導体装置 | |
| JPS634714B2 (ja) | ||
| JPH0422162A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
| JPH06104355A (ja) | 冷却液封入型半導体装置 | |
| CA2070743A1 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| KR200161904Y1 (ko) | 방열판 반도체 패키지 | |
| JPS61125142A (ja) | 電子装置 |