JPS6347370B2 - - Google Patents
Info
- Publication number
- JPS6347370B2 JPS6347370B2 JP12372082A JP12372082A JPS6347370B2 JP S6347370 B2 JPS6347370 B2 JP S6347370B2 JP 12372082 A JP12372082 A JP 12372082A JP 12372082 A JP12372082 A JP 12372082A JP S6347370 B2 JPS6347370 B2 JP S6347370B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- input
- differential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000005764 inhibitory process Effects 0.000 description 12
- 239000013256 coordination polymer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Control Of Position Or Direction (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】
本発明は、例えば正転と逆転の方向判別と計数
用の90゜の位相差を持つた２つのパルスを1/2に分
周する２相パルス1/2分周器に関する。
用の90゜の位相差を持つた２つのパルスを1/2に分
周する２相パルス1/2分周器に関する。
従来、第１図のように外部指令回路（例えば
CPU）１からの指令パルスがデジタル制御装置
２の偏差カウンタに設定され、Ｄ／Ａ変換された
後、サーボモータ制御装置３、サーボモータ４を
介して駆動される数値制御工作機械の被駆動体、
例えばテーブル５の移動方向と移動距離の検出は
サーボモータ４に連結されたパルスジエネレータ
６から出力される90゜の位相差を持つた２つのパ
ルスをデジタル制御装置２の偏差カウンタにフイ
ードバツクすることによつて行なつている。とこ
ろで、このパルスジエネレータ６の出力パルスを
サーボモータ制御装置３にもフイードバツクさせ
なければならない場合がある。この場合、パルス
ジエネレータ６の出力パルスの周波数がサーボモ
ータ制御装置３の最高入力周波数より大きいと、
サーボモータ制御装置３にパルスジエネレータ６
のパルスをフイードバツクさせることができな
い。この対策としてパルスジエネレータ６の定格
回転数の時のパルスの周波数である定格周波数が
サーボモータ制御装置３の最高入力周波数以下に
なるように回転数を下げることが考えられるが、
回転数を下げるとパルスジエネレータ６の位置検
出精度が落ちる。また、パルスジエネレータ６を
２台、デジタル制御装置２用とサーボモータ制御
装置３用に取付ければよいが、コスト的に不利と
なる。さらに、パルスジエネレータ６の定格周波
数を下げるとサーボモータ制御装置３の速度制御
の精度が悪くなる。
CPU）１からの指令パルスがデジタル制御装置
２の偏差カウンタに設定され、Ｄ／Ａ変換された
後、サーボモータ制御装置３、サーボモータ４を
介して駆動される数値制御工作機械の被駆動体、
例えばテーブル５の移動方向と移動距離の検出は
サーボモータ４に連結されたパルスジエネレータ
６から出力される90゜の位相差を持つた２つのパ
ルスをデジタル制御装置２の偏差カウンタにフイ
ードバツクすることによつて行なつている。とこ
ろで、このパルスジエネレータ６の出力パルスを
サーボモータ制御装置３にもフイードバツクさせ
なければならない場合がある。この場合、パルス
ジエネレータ６の出力パルスの周波数がサーボモ
ータ制御装置３の最高入力周波数より大きいと、
サーボモータ制御装置３にパルスジエネレータ６
のパルスをフイードバツクさせることができな
い。この対策としてパルスジエネレータ６の定格
回転数の時のパルスの周波数である定格周波数が
サーボモータ制御装置３の最高入力周波数以下に
なるように回転数を下げることが考えられるが、
回転数を下げるとパルスジエネレータ６の位置検
出精度が落ちる。また、パルスジエネレータ６を
２台、デジタル制御装置２用とサーボモータ制御
装置３用に取付ければよいが、コスト的に不利と
なる。さらに、パルスジエネレータ６の定格周波
数を下げるとサーボモータ制御装置３の速度制御
の精度が悪くなる。
本発明はこのような問題点に鑑み提案されたも
ので、パルスジエネレータの90゜の位相差をもつ
２つの入力パルスを位相をずらすことなく1/2分
周する２相パルス1/2分周器を提供することを目
的とする。
ので、パルスジエネレータの90゜の位相差をもつ
２つの入力パルスを位相をずらすことなく1/2分
周する２相パルス1/2分周器を提供することを目
的とする。
この種の分周回路が特公昭52−4710に開示され
ている。この特公昭52−4710に開示された分周回
路は1/4、1/8、………に分周するものであり、1/
２に分周するには他に微分回路、切換回路等が必
要で、回路が複雑になる。また、この分周回路で
は、回転方向が切替わる際の一方の入力パルスが
立上がるときにサーボモータが微小運動（運転・
停止）をすると、その一方の入力パルスに不要な
パルスが連続して現われる。このパルスが1/4分
周、1/8分周の出力パルスに現われて、出力パル
スのカウントエラーを起し、このカウントエラー
が積算されて制御位置が徐々にずれていくように
なる。
ている。この特公昭52−4710に開示された分周回
路は1/4、1/8、………に分周するものであり、1/
２に分周するには他に微分回路、切換回路等が必
要で、回路が複雑になる。また、この分周回路で
は、回転方向が切替わる際の一方の入力パルスが
立上がるときにサーボモータが微小運動（運転・
停止）をすると、その一方の入力パルスに不要な
パルスが連続して現われる。このパルスが1/4分
周、1/8分周の出力パルスに現われて、出力パル
スのカウントエラーを起し、このカウントエラー
が積算されて制御位置が徐々にずれていくように
なる。
本発明の２相パルス1/2分周器は以上述べた従
来の分周回路の欠点を克服して、1/2分周が可能
で、モータの微小運動時に片方の入力パルスに不
要なパルスが現われても、このパルスの影響が出
力パルスに現われず出力パルスにより制御位置が
ずれることを無くしたものである。
来の分周回路の欠点を克服して、1/2分周が可能
で、モータの微小運動時に片方の入力パルスに不
要なパルスが現われても、このパルスの影響が出
力パルスに現われず出力パルスにより制御位置が
ずれることを無くしたものである。
以下、本発明を実施例の図面に従つて説明す
る。第２図は本発明の１実施例に係る、２相パル
ス1/2分周器のブロツク図である。T1，T2はそれ
ぞれ回転体、例えばモータに取り付けられたパル
スジエネレータから出力される90゜の位相差で、
共にデユーテイサイクルが0.5の第１の入力パル
スS1、第２の入力パルスS2の入力端子である。１
は第２の入力パルスS2の立上がりに応じた微分パ
ルスS9，S12と立下がりに応じた微分パルスS10，
S11を出力する微分パルス発生回路である。２は
禁止条件が成立すると、その微分パルス禁止信号
S7，S8で微分パルスS10，S12の発生を禁止する微
分パルス禁止回路である。３は判定回路を２個有
し、その各々の正逆判定信号S3，S4を微分パルス
禁止回路２および正逆切替信号発生回路５に出力
する正逆判定回路である。正逆切替信号発生回路
５は正逆判定信号S3，S4により正側切替信号S5と
逆側切替信号S6を出力する。４は正側切替信号S5
により微分パルスS9，S10をそれぞれパルス出力
S14，S13として出力し、逆側切替信号S6により微
分パルスS11，S12をそれぞれ微分パルス出力S14、
出力S13として出力する微分パルス出力切替回路
である。６は微分パルスS13が出力される毎に論
理レベルが反転して第１の入力パルスS1を1/2分
周した第１の出力パルスS15、微分パルスS14が出
力される毎に論理レベルが反転して第２の入力パ
ルスS2を1/2分周し、第１の出力パルスS15に対し
て90゜の同相の位相差を有する第２の出力パルス
S16をそれぞれ発生する出力パルス発生回路であ
る。この出力パルス発生回路６で発生した第１の
出力パルスS15と第２の出力パルスS16はそれぞれ
出力端子T3，T4より、例えば第１図のデジタル
制御装置２に出力される。
る。第２図は本発明の１実施例に係る、２相パル
ス1/2分周器のブロツク図である。T1，T2はそれ
ぞれ回転体、例えばモータに取り付けられたパル
スジエネレータから出力される90゜の位相差で、
共にデユーテイサイクルが0.5の第１の入力パル
スS1、第２の入力パルスS2の入力端子である。１
は第２の入力パルスS2の立上がりに応じた微分パ
ルスS9，S12と立下がりに応じた微分パルスS10，
S11を出力する微分パルス発生回路である。２は
禁止条件が成立すると、その微分パルス禁止信号
S7，S8で微分パルスS10，S12の発生を禁止する微
分パルス禁止回路である。３は判定回路を２個有
し、その各々の正逆判定信号S3，S4を微分パルス
禁止回路２および正逆切替信号発生回路５に出力
する正逆判定回路である。正逆切替信号発生回路
５は正逆判定信号S3，S4により正側切替信号S5と
逆側切替信号S6を出力する。４は正側切替信号S5
により微分パルスS9，S10をそれぞれパルス出力
S14，S13として出力し、逆側切替信号S6により微
分パルスS11，S12をそれぞれ微分パルス出力S14、
出力S13として出力する微分パルス出力切替回路
である。６は微分パルスS13が出力される毎に論
理レベルが反転して第１の入力パルスS1を1/2分
周した第１の出力パルスS15、微分パルスS14が出
力される毎に論理レベルが反転して第２の入力パ
ルスS2を1/2分周し、第１の出力パルスS15に対し
て90゜の同相の位相差を有する第２の出力パルス
S16をそれぞれ発生する出力パルス発生回路であ
る。この出力パルス発生回路６で発生した第１の
出力パルスS15と第２の出力パルスS16はそれぞれ
出力端子T3，T4より、例えば第１図のデジタル
制御装置２に出力される。
第３図は本発明の１実施例に係る２相パルス1/
２分周器の第２図のブロツク図に対応する回路図
である。IN1は第２の入力パルスS2を反転させる
インバータ回路である。FF1は第１の出力パルス
S1をＤ入力、第２の入力パルスS2をCP入力とし
て、正逆判定信号S3をＱ出力より出力するＤ−フ
リツプフロツプである。FF2は第１の入力パルス
S1をＤ入力、第２の入力パルスS2の反転信号2を
CP入力として、正逆判定信号S4をＱ出力より出
力するＤ−フリツプフロツプである。EOR1は第
１の入力パルスS1と正逆判定信号S3の排他的論理
和をとり、微分パルス禁止信号S7を出力するエク
スクルーシブ・オア回路である。EOR2は第１の
入力パルスS1と正逆判定信号S4の排他的論理和を
とり、微分パルス禁止信号S8を出力するエクスク
ルーシブ・オア回路である。IN2は正逆判定信号
S3を反転させるインバータ回路である。IN3は正
逆判定信号S4を反転させるインバータ回路であ
る。AND1は正逆判定信号S3と正逆判定信号S4の
反転信号4の論理積をとるアンド回路である。
AND2は正逆判定信号S3の反転信号3と正逆判定
信号S4の論理積をとるアンド回路である。FF3は
アンド回路AND1の出力信号をPR（プリセツト）
入力、アンド回路AND2の出力信号をCL（クリ
ヤ）入力として、正側切替信号S5、逆側切替信号
S6をそれぞれＱ出力、出力より出力するＤ−フ
リツプフロツプである。IN4は第２の入力パルス
S2を反転させるインバータ回路である。AND3は
正側切替信号S5と微分パルス禁止信号S8の論理積
をとるアンド回路である。AND4は正側切替信号
S5と微分パルス禁止信号S7の論理積をとるアンド
回路である。AND5は逆側切替信号S6と微分パル
ス禁止信号S7の論理積をとるアンド回路である。
AND6は逆側切替信号S6と微分パルス禁止信号S8
の論理積をとるアンド回路である。FF4はアンド
回路AND3の出力信号をＤ入力、第２の入力パル
スS2をCP入力とし、Ｑ出力とCL入力が接続され
たＤ−フリツプフロツプで、正転時に第２の入力
パルスS2の立上りに応じた微分パルスS9を出力す
る。FF5はアンド回路AND4の出力信号をＤ入
力、インバータ回路IN4の出力信号である第２の
入力パルスS2の反転信号2をCP入力とし、Ｑ出
力とCL入力が接続されたＤ−フリツプフロツプ
で、正転時に第２の入力パルスS2の立下がりに応
じた微分パルスS10を出力するる。FF6はアンド
回路AND5の出力信号をＤ入力、インバータ回路
IN4の出力信号である第２の入力パルスS2の反転
信号2をCP入力とし、Ｑ出力とCL入力が接続さ
れたＤ−フリツプフロツプで、逆転時に第２の入
力パルスS2の立下がりに応じた微分パルスS11を
出力する。FF7はアンド回路AND6の出力信号を
Ｄ入力、第２の入力パルスS2をCP入力とし、Ｑ
出力とCL入力が接続されたＤ−フリツプフロツ
プで、逆転時に第２の入力パルスS2の立上がりに
応じた微分パルスS12を出力する。OR1はＤ−フ
リツプフロツプFF5の出力信号S10とＤ−フリツ
プフロツプFF7の出力信号S12の論理和をとり、
微分パルスS13を出力するオア回路である。OR2
はＤ−フリツプフロツプFF4の出力信号S9とＤ−
フリツプフロツプFF6の出力信号S11の論理積を
とり、微分パルスS14を出力するオア回路である。
FF8はオア回路OR1の出力信号S13をCP入力とし、
Ｑ出力がＤ入力に接続されたＤ−フリツプフロツ
プで、微分パルスS13が現われるたびに論理レベ
ルが反転する第１の出力パルスS15がＱ出力より
出力される。FF9はオア回路OR2の微分パルス
S14をCP入力とし、出力がＤ入力に接続された
Ｄ−フリツプフロツプで、微分パルスS14が現わ
れるたびに論理レベルが反転する第２の出力パル
スS16がＱ出力より出力される。
２分周器の第２図のブロツク図に対応する回路図
である。IN1は第２の入力パルスS2を反転させる
インバータ回路である。FF1は第１の出力パルス
S1をＤ入力、第２の入力パルスS2をCP入力とし
て、正逆判定信号S3をＱ出力より出力するＤ−フ
リツプフロツプである。FF2は第１の入力パルス
S1をＤ入力、第２の入力パルスS2の反転信号2を
CP入力として、正逆判定信号S4をＱ出力より出
力するＤ−フリツプフロツプである。EOR1は第
１の入力パルスS1と正逆判定信号S3の排他的論理
和をとり、微分パルス禁止信号S7を出力するエク
スクルーシブ・オア回路である。EOR2は第１の
入力パルスS1と正逆判定信号S4の排他的論理和を
とり、微分パルス禁止信号S8を出力するエクスク
ルーシブ・オア回路である。IN2は正逆判定信号
S3を反転させるインバータ回路である。IN3は正
逆判定信号S4を反転させるインバータ回路であ
る。AND1は正逆判定信号S3と正逆判定信号S4の
反転信号4の論理積をとるアンド回路である。
AND2は正逆判定信号S3の反転信号3と正逆判定
信号S4の論理積をとるアンド回路である。FF3は
アンド回路AND1の出力信号をPR（プリセツト）
入力、アンド回路AND2の出力信号をCL（クリ
ヤ）入力として、正側切替信号S5、逆側切替信号
S6をそれぞれＱ出力、出力より出力するＤ−フ
リツプフロツプである。IN4は第２の入力パルス
S2を反転させるインバータ回路である。AND3は
正側切替信号S5と微分パルス禁止信号S8の論理積
をとるアンド回路である。AND4は正側切替信号
S5と微分パルス禁止信号S7の論理積をとるアンド
回路である。AND5は逆側切替信号S6と微分パル
ス禁止信号S7の論理積をとるアンド回路である。
AND6は逆側切替信号S6と微分パルス禁止信号S8
の論理積をとるアンド回路である。FF4はアンド
回路AND3の出力信号をＤ入力、第２の入力パル
スS2をCP入力とし、Ｑ出力とCL入力が接続され
たＤ−フリツプフロツプで、正転時に第２の入力
パルスS2の立上りに応じた微分パルスS9を出力す
る。FF5はアンド回路AND4の出力信号をＤ入
力、インバータ回路IN4の出力信号である第２の
入力パルスS2の反転信号2をCP入力とし、Ｑ出
力とCL入力が接続されたＤ−フリツプフロツプ
で、正転時に第２の入力パルスS2の立下がりに応
じた微分パルスS10を出力するる。FF6はアンド
回路AND5の出力信号をＤ入力、インバータ回路
IN4の出力信号である第２の入力パルスS2の反転
信号2をCP入力とし、Ｑ出力とCL入力が接続さ
れたＤ−フリツプフロツプで、逆転時に第２の入
力パルスS2の立下がりに応じた微分パルスS11を
出力する。FF7はアンド回路AND6の出力信号を
Ｄ入力、第２の入力パルスS2をCP入力とし、Ｑ
出力とCL入力が接続されたＤ−フリツプフロツ
プで、逆転時に第２の入力パルスS2の立上がりに
応じた微分パルスS12を出力する。OR1はＤ−フ
リツプフロツプFF5の出力信号S10とＤ−フリツ
プフロツプFF7の出力信号S12の論理和をとり、
微分パルスS13を出力するオア回路である。OR2
はＤ−フリツプフロツプFF4の出力信号S9とＤ−
フリツプフロツプFF6の出力信号S11の論理積を
とり、微分パルスS14を出力するオア回路である。
FF8はオア回路OR1の出力信号S13をCP入力とし、
Ｑ出力がＤ入力に接続されたＤ−フリツプフロツ
プで、微分パルスS13が現われるたびに論理レベ
ルが反転する第１の出力パルスS15がＱ出力より
出力される。FF9はオア回路OR2の微分パルス
S14をCP入力とし、出力がＤ入力に接続された
Ｄ−フリツプフロツプで、微分パルスS14が現わ
れるたびに論理レベルが反転する第２の出力パル
スS16がＱ出力より出力される。
次に第３図の回路動作を第４図のタイミングチ
ヤートを参照しつつ説明する。第３図において時
刻t0にパルスジエネレータで回転を検出するモー
タの回転が正転から逆転に切替つたものとする。
第１の入力パルスS1の位相は、第２の入力パルス
S2の位相より、正転中には90゜進んだ正側で、逆
転中には90゜遅れた逆側である。したがつて、Ｄ
−フリツプフロツプFF1の出力信号である正逆判
定信号S3は、逆転中の最初の第２の入力パルスS2
の立上りである時刻t3まで“ハイ”で、以後“ロ
ー”となる。逆に、Ｄ−フリツプフロツプFF2の
出力信号である正逆判定信号S4は正転から逆転に
切替つたとき第２の入力パルスS2の立下がりであ
る時刻t1までは“ロー”で、以後“ハイ”とな
る。この正逆判定信号S3，S4はそれぞれインバー
タ回路IN3，IN3で反転されてアンド回路AND1，
AND2に入力するので、アンド回路AND1の出力
信号は時刻t3まで“ハイ”で、以後“ロー”とな
り、アンド回路AND2の出力信号は時刻t3まで
“ロー”で、以後“ハイ”となる。Ｄ−フリツプ
フロツプFF3の出力信号である正側切替信号S5、
逆側切替信号S6はそれぞれアンド回路AND1，
AND2の出力信号と同じである。一方、イクスク
ルーシブ・オア回路EOR1の出力信号である微分
パルス禁止信号S7は第１の入力パルスS1と時刻t3
まで極性が異なり、時刻t3を過ぎると極性が同じ
となる。イクスクルーシブ・オア回路EOR2の出
力信号である微分パルス禁止信号S8は第１の入力
パルスS1と時刻t1まで極性が同じで、以後極性が
反転する。アンド回路AND3の出力信号はイクス
クルーシブ・オア回路EOR2の出力信号である微
分パルス禁止信号S8の時刻t1以後を“ロー”にし
たものとなる。Ｄ−フリツプフロツプFF4は、Ｑ
出力がCL入力に接続されているので、第２の入
力パルスS2がCP入力として入力する毎にその立
上りに応じた微分パルスS9を出力する。同様にＤ
−フリツプフロツプFF5は正転時の第２の入力パ
ルスS2の立下りに応じた微分パルスS10を、Ｄ−
フリツプフロツプFF6は逆転時の第２の入力パル
スS2の立下がりに応じた微分パルスS11を、Ｄ−
フリツプフロツプFF7は逆転時の第２の入力パル
スS2の立上がりに応じた微分パルスS12を出力す
る。ただし、正転から逆転に切替わる時刻t1，t3
における第２の入力パルスS2の立下がり、立上が
りに応じた微分パルス（破線で示す）は現われな
い。オア回路OR1から出力される微分パルスS13
は正転時の第２の入力パルスS2の立下がりに応じ
た微分パルスS10と逆転時の第２の入力パルスS2
の立上がりに応じた微分パルスS12を含んだもの
となる。オア回路OR2から出力される微分パルス
S14は正転時の第２の入力パルスS2の立上がりに
応じた微分パルスS9と逆転時の第２の入力パルス
S2の立下がりに応じた微分パルスS11を含んだ信
号となる。Ｄ−フリツプフロツプFF8はオア回路
OR1から微分パルスS13がCP入力に入力する毎に
出力が反転する第１の出力パルスS15を出力する。
Ｄ−フリツプフロツプFF9はオア回路OR2から微
分パルスS14がCP入力に入力する毎に出力が反転
する第２の出力パルスS16を出力する。第１、第
２の出力パルスS15，S16はそれぞれ第１の入力パ
ルスS1、第２の入力パルスS1を1/2に分周したパ
ルスで、位相が同じく90゜異なつている。
ヤートを参照しつつ説明する。第３図において時
刻t0にパルスジエネレータで回転を検出するモー
タの回転が正転から逆転に切替つたものとする。
第１の入力パルスS1の位相は、第２の入力パルス
S2の位相より、正転中には90゜進んだ正側で、逆
転中には90゜遅れた逆側である。したがつて、Ｄ
−フリツプフロツプFF1の出力信号である正逆判
定信号S3は、逆転中の最初の第２の入力パルスS2
の立上りである時刻t3まで“ハイ”で、以後“ロ
ー”となる。逆に、Ｄ−フリツプフロツプFF2の
出力信号である正逆判定信号S4は正転から逆転に
切替つたとき第２の入力パルスS2の立下がりであ
る時刻t1までは“ロー”で、以後“ハイ”とな
る。この正逆判定信号S3，S4はそれぞれインバー
タ回路IN3，IN3で反転されてアンド回路AND1，
AND2に入力するので、アンド回路AND1の出力
信号は時刻t3まで“ハイ”で、以後“ロー”とな
り、アンド回路AND2の出力信号は時刻t3まで
“ロー”で、以後“ハイ”となる。Ｄ−フリツプ
フロツプFF3の出力信号である正側切替信号S5、
逆側切替信号S6はそれぞれアンド回路AND1，
AND2の出力信号と同じである。一方、イクスク
ルーシブ・オア回路EOR1の出力信号である微分
パルス禁止信号S7は第１の入力パルスS1と時刻t3
まで極性が異なり、時刻t3を過ぎると極性が同じ
となる。イクスクルーシブ・オア回路EOR2の出
力信号である微分パルス禁止信号S8は第１の入力
パルスS1と時刻t1まで極性が同じで、以後極性が
反転する。アンド回路AND3の出力信号はイクス
クルーシブ・オア回路EOR2の出力信号である微
分パルス禁止信号S8の時刻t1以後を“ロー”にし
たものとなる。Ｄ−フリツプフロツプFF4は、Ｑ
出力がCL入力に接続されているので、第２の入
力パルスS2がCP入力として入力する毎にその立
上りに応じた微分パルスS9を出力する。同様にＤ
−フリツプフロツプFF5は正転時の第２の入力パ
ルスS2の立下りに応じた微分パルスS10を、Ｄ−
フリツプフロツプFF6は逆転時の第２の入力パル
スS2の立下がりに応じた微分パルスS11を、Ｄ−
フリツプフロツプFF7は逆転時の第２の入力パル
スS2の立上がりに応じた微分パルスS12を出力す
る。ただし、正転から逆転に切替わる時刻t1，t3
における第２の入力パルスS2の立下がり、立上が
りに応じた微分パルス（破線で示す）は現われな
い。オア回路OR1から出力される微分パルスS13
は正転時の第２の入力パルスS2の立下がりに応じ
た微分パルスS10と逆転時の第２の入力パルスS2
の立上がりに応じた微分パルスS12を含んだもの
となる。オア回路OR2から出力される微分パルス
S14は正転時の第２の入力パルスS2の立上がりに
応じた微分パルスS9と逆転時の第２の入力パルス
S2の立下がりに応じた微分パルスS11を含んだ信
号となる。Ｄ−フリツプフロツプFF8はオア回路
OR1から微分パルスS13がCP入力に入力する毎に
出力が反転する第１の出力パルスS15を出力する。
Ｄ−フリツプフロツプFF9はオア回路OR2から微
分パルスS14がCP入力に入力する毎に出力が反転
する第２の出力パルスS16を出力する。第１、第
２の出力パルスS15，S16はそれぞれ第１の入力パ
ルスS1、第２の入力パルスS1を1/2に分周したパ
ルスで、位相が同じく90゜異なつている。
以上、述べた本発明の２相パルス1/2分周器の
第１、第２の入力パルスS1，S2と第１、第２の出
力パルスS15，S16の検出装置としては２相パルス
の第１パルスの論理レベル変化時に第２パルスの
論理レベルにより、正側または逆側の微分パルス
を、例えば第１パルスの立上りで第２パルスがハ
イレベルのとき正側パルスを発生し、第１パルス
の立下りで第２パルスがハイレベルのとき逆側パ
ルスを発生する２相パルス検出装置が有効であ
る。この２相パルス検出装置により検出された２
相入力パルスの入力正側パルス数をN1F、入力逆
側パルス数をN1R、２相出力パルスの出力正側パ
ルス数をN2F、出力逆側パルス数をN2Rとすると、
これらのパルス数N1F、N1R、N2F、N2Rの間には
次の関係式が成立する。
第１、第２の入力パルスS1，S2と第１、第２の出
力パルスS15，S16の検出装置としては２相パルス
の第１パルスの論理レベル変化時に第２パルスの
論理レベルにより、正側または逆側の微分パルス
を、例えば第１パルスの立上りで第２パルスがハ
イレベルのとき正側パルスを発生し、第１パルス
の立下りで第２パルスがハイレベルのとき逆側パ
ルスを発生する２相パルス検出装置が有効であ
る。この２相パルス検出装置により検出された２
相入力パルスの入力正側パルス数をN1F、入力逆
側パルス数をN1R、２相出力パルスの出力正側パ
ルス数をN2F、出力逆側パルス数をN2Rとすると、
これらのパルス数N1F、N1R、N2F、N2Rの間には
次の関係式が成立する。
(1) 正側または逆側の定常的な一方向運転の場合
N1F−Ｋ＝2N2F、N1R−Ｋ＝2N2R ………
（Ｋ＝１………N1F、N1Rが奇数のとき
Ｋ＝０………N1F、N1Rが偶数のとき）
(2) 正側から逆側への正逆運転の場合N1F
−Ｎ1R〜〜〜＝２（N2F −Ｎ2R〜〜〜） ………
(3) 逆側から正側への正逆運転の場合N1R
−Ｎ1F〜〜〜＝２（N2R −Ｎ2F〜〜〜） ………
、式において、被減数（−のアンダライ
ン）は正逆切替前のパルス数、減数（〜〜〜のア
ンダライン）は正逆切替後のパルス数である。
N1FとN2F、N1RとN2Rの関係は式と同じであ
る。以上により、正逆繰り返し運転においても、
｜N1F−N1R｜＝２｜N2F−N2R｜となるので、正
確な位置検出ができる。
ン）は正逆切替前のパルス数、減数（〜〜〜のア
ンダライン）は正逆切替後のパルス数である。
N1FとN2F、N1RとN2Rの関係は式と同じであ
る。以上により、正逆繰り返し運転においても、
｜N1F−N1R｜＝２｜N2F−N2R｜となるので、正
確な位置検出ができる。
第５図は本発明の２相パルス1/2分周器の状態
遷移図である。〇内の数字は左より２相入力パル
スS1，S2の論理レベルを示す。又、破線で囲んだ
部分は２相の第１、第２の入力パルスS1，S2の論
理レベルが変化しても、第１、第２の出力パルス
S15，S16の論理レベルが変化せず、その右横の括
弧内の数字は左より第１、第２の出力パルスS15，
S16の論理レベルを示している。矢印の実線は、
時計廻りが第１の入力パルスS1（第１の出力パル
スS15）が第２の入力パルスS2（第２の入力パルス
S16）より位相が進んだ“正側”を、反時計廻り
が第１の入力パルスS1（第１の出力パルスS15）が
第２の入力パルスS2（第２の出力パルスS16）より
位相が遅れた“逆側”を示している。
遷移図である。〇内の数字は左より２相入力パル
スS1，S2の論理レベルを示す。又、破線で囲んだ
部分は２相の第１、第２の入力パルスS1，S2の論
理レベルが変化しても、第１、第２の出力パルス
S15，S16の論理レベルが変化せず、その右横の括
弧内の数字は左より第１、第２の出力パルスS15，
S16の論理レベルを示している。矢印の実線は、
時計廻りが第１の入力パルスS1（第１の出力パル
スS15）が第２の入力パルスS2（第２の入力パルス
S16）より位相が進んだ“正側”を、反時計廻り
が第１の入力パルスS1（第１の出力パルスS15）が
第２の入力パルスS2（第２の出力パルスS16）より
位相が遅れた“逆側”を示している。
本発明の２相パルス1/2分周器の２相入力パル
スS1，S2と２相出力パルスS15，S16を２相パルス
検出装置（例えば第１パルスの立上りで第２パル
スが“１”の時正側パルスを発生し、第１パルス
の立下りで第２パルスが“１”の時逆側パルスを
発生してこれを計数する）で検出し、これを計数
する場合を以下に記す。ただし、２相入力パルス
S1，S2が（１、０）から（１、１）に変化したと
き、正側パルスを＋１計数し（第５図で＋１と表
わす）、（１、１）から（１、０）に変化した時、
逆側パルスを＋１計数する（第５図で−１と表わ
す）。２相出力パルス（S15，S16）が（１、０）
から（１、１）に変化したとき、正側パルスを＋
１計数し（第５図で（＋１）と表わす）、（１、
１）から（１、０）に変化した時、逆側パルスを
＋１計数する（第５図で（−１）と表わす）。
スS1，S2と２相出力パルスS15，S16を２相パルス
検出装置（例えば第１パルスの立上りで第２パル
スが“１”の時正側パルスを発生し、第１パルス
の立下りで第２パルスが“１”の時逆側パルスを
発生してこれを計数する）で検出し、これを計数
する場合を以下に記す。ただし、２相入力パルス
S1，S2が（１、０）から（１、１）に変化したと
き、正側パルスを＋１計数し（第５図で＋１と表
わす）、（１、１）から（１、０）に変化した時、
逆側パルスを＋１計数する（第５図で−１と表わ
す）。２相出力パルス（S15，S16）が（１、０）
から（１、１）に変化したとき、正側パルスを＋
１計数し（第５図で（＋１）と表わす）、（１、
１）から（１、０）に変化した時、逆側パルスを
＋１計数する（第５図で（−１）と表わす）。
(1) 正側で定常動作の場合
第５図で（S1、S2）＝（０、１）、（S15、S16）
＝（１、１）より開始すると、（S1、S2）は
（０、０）、（１、０）、（１、１）（０、１）、
（０、０）、（１、０）、（１、１）と順次変化し
て（０、１）に戻る。この間、正側パルス＋１
を２回計数する。また、（S15、S16）は（０、
１）、（０、０）、（１、０）と順次変化して
（１、１）に戻る。この間、正側パルス（＋１）
を１回計数する。
＝（１、１）より開始すると、（S1、S2）は
（０、０）、（１、０）、（１、１）（０、１）、
（０、０）、（１、０）、（１、１）と順次変化し
て（０、１）に戻る。この間、正側パルス＋１
を２回計数する。また、（S15、S16）は（０、
１）、（０、０）、（１、０）と順次変化して
（１、１）に戻る。この間、正側パルス（＋１）
を１回計数する。
(2) 正側から逆側に切替わる場合
開始点（S1、S2）＝（０、１）、（S15、S16）＝
（１、１） (i) ｎ周後、（S1、S2）＝（０、０）、（S15、S16
）
＝（０、１）で切替わるとき。（S1、S2）は正
側に（０、１）よりｎ周して（０、１）、
（０、０）、（０、１）のルートに入る。そし
て（１、１）、（１、０）を通り逆側のルート
に入つて（０、０）、（０、１）、（１、１）、
（１、０）となる。この間、正側パルス＋１
を2n回（N1F＝2n）、逆側パルス−１を２回
（N1R＝２）計数する。同様に、（S15、S16）
は（１、１）よりＮ周して（１、１）、（０、
１）、（１、１）、（１、０）となる。この間、
正側パルス（＋１）をｎ回（N2F＝ｎ）、逆
側パルス（−１）を１回（N2R＝１）計数す
る。
（１、１） (i) ｎ周後、（S1、S2）＝（０、０）、（S15、S16
）
＝（０、１）で切替わるとき。（S1、S2）は正
側に（０、１）よりｎ周して（０、１）、
（０、０）、（０、１）のルートに入る。そし
て（１、１）、（１、０）を通り逆側のルート
に入つて（０、０）、（０、１）、（１、１）、
（１、０）となる。この間、正側パルス＋１
を2n回（N1F＝2n）、逆側パルス−１を２回
（N1R＝２）計数する。同様に、（S15、S16）
は（１、１）よりＮ周して（１、１）、（０、
１）、（１、１）、（１、０）となる。この間、
正側パルス（＋１）をｎ回（N2F＝ｎ）、逆
側パルス（−１）を１回（N2R＝１）計数す
る。
(ii) ｎ周後、（S1、S2）＝（１、１）、（S15、S16
）
＝（０、０）で切替わるとき。（S1、S2）は正
側に（０、１）よりｎ周して、（０、０）、
（１、０）、（１、１）となり、ここで（１、
０）のルートに入る。そして（０、０）、
（０、１）を通り、逆側のルートに入つて
（１、１）、（１、０）、（０、０）、（０、１）、
（１、１）、（１、０）となる。この間、正側
パルス＋１を（2n＋１）回（N1F＝2n＋１）、
逆側パルス−１を３回（N1R＝３）計数す
る。同様に、（S15、S16）は（１、１）より
ｎ周して、（１、１）、（０、１）、（０、０）、
（０、１）、（１、１）、（１、０）となる。こ
の間、正側パルス（＋１）をｎ回（N2F＝
Ｎ）、逆側パルス（−１）を１回（N2R＝１）
計数する。
）
＝（０、０）で切替わるとき。（S1、S2）は正
側に（０、１）よりｎ周して、（０、０）、
（１、０）、（１、１）となり、ここで（１、
０）のルートに入る。そして（０、０）、
（０、１）を通り、逆側のルートに入つて
（１、１）、（１、０）、（０、０）、（０、１）、
（１、１）、（１、０）となる。この間、正側
パルス＋１を（2n＋１）回（N1F＝2n＋１）、
逆側パルス−１を３回（N1R＝３）計数す
る。同様に、（S15、S16）は（１、１）より
ｎ周して、（１、１）、（０、１）、（０、０）、
（０、１）、（１、１）、（１、０）となる。こ
の間、正側パルス（＋１）をｎ回（N2F＝
Ｎ）、逆側パルス（−１）を１回（N2R＝１）
計数する。
以上説明したように、本発明は90゜の位相差を
もつ２つのパルスを同位相のまま1/2に分周する
もので、数値制御工作機械におけるサーボモータ
制御装置等の入力パルスの最大周波数が小さい場
合に、サーボモータ等の回転数を下げて位置検出
精度を落したり、パルスジエネレータを追加する
ことなくパルスジエネレータの入力パルスをフイ
ードバツクさせることができる。又、本発明は入
力パルスを1/2に分周するものであるから、これ
に直列に接続することにより1/4、1/8、1/16、…
……の分周が可能となる。又、本発明では、モー
ターの回転方向が切替わる微小変動のときに一方
の入力パルスに連続したパルスが出力されても、
これらのパルスによる影響は現われず、位置制御
が狂うことはない。なお入力パルスを1/2分周し
た出力パルスは正逆の切替点に対し半周期遅れた
所（第４図Ａ）で対称となるが、これは固定であ
るため正逆を繰り返しても積算されることはな
い。
もつ２つのパルスを同位相のまま1/2に分周する
もので、数値制御工作機械におけるサーボモータ
制御装置等の入力パルスの最大周波数が小さい場
合に、サーボモータ等の回転数を下げて位置検出
精度を落したり、パルスジエネレータを追加する
ことなくパルスジエネレータの入力パルスをフイ
ードバツクさせることができる。又、本発明は入
力パルスを1/2に分周するものであるから、これ
に直列に接続することにより1/4、1/8、1/16、…
……の分周が可能となる。又、本発明では、モー
ターの回転方向が切替わる微小変動のときに一方
の入力パルスに連続したパルスが出力されても、
これらのパルスによる影響は現われず、位置制御
が狂うことはない。なお入力パルスを1/2分周し
た出力パルスは正逆の切替点に対し半周期遅れた
所（第４図Ａ）で対称となるが、これは固定であ
るため正逆を繰り返しても積算されることはな
い。
第１図は従来のサーボ装置のブロツク図、第２
図は本発明の１実施例に係る２相パルス1/2分周
器のブロツク図、第３図は第２図のブロツク図に
対応する回路の１実施例を示す回路図、第４図は
第３図の回路図の各部の波形を示すタイミングチ
ヤート、第５図は本発明の２相パルス1/2分周器
の状態遷移図である。 １１：微分パルス発生回路、１２：微分パルス
禁止回路、１３：正逆判定回路、１４：微分パル
ス出力切替回路、１５：正逆切替信号発生回路、
１６：出力パルス発生回路。
図は本発明の１実施例に係る２相パルス1/2分周
器のブロツク図、第３図は第２図のブロツク図に
対応する回路の１実施例を示す回路図、第４図は
第３図の回路図の各部の波形を示すタイミングチ
ヤート、第５図は本発明の２相パルス1/2分周器
の状態遷移図である。 １１：微分パルス発生回路、１２：微分パルス
禁止回路、１３：正逆判定回路、１４：微分パル
ス出力切替回路、１５：正逆切替信号発生回路、
１６：出力パルス発生回路。
Claims (1)
- 【特許請求の範囲】 １ 第２の入力パルスの前縁および後縁でそれぞ
れ第１の微分パルスおよび第２の微分パルスを発
生する微分パルス発生回路と、 前記第２の入力パルスの前回の論理レベル変化
時における、前記第２の入力パルスと90゜の位相
差を持つ第１の入力パルスの論理レベルと、前記
第２の入力パルスの今回の論理レベル変化直前に
おける前記第１の入力パルスの論理レベルが同じ
場合に、前記第２の入力パルスの今回の論理レベ
ルの変化による前記第１の微分パルスあるいは前
記第２の微分パルスの出力を禁止する微分パルス
禁止回路と、 前記第２の入力パルスの今回のパルスの前縁に
おける前記第１の入力パルスの論理レベルを前記
第２の入力パルスの次回のパルスの前縁まで保持
する第１の判定回路と、前記第２の入力パルスの
反転信号の今回のパルスの前縁における前記第１
の入力パルスの論理レベルを前記第２の入力パル
スの反転信号の次のパルスの前縁まで保持する第
２の判定回路を有する正逆判定回路と、 それぞれ前記第１、第２の判定回路の信号の論
理レベルを反転した第１、第２の正逆切替信号を
発生する正逆切替信号発生回路と、 前記第１の正逆切替信号が前記第１、第２の微
分パルスと同極性のとき、前記第１の微分パルス
および前記第２の微分パルスをそれぞれ第２の微
分パルス出力、第１の微分パルス出力とし、前記
第２の正逆切替信号が前記第１、第２の微分パル
スと同極性のとき、前記第１の微分パルスおよび
前記第２の微分パルスをそれぞれ前記第１の微分
パルス出力、前記第２の微分パルス出力に切替え
る微分パルス出力切替回路と、 前記第１の微分パルス出力からパルスが出力さ
れる毎に論理レベルが反転し、前記第１又は第２
の入力パルスを1/2分周した第１の出力パルスを
出力する第１のラツチ回路と、前記第２の微分パ
ルス出力からパルスが出力される毎に論理レベル
が反転し、前記第１の出力パルスに対して90゜の
同相の位相差を持ち、前記第１又は第２の入力パ
ルスを1/2分周した第２の出力パルスを出力する
第２のラツチ回路を備えた出力パルス発生回路と
からなることを特徴とする２相パルス1/2分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12372082A JPS5915333A (ja) | 1982-07-15 | 1982-07-15 | ２相パルス１／２分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12372082A JPS5915333A (ja) | 1982-07-15 | 1982-07-15 | ２相パルス１／２分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5915333A JPS5915333A (ja) | 1984-01-26 |
| JPS6347370B2 true JPS6347370B2 (ja) | 1988-09-21 |
Family
ID=14867687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12372082A Granted JPS5915333A (ja) | 1982-07-15 | 1982-07-15 | ２相パルス１／２分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915333A (ja) |
-
1982
- 1982-07-15 JP JP12372082A patent/JPS5915333A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5915333A (ja) | 1984-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6347370B2 (ja) | ||
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| US4664523A (en) | Apparatus for increasing the resolution of a laser gyroscope | |
| JP2781327B2 (ja) | エンコーダー形モータの速度検出装置 | |
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JPH0434417Y2 (ja) | ||
| JPH06213679A (ja) | 位置パルス発生器のカウンター回路 | |
| JPH01113670A (ja) | 回転検出器 | |
| RU2010293C1 (ru) | Линейно-круговой интерполятор | |
| SU980287A1 (ru) | Двенадцатитактный реверсивный распределитель импульсов | |
| JPH0775474B2 (ja) | 正弦波ｐｗｍ波形発生装置 | |
| JPH01174977A (ja) | 動作検出装置 | |
| JPS6367439B2 (ja) | ||
| JPS59120962A (ja) | 速度信号検出装置 | |
| SU376758A1 (ru) | УСТРОЙСТВО дл ПРОГРАММНОГО УПРАВЛЕНИЯ ФАЗОВЫМИ И ФАЗО-ИМПУЛЬСНЫМИ СИСТЕМАМИ | |
| SU911483A1 (ru) | Стабилизатор оборотов двигател | |
| JPH0114936Y2 (ja) | ||
| SU1494102A1 (ru) | Устройство дл сравнени фаз | |
| JPS60261380A (ja) | 回転速度検出装置 | |
| JPH0789759B2 (ja) | ベクトル制御の電流指令発生回路 | |
| JPH0157850B2 (ja) | ||
| JPS60263860A (ja) | 回転数検出装置 | |
| JPS6043747B2 (ja) | 三相電源位相制御方式 | |
| JPS60118078A (ja) | Ｄ．ｃ．モ−タ−制御回路 | |
| JPH02122311A (ja) | パルス分周器 |