JPS634737B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、クロストーク成分を減少させて分
離度を向上させたステレオ復調回路に係わり、特
にコンポジツト信号に対してサブキヤリア周波数
成分を有する乗数信号を乗算し、その乗算結果を
再びコンポジツト信号に対して加算または減算す
るようにしたステレオ復調回路に関する。

従来、SW方式のMPXステレオ復調回路にお
いては、コンポジツト信号を38KHzのサブキヤリ
アでスイツチングし、これにより同期復調を行な
うように構成されていた。

この場合コンポジツト信号vc（ｔ）（パイロツ
ト信号を除く）を、 vc（ｔ）＝（Ｌ＋Ｒ）＋（Ｌ−Ｒ） sinωct（ωc；サブキヤリア周波数） として表すとともに、スイツチング信号ｓ（ｔ）
として使用される矩形波を、 ｓ（ｔ）＝１／２±（２／π） sinωct±（２／3π）sin3ωct±… として表すと、これらの乗算結果vc（ｔ）・ｓ
（ｔ）に含まれるオーデイオ成分は、例えばLo
（左側出力）成分においては、 Lo＝（１／２＋１／π）Ｌ ＋（１／２−１／π）Ｒ となり、（１／２−１／π）Ｒなるクロストーク
成分が生ずる。この結果、原理上の最大分離度は
13dBに過ぎないという問題があつた。

この発明は、上記の問題を解決するためになさ
れたもので、その目的とするところは、クロスト
ーク成分を減少させ、分離度の良好なステレオ復
調回路を提供することにある。

この発明は、上記の目的を達成するために、少
くともステレオ用主チヤンネル信号とステレオ用
復チヤンネル信号とを含むコンポジツト信号に対
して、サブキヤリア周波数成分を有する乗数信号
を乗算し、この乗算された信号と前記コンポジツ
ト信号との和である出力信号を形成する第１の演
算回路および前記乗算結果たる信号と前記コンポ
ジツト信号との差である出力信号を形成する第２
の演算回路を具備し、これら第１および第２の演
算回路の各出力信号を復調信号として取り出すよ
うにしたことを特徴とするものである。

以下に、この発明の実施例を添付図面によつて
詳細に説明する。

第１図は、この発明に係わるステレオ復調回路
の第１方式を説明するための概念図である。

同図に示す如く、この第１方式に係わるステレ
オ復調回路は、少くともステレオ用主チヤンネル
信号とステレオ用副チヤンネル信号とを含むコン
ポジツト信号Vc（ｔ）に対して、サブキヤリア周
波数成分を有する乗数信号Ｆを単一出力式アナロ
グ乗算器Ｐによつて乗算し、この乗算された信号
と前記コンポジツト信号Vc（ｔ）との和である出
力信号を形成する第１の演算回路Z₁と、この乗算
された信号と前記コンポジツト信号Vc（ｔ）との
差である出力信号を形成する第２の演算回路Z₂と
を具備し、これら第１および第２の演算回路Z₁，
Z₂の各出力信号fL（ｔ），fR（ｔ）を復調信号とし
て端子Ｌ，Ｒへ取り出すようにしたものである。

このようにすると出力端子Ｌの信号fL（ｔ）
は、 fL（ｔ）＝vc（ｔ）（１＋Ｆ） としてあらわされ、また出力端子Ｒの信号fR
（ｔ）は、 fR（ｔ）＝vc（ｔ）（１−Ｆ） として表される。そして、このとき乗数信号Ｆの
値を、 Ｆ＝2sinωct（ωc；サブキヤリアの周波数）に
設定すると、Ｌ及びＲの復調出力信号fL（ｔ），
fR（ｔ）に含まれるクロストーク成分を著しく減
少させることができるのである。

上述の原理は、次のように証明される。

まずＬチヤンネルの復調出力について証明す
る。今仮に、コンポジツト信号中に含まれるＬ成
分の値をＬ，Ｒ成分の値をＲ及びサブキヤリアの
周波数をωcと置くと、コンポジツト信号vc（ｔ）
は、 vc（ｔ）＝Ｌ（１＋sinωct） ＋Ｒ（１−sinωct） （但し、パイロツト信号を除く） として表すことができる。また、乗数信号Ｆの値
を、 Ｆ＝Ksinωct に設定すると、Ｌチヤンネルの復調出力信号fL
（ｔ）は、 fL（ｔ）＝｛Ｌ（１＋sinωct） ＋Ｒ（１−sinωct）｝（１＋Ksinωct） となり、この式を整理すると、 fL（ｔ）＝Ｌ｛１＋Ｋ／２＋（１＋Ｋ） sinωct−（Ｋ／２）cos2ωct｝ ＋Ｒ｛１−Ｋ／２＋（Ｋ−１）sinωct ＋（Ｋ／２）cos2ωct｝ となる。ここで、上式に含まれるオーデイオ信号
成分fA（ｔ）だけを取り出すと、 fA（ｔ）＝Ｌ（１＋Ｋ／２） ＋Ｒ（１−Ｋ／２） として表される。すなわち、左側復調信号fL
（ｔ）のオーデイオ信号fA（ｔ）には、Ｒ（１−
Ｋ／２）で表わされるクロストーク成分が含まれ
ている。

そこで、Ｒ（１−Ｋ／２）＝０とおいて、クロス
トーク成分が０となるためのＫの値を求めると、
Ｋ＝２となり、前述の乗数信号Ｆの値としては、 Ｆ＝2sinωct とすれば良いことが分かる。

同様にして右側復調出力信号fR（ｔ）に含まれ
るオーデイオ信号成分fA（ｔ）を求めると、 fA（ｔ）＝Ｌ（１−Ｋ／２） ＋Ｒ（１＋Ｋ／２） となり、この場合にもＬ（１−Ｋ／２）なるクロ
ストーク成分が含まれている。

そこで、前述と同様にして Ｌ（１−Ｋ／２）＝０ とおいて、クロストーク成分が０となるためのＫ
の値を求めると、Ｋ＝２となる。

この結果、乗数信号Ｆの値を、 Ｆ＝2sinωct とすれば、左右のオーデイオ信号に含まれるクロ
ストーク成分を同時に完全に除去することができ 次に、第２図は上述の第１方式に係わるステレ
オ復調回路の具体的な一例（以下、これを第１実
施例という）の電気回路図である。なお、同図に
おいて（ ）内に記されたＲはそれぞれ抵抗ｒの
抵抗値を示す。

同図に示す如く、演算増幅器OP０１のプラス
入力には、入力端子INに供給されているコンポ
ジツト信号vc（ｔ）が、抵抗r1と抵抗r2とにより
２分の１に分圧されて入力される。

これに対して、演算増幅器OP０１のマイナス
入力には、アナログスイツチＳ１がオフで、かつ
アナログスイツチＳ２がオンの状態においては、
抵抗r3を介して演算増幅器OP１の出力Vxが帰還
される。

他方、アナログスイツチＳ１がオンで、かつア
ナログスイツチＳ２がオフの状態においては、抵
抗r4と抵抗r5とにより定められる所定の比率で、
コンポジツト信号vc（ｔ）と演算増幅器OP１の出
力Vxとが混合されて帰還される。ここで、クロ
ツクφが“１”でかつクロツクφが“０”の時、
演算増幅器OP0１の出力Vxの値は、 vc（ｔ）／２ ＝｛Vx・Ｒ＋vc（ｔ）・2R｝／3R を満足するのでこのときのVxの値は、 Vx＝−vc（ｔ）／２ として表わされる。

これに対して、クロツクφが“０”で、かつク
ロツクφが“１”の時、演算増幅器OP0１はバツ
フアとなるので、Vxの値は、 Vx＝vc（ｔ）／２ として表される。

従つて、演算増幅器OP０１は、第３図に示す
如き矩形波を、乗数信号ｆ（ｔ）として有する乗
算回路として動作する。そして、この乗数信号ｆ
（ｔ）をフーリエ級数で表わすと、 ｆ（ｔ）＝４／π｛sinωct ＋（１／３）sin3ωct＋……｝ として表わされる。従つて、出力Vxの値は、 Vx＝vc（ｔ）・ｆ（ｔ） ＝vc（ｔ）・４／π｛sinωct ＋（１／３）sin3ωct＋……｝ となる。

次いで、この出力Vxはレベル調整用の抵抗r8
を介して、加算回路を構成する演算増幅器OP０
２へと供給されるとともに、同様にレベル調整用
の抵抗r9を介して減算回路を構成する演算増幅器
器OP0３へと供給される。

この結果、LOUTに出力される信号Ｖ(L)の値
は Ｖ(L)＝−（R10／R6）・vc（ｔ） −（R10／R8）・vc（ｔ）・ｆ（ｔ） ＝−（R10／R6）・vc（ｔ） ｛１＋（R6／R8）・ｆ（ｔ）｝ ＝−（R10／R6）・vc（ｔ） ｛１＋（４・R6／πR8） 〔sin3ωct＋（１／３） sinωct＋……〕｝ として表される。ここで、 （１／３）sin3ωct＋…… の項については、オーデイオ信号の周波数帯域に
は関係無いので、ハイカツトフイルターで除去す
ればよい。従つて、 ４・R6／πR8＝２ とおいて、R6，R8の値を求めれば、左側復調出
力に含まれるクロストーク成分を完全に除去する
ことができる。

また、同様にして右側復調出力においては、 ４・R7／π・R9＝２ とおいて、R7，R9の値を求めれば、右側復調成
分に含まれるクロストーク成分も同様にして完全
に除去することができるのである。

次に、第４図は前述の第１方式に係わるFMス
テレオ復調回路の他の具体例（以下、これを第２
実施例という）を示す電気回路図である。

入力端子INに供給されるステレオコンポジツ
ト信号は、バツフアとして動作するように構成さ
れた演算増幅器OP６を経由した後、左系統と右
系統に分岐され、それぞれ加算回路として動作す
る演算増幅器OP４及び減算回路として動作する
演算増幅器OP５へと供給される。更に、演算増
幅器OP６の出力Eiは、演算増幅器OP１及び演算
増幅器OP２へと並列に供給される。演算増幅器
OP１の利得は、アナログスイツチＳ３がオンで、
かつアナログスイツチＳ４がオフの状態において
は、「−２」となるように設定されており、また
アナログスイツチＳ３がオフでアナログスイツチ
Ｓ４がオンの状態においては、「０」となるよう
に構成されている。

そして、アナログスイツチＳ３及びアナログス
イツチＳ４には、後述するデジタル回路DGTか
ら出力されるＱ３８及びＱ３８がスイツチング信
号として供給されている。

これに対して、演算増幅器OP２は、演算増幅
器OP６の出力信号Eiと演算増幅器OP１の出力と
を加算する加算回路として動作するように構成さ
れている。

そして、この演算増幅器OP２の出力は、抵抗
ラダーLADの両端に印加されており、この抵抗
ラダーLADの各分圧出力は、アナログスイツチ
Ｓ５〜アナログスイツチＳ８を介して択一的に取
り出され、バツフアとして構成される演算増幅器
OP３を介して、前述の演算増幅器OP４及び演算
増幅器OP５へと供給される。

次に、デジタル回路DGTの構成を説明する。

電圧制御発振器１の発振出力信号は、BCD・
Ｕ／Ｄカウンタ２、BCD・DECデーダ３、ナン
ドゲート４及びナンドゲート５、RSフリツプフ
ロツプ６、Ｄ型フリツプフロツプ７、フエイズ・
デイテクタ８及びDCアンプ９からなるフエイズ
ロツクドループによつて、532KHzにロツクされ
ている。

BCD・Ｕ／Ｄカウンタ２は、この電圧制御発
振器１から出力されるクロツクパルスを計数し、
これをBCDコードで出力する。BCD−DECデコ
ーダ３は、BCD・Ｕ／Ｄカウンタ２から出力さ
れるBCDコードを10進級の０〜７に変換して出
力する。

RSフリツプフロツプ１０は、BCD−DECデコ
ーダ３のＱ０出力でセツトされ、Ｑ７出力でリセ
ツトされる。そして、このRSフリツプフロツプ
１０のＱ出力によつてBCD・Ｕ／Ｄカウンタ２
はアツプ・ダウン切替制御される。この結果、
BCD・Ｕ／Ｄカウンタ２は、電圧制御発振器１
から出力される532KHzのクロツクパルスを８個
計数する毎に、交互にアツプカウントとダウンカ
ウントとを繰り返す。

従つて、BCD−DECデコーダ３の各出力端子
Ｑ０〜Ｑ７には、第５図に示すタイミングでタイ
ミングパルスが出力される。そして、これら
BCD−DECデコーダ３の各出力Ｑ０〜Ｑ７は、
更にオアゲート１１〜１４を介してゲート制御さ
れ、前述の抵抗ラダーLADの各出力側に接続さ
れたアナログスイツチＳ５〜Ｓ８へと、スイツチ
ング信号として供給される。

一方、RSフリツプフロツプ６の出力側には、
第５図に示す如く、サブキヤリアの半周期毎に
“１”または“０”となる矩形波が出力され、こ
のRSフリツプフロツプ６のＱ３８出力は、前述
の如く演算増幅器OP１の入力側に接続されたア
ナログスイツチＳ３へスイツチング信号として供
給され、またＱ３８出力は、アナログスイツチＳ
４へと、同様にスイツチング信号として供給され
る。なおＤ型フリツプフロツプ１５は、パイロツ
ト信号打消用のキヤンセル信号等を発生させるた
めのものである。

以上の構成によれば、演算増幅器OP１の出力
側には、第５図に示す如く演算増幅器OP６の出
力Eiが、交互に０倍マイナス２倍にレベル切替さ
て出力され、また演算増幅器OP２の出力側には
演算増幅器OP１の出力とEiとの加算結果に対応
して、０レベルを中心に反転する矩形波が出力さ
れる。更に、この矩形波は、前述の抵抗ラダー
LADとアナログスイツチＳ５〜Ｓ８とによつて
擬似正弦波に変換され、更に演算増幅器OP３を
介して出力される。

この結果、演算増幅器OP１、演算増幅器OP
２、抵抗ラダーLAD及び演算増幅器OP３は、全
体として、2sinωctなる成分を含む乗数信号を有
する乗算器として動作することになり、この結果
LOUTには、 −Ei（１＋2sinωct） なる復調出力が得られ、またROUTには、 −Ei（１−2sinωct） なる復調出力が得られることとなり、前述の復調
原理から明らかなように各左右の復調出力中に含
まれるクロストーク成分は完全に除去されるので
ある。

第６図は、この発明に係わるステレオ復調回路
の第２方式を説明するための概念図である。同図
に示す如く、この第２方式に係わるステレオ復調
回路は、少くともステレオ用主チヤンネル信号と
ステレオ用副チヤンネル信号とを含むコンポジツ
ト信号Vc（ｔ）に対して、サブキヤリア周波数成
分を有する乗数信号Ｆを相補出力式アナログ乗算
器PPによつて乗算して正負一対の相補乗算出力
を得、その内の正出力にコンポジツト信号Vc
（ｔ）を加算してコンポジツト信号Vc（ｔ）と乗
数信号Ｆとの和を形成する第１の演算回路Z₁と、
負出力にコンポジツト信号Vc（ｔ）を加算してコ
ンポジツト信号Vc（ｔ）と乗数信号Ｆとの差を形
成する第２の演算回路Z₂とを具備し、これら第１
および第２の演算回路Z₁，Z₂の各出力信号fL
（ｔ），fR（ｔ）を復調信号として端子Ｌ，Ｒへ取
り出すようにしたものである。

このようにすると、前述の第１方式の場合と同
様に、出力端子Ｌの信号fL（ｔ）は、 fL（ｔ）＝vc（ｔ）（１＋Ｆ） として表わされ、また出力端子Ｒの信号fR
（ｔ）は、 fR（ｔ）＝vc（ｔ）（１−Ｆ） として表わされる。そして、このとの乗数信号
Ｆの値を、 Ｆ＝2sinωct （ωc；サブキヤリアの周波数） に設定すると、第１方式と同様の原理でＬおよ
びＲの復調出力信号fL（ｔ），fR（ｔ）に含まれる
クロストーク成分を著しく減少させることがきる
のである。

次に、第７図は上述の第２方式に係わるステレ
オ復調回路の具体的な一例（以下、これを第３実
施例という）の電気回路図である。

なお、同図において（ ）内に記されたＲはそ
れぞれ抵抗ｒの抵抗値を示す。

同図において、少くともステレオ用主チヤンネ
ル信号とステレオ用副チヤンネル信号とを含むコ
ンポジツト信号vc（ｔ）は、バツフア２０を介し
てインピーダンス変換された後、２系統に分岐さ
れ、更に一方は反転アンプ２１を介して反転され
る。

次いで、バツフア２０の出力である非反転出力
と、反転アンプ２１の出力である反転出力とは、
それぞ並列に左側セレクタ２２および右側セレク
タ２３へと供給される。

左右のセレクタ２２，２３は、それぞれロジツ
ク信号Ａに同期して切替制御され、前記非反転出
力または反転出力の何れかを選択的に取り出すよ
うになされている。

次いで、これら左右のセレクタ２２，２３の出
力は、それぞれ左右の可変抵抗回路２４，２５へ
と供給される。

可変抵抗回路２４，２５の抵抗値は、ロジツク
信号Ｂ，Ｃの各論理状態に応じて４段階に切替制
御されており、すなわちＢ＝“１”，Ｃ＝“０”の
ときはR₁，Ｃ＝“１”，Ｂ＝“０”のときはR₂，Ｂ
＝Ｃ＝“１”のときはR₁R₂（ここで、は並列
合成抵抗値を示す）、Ｂ＝Ｃ＝“０”のときは∞と
なるように設定されている。

また、演算回路２６，２７はそれぞれ前記可変
抵抗回路２４，２５の切替動作と相俟つて乗算回
路を構成するとともに、同時にこれら可変抵抗回
路２４，２５の出力と抵抗ｒ３を介して供給され
るバツフア２０の出力とを加算する加算回路とし
ても機能するように構成されている。

他方、コンポジツト信号vc（ｔ）を構成する
19KHzパイロツト信号は、フエイズデイテクタ２
８、VCO２９、BCD・８ビツトカウンタ３０お
よび１／２分周期３１からなるPLLに対して基
準周波数信号として供給されており、このため
VCO２９の発振周波数は304KHzにロツクされ
る。

またカウンタ３０の計数出力D₀〜D₂は、デコ
ーダ回路３２を介して所定のフオーマツトでデコ
ードされ、これにより前述したロジツク信号Ａ，
Ｂ，Ｃおよびこれらの反転信号が形成される。

また、可変抵抗回路２４，２５をそれぞれ構成
する抵抗r₁，r₂は、乗数信号の波形を正弦波に近
似するために r₁／（r₁r₂）＝sin （π／４）≒1.4 となるように選ばれており、例えばr₁＝1KΩ，
r₂＝2.5KΩとなされている。

デコーダ回路３２の真理値表を第８図に示す。
同図に示す如くこのデコーダ回路においては前述
したPLLでロツクされた304KHzのパルスに応答
して形成される８ビツトバイナリデータを、相連
続する隣接コード間において異なるビツトが１ビ
ツトのみとなるような、特殊コードに変換するよ
うになされている。

このような特殊コードによつて、前述した第
１，第２セレクタ２２，２３および左右の可変抵
抗回路２４，２５を駆動してやれば、前述した乗
算回路の乗数信号Ｆとしては、第９図に示すごと
き正弦波が近似的に得られることとなる。

以上の構成によれば、コンポジツト信号vc
（ｔ）は、バツフア２０を介してインピーダンス
変換された後、互いに180゜位相差に異なる２系統
の信号に分岐された後、セレクタ２２，２３へと
並列に供給され、この結果これらセレクタ２２，
２３の出力側には、サブキヤリアの半周期毎にコ
ンポジツト信号vc（ｔ）が反転されて出力され、
更にこのセレクタの出力は可変抵抗回路２４，２
５を経由した後、抵抗r₃を介して供給されるコン
ポジツト信号vc（ｔ）とともに、OPアンプ２６，
２７へと供給され、ここで乗算および加算動作が
同時に行われることとなる。

この結果、出力端子Ｌ，Ｒにはそれぞれ、vc
（ｔ）（１＋2sinωct），vc（ｔ）（１−2sinωct）を
含んだ復調出力が得られるのである。すなわち、
この復調出力を適当なローパスフイルタを介して
オーデイオ成分を取り出せば、所望の左右復調出
力を得ることができるのである。

また、特にこの第３実施例においては、デコー
ダ３２の出力として相隣接するコード間において
１ビツトのみの論理が異なるような特殊なコード
を採用しているため、セレクタ２２，２３および
可変抵抗回路２４，２５における切替動作に際し
て、切替時のノイズ発生が極めて少ないという効
果も有する。

以上説明した第１〜第３実施例でも明らかなよ
うに、この発明に係わるステレオ復調回路は、少
なくともステレオ用主チヤンネル信号とステレオ
用副チヤンネル信号とを含むコンポジツト信号に
対して、サブキヤリア周波数成分を有する乗数信
号を乗算し、この乗算された信号と前記コンポジ
ツト信号との和である出力信号を形成する第１の
演算回路と、前記乗算結果たる信号と前記コンポ
ジツト信号との差である出力信号を形成する第２
の演算回路とを具備し、これら第１および第２の
演算回路の各出力信号を復調信号として取り出す
ようにしたものであるから、左右の各復調出力に
含まれるクロストーク成分を著しく減少させ、分
離度を可及的に向上させることが可能となるので
ある。

また、前記第２，第３実施例に示すように、乗
数信号2sinωctに相当する正弦波を、抵抗素子と
デジタルスイツチとによつて形成するようにすれ
ば、乗算結果に含まれる奇数時高調波の成分およ
び偶数時高調波の成分を著しく減少させることが
でき、その後のフイルタ設計が容易となる。

更に、前記第３実施例に示すように、デジタル
スイツチの切替を相隣接するコード間において１
ビツトのみが異なる特殊コードによれば、切替に
際するノイズの発生を一層減少させることができ
る。

【図面の簡単な説明】

第１図は、この発明に係わるステレオ復調回路
の第１方式を説明するための概念図、第２図はこ
の発明の第１実施例の構成を示す電気回路図、第
３図は第２図の回路における乗数信号波形を示す
図、第４図はこの発明の第２実施例を示す電気回
路図、第５図は第４図中各部の信号状態を示す波
形図、第６図はこの発明に系わるステレオ復調回
路の第２方式を説明するための概念図、第７図は
この発明の第３実施例の構成を示す電気回路図、
第８図はデコーダ回路の動作を説明するための真
理値表、第９図は第３実施例装置における乗数信
号波形を示す図である。 OP０２，OP４……加算回路。OP０３，OP５
……減算回路、OP０１，OP１〜OP３……乗算
回路、２１……反転アンプ、２２，２３……セレ
クタ、２４，２５……可変抵抗回路、２６，２７
……OPアンプ。

Claims (1)

【特許請求の範囲】
1. １ 少なくともステレオ用主チヤンネル信号とス
   テレオ用副チヤンネル信号とを含むコンポジツト
   信号に対して、サブキヤリア周波数成分を有する
   乗数信号を乗算し、この乗算された信号と前記コ
   ンポジツト信号との和である出力信号を形成する
   第１の演算回路と、前記乗算結果たる信号と前記
   コンポジツト信号との差である出力信号を形成す
   る第２の演算回路とを具備し、これら第１及び第
   ２の演算回路の各出力信号を復調信号として取り
   出すようにしたことを特徴とするステレオ復調回
   路。