JPS6350857B2 - - Google Patents
Info
- Publication number
- JPS6350857B2 JPS6350857B2 JP54109956A JP10995679A JPS6350857B2 JP S6350857 B2 JPS6350857 B2 JP S6350857B2 JP 54109956 A JP54109956 A JP 54109956A JP 10995679 A JP10995679 A JP 10995679A JP S6350857 B2 JPS6350857 B2 JP S6350857B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- fuse
- insulating film
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に多結晶シリコ
ンの抵抗又はヒユーズを切断することによつて回
路特性の調整を行う半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which circuit characteristics are adjusted by cutting a polycrystalline silicon resistor or fuse.
絶縁ゲート型電界効果集積回路素子(以下
MOS ICと呼ぶ)は当初、デジタル回路用として
開発され、現在もほとんどがデジタル回路として
使われている。しかしながら、ここ数年のMOS
IC技術の著しい進歩に伴い、MOS ICのアナログ
回路への応用が研究され始めている。MOS ICを
デジタル回路として使用する場合、その種々の回
路特性は、回路を構成する個々のMOSトランジ
スタのしきい値電圧及び特性の相対的な比率によ
り決定されるのに対して、アナログ回路として使
用する場合には回路特性は、そのしきい値電圧及
び特性の絶対値により決定される。 Insulated gate field effect integrated circuit device (hereinafter referred to as
MOS ICs (MOS ICs) were originally developed for use in digital circuits, and are still mostly used in digital circuits today. However, in recent years MOS
With the remarkable progress in IC technology, research has begun on the application of MOS ICs to analog circuits. When a MOS IC is used as a digital circuit, its various circuit characteristics are determined by the relative ratios of the threshold voltages and characteristics of the individual MOS transistors that make up the circuit, whereas when used as an analog circuit, In this case, the circuit characteristics are determined by the threshold voltage and the absolute value of the characteristics.
又、通常MOS ICは2〜数種類の特性をもつト
ランジスタより構成され、実際に量産された
MOS ICを構成するトランジスタのしきい値電圧
は、設定値に対して2割〜3割の範囲に分布する
のが普通である。その為、デジタル用MOS ICに
おいては、その変動を見込んで余裕ある回路設計
が行なわれる。しかしながら、アナログ回路にお
いては、デジタル回路と同等の変動巾に分布する
と、アナログという特質上、回路設計は非常に困
難となり、事実上不可能であるといつてよい。 Additionally, MOS ICs usually consist of transistors with two to several types of characteristics, and
The threshold voltages of transistors constituting MOS ICs are normally distributed within a range of 20% to 30% of the set value. Therefore, in digital MOS ICs, circuits are designed with a margin in anticipation of these fluctuations. However, in analog circuits, if the variation range is the same as that in digital circuits, circuit design would be extremely difficult due to the nature of analog, and could be said to be virtually impossible.
そこで、アナログ回路においては、MOS ICの
製造工程における回路特性の変動分を何らかの形
で設計値に近い所に補正する必要がでてくる。 Therefore, in analog circuits, it becomes necessary to somehow correct the variation in circuit characteristics during the MOS IC manufacturing process to a point close to the design value.
システム利得、周波数特性、基準電圧源電圧等
の回路特性がその補正対象となり、素子(MOS
IC)作製後、レーザ又はパルス電流等を用いて
補正回路の値を設定することになる。この補正回
路としては、多結晶シリコン抵抗又は多結晶シリ
コンヒユーズの選択的切断による方法が開発され
ている。 Circuit characteristics such as system gain, frequency characteristics, and reference voltage source voltage are subject to correction.
After fabricating the IC, the values of the correction circuit will be set using a laser or pulsed current. As this correction circuit, a method using selective cutting of a polycrystalline silicon resistor or a polycrystalline silicon fuse has been developed.
このような多結晶シリコンを定電圧又は定電流
のパルスを用いて溶断する場合に問題となるの
は、多結晶シリコンの抵抗又はヒユーズの溶断個
所が定まらない為、近くに他の素子を配置するこ
とが困難になり、レイアウトの制約がきびしくな
ることと、溶断部の多結晶シリコン上の絶縁膜カ
バーにおいて溶解や亀裂を生じ、そこからの水分
の侵入による耐湿性の劣化等の信頼性の低下をき
たすことである。 The problem with blowing out polycrystalline silicon using constant voltage or constant current pulses is that the resistance of the polycrystalline silicon or the point at which the fuse blows cannot be determined, so other elements must be placed nearby. This makes it difficult to conduct the process, which increases layout constraints, and reduces reliability due to deterioration of moisture resistance due to melting or cracking of the insulating film cover on the polycrystalline silicon at the fused part, and moisture infiltration from there. It is to cause
この問題を解決する為、種々の形状の多結晶シ
リコン抵抗又はヒユーズをパルスを用いて溶断
し、溶断個所とその上の絶縁膜カバーの変化につ
いて実験を行つたところ、次の結果が得られた。
即ち、多結晶シリコンの形状が直線状である場合
にはその溶断個所は定まらないが、L字形の形状
である場合には、決ずその折れ曲つた個所で溶断
される。また、溶断個所の上に多結晶シリコンの
熱酸化による膜がなく、気相成長法(C.V.D)に
よる絶縁膜カバーのみの場合には、多結晶シリコ
ン溶断しても絶縁膜カバーには何ら変化が認めら
れない。 In order to solve this problem, polycrystalline silicon resistors or fuses of various shapes were fused using pulses, and experiments were conducted to determine changes in the fused area and the insulating film cover over it, and the following results were obtained. .
That is, if the shape of the polycrystalline silicon is linear, the point where the polycrystalline silicon is fused is not determined, but if it is L-shaped, it is always fused at the bent point. In addition, if there is no polycrystalline silicon thermally oxidized film on the melted area and only an insulating film cover made by vapor phase growth (CVD), there will be no change in the insulating film cover even if the polycrystalline silicon melts. unacceptable.
即ち、形状による溶断個所の差は、多結晶シリ
コンをL字形にすると、パルスが印加された場合
に、折り曲つた個所における電流密度が大きくな
り、他の部分と比較して部分的に発熱することが
原因であり、一方、絶縁膜カバーの違いによる差
は、熱酸化膜の方が気相成長法による絶縁膜カバ
ーよりも緻密な構造をしていること、あるいは多
結晶シリコンとその熱酸化膜との密着の程度と気
相成長法による絶縁膜と多結晶シリコンとの密着
の程度に差がある為に発熱時の膨張係数の差によ
ることが判明した。尚、多結晶シリコン抵抗又は
ヒユーズへのパルスの印加は第1図に示す回路を
用いて行つた。 In other words, the difference in the location of fusing due to the shape is that when polycrystalline silicon is made into an L shape, when a pulse is applied, the current density at the bent location becomes larger, and heat is generated locally compared to other locations. On the other hand, the difference between different insulating film covers is that the thermal oxide film has a more dense structure than the insulating film cover made by vapor phase growth, or the difference between polycrystalline silicon and its thermal oxidation. It was found that this was due to the difference in the expansion coefficient during heat generation due to the difference in the degree of adhesion between the film and the insulating film formed by vapor phase growth and the polycrystalline silicon. Note that the pulse was applied to the polycrystalline silicon resistor or fuse using the circuit shown in FIG.
第1図の回路は直流定電圧電源により、コンデ
ンサ2を充電し、コンデンサ2に蓄積された電荷
を試料3に印加するようにしたものである。 In the circuit shown in FIG. 1, a capacitor 2 is charged by a DC constant voltage power supply, and the charge stored in the capacitor 2 is applied to a sample 3.
以上のことから、多結晶シリコン抵抗又はヒユ
ーズの形状をL字形にし、この折り角上の多結晶
シリコンの熱酸化膜がないようにすれば、確実に
溶断個所を決定することが可能であり、かつ溶断
による絶縁膜カバーの損傷を避けることができ
る。 From the above, if the shape of the polycrystalline silicon resistor or fuse is L-shaped and there is no thermal oxidation film of polycrystalline silicon on this folded angle, it is possible to reliably determine the melting point. Moreover, damage to the insulating film cover due to melting can be avoided.
本発明は例えばMOSトランジスタにより構成
されたアナログ回路MOS ICにおいて、種々の回
路特性を高精度で調整する為に、IC製造後切断
することを目的とした多結晶シリコン抵抗又はヒ
ユーズの形状をL字形にし、特にその折れ曲つた
部分上の多結晶シリコン熱酸化膜を除去すること
により、信頼性の高い、高精度のアナログ回路
MOS ICを実現しようとするものである。 The present invention proposes an L-shaped polycrystalline silicon resistor or fuse that is intended to be cut after the IC is manufactured, in order to adjust various circuit characteristics with high precision, for example, in an analog circuit MOS IC composed of MOS transistors. By removing the polycrystalline silicon thermal oxide film especially on the bent parts, highly reliable and high-precision analog circuits can be created.
This is an attempt to realize a MOS IC.
本発明の実施例を第2図、及び第3図を用いて
説明する。第2図aは直線状の、第2図bはL字
形の多結晶シリコン抵抗又はヒユーズをそれぞれ
示したものである。両電極9の間に電圧が印加さ
れてる。多結晶シリコン抵抗又はヒユーズ5の形
状がL字形である場合には、その溶断個所は、折
れ曲つた部分6に限られるが、直線状の場合には
その1方の端7と他方の端8の間のどの個所が溶
断するかは定まらない。よつて多結晶シリコンの
形状をL字形にすれば溶断個所が容易に決定で
き、直線状の場合と比較して周囲に損傷を及ぼす
ことはない。ここで、電極9には他の回路への配
線11が接続されている。このように多結晶シリ
コン抵抗が折れ曲つた部分6で溶断するというこ
とは本願発明者が実験によつて見い出したもので
あり、これは理論的には、折れ曲つた部分に電界
が集中しやすいためであると考えられる。 An embodiment of the present invention will be described using FIGS. 2 and 3. FIG. 2a shows a linear polycrystalline silicon resistor or fuse, FIG. 2b shows an L-shaped polycrystalline silicon resistor or fuse. A voltage is applied between both electrodes 9. When the shape of the polycrystalline silicon resistor or fuse 5 is L-shaped, the melting point is limited to the bent portion 6, but when it is straight, the melting point is limited to the one end 7 and the other end 8. It is not determined which part between the two will be fused. Therefore, if the shape of the polycrystalline silicon is L-shaped, the melting point can be easily determined, and the damage to the surrounding area will not be caused as compared to the case where the polycrystalline silicon is straight. Here, a wiring 11 to another circuit is connected to the electrode 9. The fact that the polycrystalline silicon resistor melts at the bent portion 6 was discovered through experiments by the inventor of the present invention, and theoretically this means that the electric field tends to concentrate at the bent portion. This is thought to be due to the
第3図は、本発明による絶縁膜カバーの状態
を、第3図aに上面図、第3図bに第3図aにお
いて破線c―c′で示した部分の断面図をそれぞれ
示したものである。半導体基板15の主面上の絶
縁膜14の上に形成されたL字形の多結晶シリコ
ン5の折れ曲つた部分6の上には、多結晶シリコ
ンの熱酸化膜12が取り除かれており、気相成長
による絶縁膜13のみがカバーとしてある。この
ような構造にすれば、溶断個所は折れ曲つた部分
6のみであるから、その上の絶縁膜カバー12に
何ら損傷を与えることなく多結晶シリコンを溶断
できるため、絶縁膜カバーの傷による信頼性の低
下をきたすことはない。 FIG. 3 shows the state of the insulating film cover according to the present invention, with FIG. 3a showing a top view and FIG. 3b showing a cross-sectional view of the portion indicated by the broken line c-c' in FIG. 3a. It is. The thermal oxide film 12 of polycrystalline silicon is removed on the bent portion 6 of the L-shaped polycrystalline silicon 5 formed on the insulating film 14 on the main surface of the semiconductor substrate 15, and the polycrystalline silicon thermal oxide film 12 is removed. Only the insulating film 13 formed by phase growth is used as a cover. With this structure, since the melting point is only at the bent portion 6, the polycrystalline silicon can be melted off without causing any damage to the insulating film cover 12 above it, thereby reducing reliability due to damage to the insulating film cover. It does not cause a decrease in sexuality.
即ち本発明により、溶断個所が精度よく決ま
り、かつ絶縁膜カバーに何ら損傷を及ぼさない
為、多結晶シリコン溶断による他の能動素子への
影響もなく、絶縁膜カバーの傷による耐湿性の劣
化等の信頼性の低下を招くことなく、高精度、高
信頼度の半導体装置を製作することが可能となつ
た。 In other words, according to the present invention, the melting point can be determined with high accuracy, and since no damage is caused to the insulating film cover, there is no effect on other active elements due to polycrystalline silicon melting, and deterioration of moisture resistance due to scratches on the insulating film cover can be avoided. It has become possible to manufacture highly accurate and highly reliable semiconductor devices without causing a decrease in reliability.
第1図は多結晶シリコン抵抗又はヒユーズの溶
断実験に用いたパルス印加回路図である。第2図
aは従来の直線状の第2図bは本発明の実施例の
L字形の多結晶シリコン抵抗又はヒユーズを各々
示した平面図であり、第3図aはL字形の多結晶
シリコン抵抗又はヒユーズの折れ曲つた部分上の
多結晶シリコン熱酸化膜を取り除き、気相成長法
による絶縁膜カバーのみが折れ曲つた部分の上を
覆つている様子を示した平面図、第3図bは第3
図aにおけるc―c′に沿つて切断した断面図をそ
れぞれ示したものである。
尚、図において 1…直流定電圧電源、2…コ
ンデンサ、3…試料、4…水銀リレー、5…多結
晶シリコン抵抗又はヒユーズ、6…L字形多結晶
シリコン抵抗又はヒユーズの折れ曲つた部分、7
…直線状多結晶シリコン抵抗又はヒユーズの1方
の端、8…直線状多結晶シリコン抵抗又はヒユー
ズの他方の端、9…多結晶シリコン抵抗又はヒユ
ーズ切断用パルス入力電極、10…パルス入力電
極と多結晶シリコンとの接続部、11…アナログ
回路特性補正用回路の配線、12…多結晶シリコ
ン熱酸化膜、13…気相成長によるカバー用絶縁
膜、14…フイールド絶縁膜、15…半導体基
板。
FIG. 1 is a pulse application circuit diagram used in a polycrystalline silicon resistor or fuse blowing experiment. FIG. 2a is a plan view showing a conventional linear polycrystalline silicon resistor or fuse, FIG. 2b is a plan view showing an L-shaped polycrystalline silicon resistor or fuse according to an embodiment of the present invention, and FIG. Figure 3b is a plan view showing how the polycrystalline silicon thermal oxide film on the bent part of the resistor or fuse has been removed and only the insulating film cover formed by the vapor phase growth method covers the bent part. is the third
3A and 3B are cross-sectional views taken along line c-c' in FIG. In the figure, 1... DC constant voltage power supply, 2... Capacitor, 3... Sample, 4... Mercury relay, 5... Polycrystalline silicon resistor or fuse, 6... Bent part of L-shaped polycrystalline silicon resistor or fuse, 7
...One end of a linear polycrystalline silicon resistor or fuse, 8... The other end of a linear polycrystalline silicon resistor or fuse, 9... Pulse input electrode for cutting the polycrystalline silicon resistor or fuse, 10... Pulse input electrode and Connection portion with polycrystalline silicon, 11... Wiring of circuit for correcting analog circuit characteristics, 12... Polycrystalline silicon thermal oxide film, 13... Insulating film for cover by vapor phase growth, 14... Field insulating film, 15... Semiconductor substrate.
Claims (1)
切断することによつて種々の回路特成が調整され
てなる半導体装置において、前記多結晶シリコン
抵抗又はヒユーズの形状がおれまがつていること
を特徴とする半導体装置。 2 多結晶シリコン抵抗又はヒユーズのおれまが
つている部分上の多結晶シリコン熱酸化膜が除去
されていることを特徴とする特許請求の範囲第1
項に記載の半導体装置。[Scope of Claims] 1. A semiconductor device in which various circuit characteristics are adjusted by cutting a resistor or fuse made of polycrystalline silicon, in which the shape of the polycrystalline silicon resistor or fuse is distorted. A semiconductor device characterized by: 2. Claim 1, characterized in that the polycrystalline silicon thermal oxide film on the twisted portion of the polycrystalline silicon resistor or fuse is removed.
The semiconductor device described in .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10995679A JPS5633853A (en) | 1979-08-28 | 1979-08-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10995679A JPS5633853A (en) | 1979-08-28 | 1979-08-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633853A JPS5633853A (en) | 1981-04-04 |
| JPS6350857B2 true JPS6350857B2 (en) | 1988-10-12 |
Family
ID=14523388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10995679A Granted JPS5633853A (en) | 1979-08-28 | 1979-08-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633853A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120362A (en) * | 1981-01-17 | 1982-07-27 | Toshiba Corp | Semiconductor fuse |
| JPS58123759A (en) * | 1982-01-18 | 1983-07-23 | Fujitsu Ltd | Semiconductor memory storage |
| JP4137888B2 (en) | 2003-05-13 | 2008-08-20 | 富士通株式会社 | Semiconductor integrated circuit device |
-
1979
- 1979-08-28 JP JP10995679A patent/JPS5633853A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633853A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233327A (en) | Active resistor trimming by differential annealing | |
| JPS631054A (en) | Fuse built-in type semiconductor device | |
| JPS6350857B2 (en) | ||
| US6815264B2 (en) | Antifuses | |
| US6329262B1 (en) | Method for producing semiconductor integrated circuit | |
| JPH07122646A (en) | Semiconductor integrated circuit device | |
| US6291306B1 (en) | Method of improving the voltage coefficient of resistance of high polysilicon resistors | |
| JPH0553072B2 (en) | ||
| US7427802B2 (en) | Irreversible reduction of the value of a polycrystalline silicon resistor | |
| JPH0521604A (en) | Structure for fuse of semiconductor device | |
| JP2004335608A (en) | Semiconductor device | |
| JPH04365351A (en) | Semiconductor integrated circuit device | |
| JPH01295440A (en) | Semiconductor device | |
| JPH0322062B2 (en) | ||
| JPH05199040A (en) | Semiconductor equipment | |
| JP3372109B2 (en) | Semiconductor device | |
| JPH0132363Y2 (en) | ||
| JPS58225648A (en) | semiconductor equipment | |
| JPS6350054A (en) | Semiconductor integrated circuit device | |
| JPH0332228B2 (en) | ||
| JPH0363819B2 (en) | ||
| JP2003078013A (en) | Semiconductor device | |
| JPS6084836A (en) | Semiconductor device | |
| JPS63211673A (en) | power transistor | |
| JPS5914834B2 (en) | read-only semiconductor storage device |