JPS6355229B2 - - Google Patents
Info
- Publication number
- JPS6355229B2 JPS6355229B2 JP15249083A JP15249083A JPS6355229B2 JP S6355229 B2 JPS6355229 B2 JP S6355229B2 JP 15249083 A JP15249083 A JP 15249083A JP 15249083 A JP15249083 A JP 15249083A JP S6355229 B2 JPS6355229 B2 JP S6355229B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- laser
- electronic circuit
- layer
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
半導体レーザと、増幅、変調、安定化、スイツ
チング等の機能を持つ電子回路とをモノリシツク
に形成した平面型半導体集積回路装置に関する。
チング等の機能を持つ電子回路とをモノリシツク
に形成した平面型半導体集積回路装置に関する。
半導体レーザと電子回路とをモノリシツクに作
り付ける場合、ｎ型基板を用いた２階建構造にす
る方法（H.Matsueda：Japan J.A.P.20（’81）
S20−1p.193）と半絶縁性（SI）基板を用いる方
法（A.Yariv：IE3 Spectrum、May（’82）
p.38）とが提案されている。集積度を上げるため
には、後者の方が大面積が利用出来る等の理由か
ら有利である。しかし従来、素子表面に段差を生
じるため実現が困難であつた。
り付ける場合、ｎ型基板を用いた２階建構造にす
る方法（H.Matsueda：Japan J.A.P.20（’81）
S20−1p.193）と半絶縁性（SI）基板を用いる方
法（A.Yariv：IE3 Spectrum、May（’82）
p.38）とが提案されている。集積度を上げるため
には、後者の方が大面積が利用出来る等の理由か
ら有利である。しかし従来、素子表面に段差を生
じるため実現が困難であつた。
半導体レーザダイオードと電子回路とを平面的
に、段差を生じる事なく、同一基板上に形成した
平面型半導体レーザ集積回路装置に関する。電子
回路部には、変調、増幅、安定化、スイツチング
等の機能を持たせ、半導体レーザの多機能化を実
現する。
に、段差を生じる事なく、同一基板上に形成した
平面型半導体レーザ集積回路装置に関する。電子
回路部には、変調、増幅、安定化、スイツチング
等の機能を持たせ、半導体レーザの多機能化を実
現する。
半絶縁性の基板にあらかじめ段付きの凹みを形
成しておき、選択的エピタキシヤル結晶成長技術
によつて、この凹みの中に、ちようど納まるよう
に、導電性の半導体層及びダブルヘテロ構造の半
導体レーザとを作り付ける。特にMOCVD法
（Metalorganic Chemical Vapour Deposition）
による結晶成長が好都合である。しかる後に、凹
み以外の部分の新鮮な半絶縁性基板表面に、電子
回路を形成し、全体として、段差のない平面的な
光・電子集積回路となす。
成しておき、選択的エピタキシヤル結晶成長技術
によつて、この凹みの中に、ちようど納まるよう
に、導電性の半導体層及びダブルヘテロ構造の半
導体レーザとを作り付ける。特にMOCVD法
（Metalorganic Chemical Vapour Deposition）
による結晶成長が好都合である。しかる後に、凹
み以外の部分の新鮮な半絶縁性基板表面に、電子
回路を形成し、全体として、段差のない平面的な
光・電子集積回路となす。
半絶縁性のGaAs基板１にCVDあるいはスパツ
タ法によつて形成したSiO2、SiN4、PSG（リンガ
ラス）、あるいはAl2O3等の厚さ1000Å〜5000Å
の膜をマスク３として用いて、第１図１に示すよ
うに幅の広い凹みをエツチングによつて形成す
る。この部分の深さは0.5μm〜3μmである。次
に、上述のマスクをつけた状態でMOCVD法に
よつて、第１図２に示すように凹み部分をSe（或
いはTe、Sn等でも良い）をドープしたn+型の導
電性GaAs２でちようど埋め込む。この埋込みは
他に、LPE（液相エピタキシヤル結晶成長）法、
MBE（分子線エピタキシヤル）法等による事も可
能である。このn+導電層２のキヤリア濃度は高
い程、直列抵抗が下がるので良いが、1019cm-3の
桁にあれば実用になる。次に第１図３に示すよう
に、凹み部の一部分に、より深い凹み１５をエツ
チングで形成する。深さは、2μm〜10μmである。
しかる後に再び選択成長の技術によつて第１図４
に示す如く深い方の凹み中にちようど納まるよう
に、ダブルヘテロ構造のレーザ素子を作り付け
る。ダブルヘテロ構造の構成そのものは通常の半
導体レーザにおけるそれと同様で良い。すなわち
Seをドープしたキヤリヤ濃度１×1018cm-3のｎ型
Ga0.6Al0.4Asで厚さ0.5μm〜2.0μmのクラツド層
４、キヤリヤ濃度1016cm-3のGa0.96Al0.04Asで厚さ
0.1μmの活性層５、Znをドープしたキヤリヤ濃度
３〜５×1017cm-3のＰ型Ga0.72Al0.28Asで厚さ
0.5μm〜2.0μmのクラツド層６、及びキヤリヤ濃
度１×1017cm-3のＰ型GaAsで厚さ0.1μm〜1.0μm
のキヤツプ層７である。
タ法によつて形成したSiO2、SiN4、PSG（リンガ
ラス）、あるいはAl2O3等の厚さ1000Å〜5000Å
の膜をマスク３として用いて、第１図１に示すよ
うに幅の広い凹みをエツチングによつて形成す
る。この部分の深さは0.5μm〜3μmである。次
に、上述のマスクをつけた状態でMOCVD法に
よつて、第１図２に示すように凹み部分をSe（或
いはTe、Sn等でも良い）をドープしたn+型の導
電性GaAs２でちようど埋め込む。この埋込みは
他に、LPE（液相エピタキシヤル結晶成長）法、
MBE（分子線エピタキシヤル）法等による事も可
能である。このn+導電層２のキヤリア濃度は高
い程、直列抵抗が下がるので良いが、1019cm-3の
桁にあれば実用になる。次に第１図３に示すよう
に、凹み部の一部分に、より深い凹み１５をエツ
チングで形成する。深さは、2μm〜10μmである。
しかる後に再び選択成長の技術によつて第１図４
に示す如く深い方の凹み中にちようど納まるよう
に、ダブルヘテロ構造のレーザ素子を作り付け
る。ダブルヘテロ構造の構成そのものは通常の半
導体レーザにおけるそれと同様で良い。すなわち
Seをドープしたキヤリヤ濃度１×1018cm-3のｎ型
Ga0.6Al0.4Asで厚さ0.5μm〜2.0μmのクラツド層
４、キヤリヤ濃度1016cm-3のGa0.96Al0.04Asで厚さ
0.1μmの活性層５、Znをドープしたキヤリヤ濃度
３〜５×1017cm-3のＰ型Ga0.72Al0.28Asで厚さ
0.5μm〜2.0μmのクラツド層６、及びキヤリヤ濃
度１×1017cm-3のＰ型GaAsで厚さ0.1μm〜1.0μm
のキヤツプ層７である。
次にレーザのＰ側電流経路を形成するため、第
１図５に示すように、Znを拡散し不純物領域８
を形成する。その深さは深い凹部と浅い凹部の境
界から、深い凹部の方へ2μm〜5.0μm寄つた所が
好適である。また、深い凹部の両端でレーザ各層
が近接し混ざり合う部分には、第１図５に９で示
すように、プロトンあるいは酸素をイオン打込み
する事によつて、電流リークを阻止する事が望ま
しい。
１図５に示すように、Znを拡散し不純物領域８
を形成する。その深さは深い凹部と浅い凹部の境
界から、深い凹部の方へ2μm〜5.0μm寄つた所が
好適である。また、深い凹部の両端でレーザ各層
が近接し混ざり合う部分には、第１図５に９で示
すように、プロトンあるいは酸素をイオン打込み
する事によつて、電流リークを阻止する事が望ま
しい。
しかる後に、凹部以外の新鮮な半絶縁性基板表
面に、周知の方法で電子回路を形成する。先ず、
Siのイオン打込によつて、オーミツク電極層１１
を作り、さらに、能動層１０を作る。電子回路部
のオーミツク電極１３は、先ず、AuGeNi／Au
積層膜を蒸着しリフトオフした後、400℃で３分
間アロイングする事によつて形成した。シヨトキ
イ電極１４及びレーザのＰ側電極１２は、Ti／
Pt／Au積層膜を蒸着し、リフトオフする事で形
成した。また電子回路内や電子回路部とレーザ部
分との接線・配線はMo／Au積層膜を蒸着し、イ
オンミリングによつてパターンを形成する方法に
よつた。
面に、周知の方法で電子回路を形成する。先ず、
Siのイオン打込によつて、オーミツク電極層１１
を作り、さらに、能動層１０を作る。電子回路部
のオーミツク電極１３は、先ず、AuGeNi／Au
積層膜を蒸着しリフトオフした後、400℃で３分
間アロイングする事によつて形成した。シヨトキ
イ電極１４及びレーザのＰ側電極１２は、Ti／
Pt／Au積層膜を蒸着し、リフトオフする事で形
成した。また電子回路内や電子回路部とレーザ部
分との接線・配線はMo／Au積層膜を蒸着し、イ
オンミリングによつてパターンを形成する方法に
よつた。
第２図は他の実施例である。半絶縁性半導体基
板に最初から段付きの凹部１６，１７を設けてお
く（第２図１）。この凹部に前例と同様にn+導電
層２を形成する（第２図２）。次いでこのn+導電
層を第２図３に示すように、深い方の凹み内に一
部分残す。この量は即ち、第２図５に１５で示し
た導電層の厚さであり、30μm以下で薄い方が直
列抵抗の低減のためには望ましい。他は全く第１
の実施例と同じである。即ち、第２図４は凹部内
にダブルヘテロ構造を積層した状態、第２図５は
電子回路を製造し配線を施こした状態を示す図で
ある。第２図において第１図と同一符号は同一部
位を示す。
板に最初から段付きの凹部１６，１７を設けてお
く（第２図１）。この凹部に前例と同様にn+導電
層２を形成する（第２図２）。次いでこのn+導電
層を第２図３に示すように、深い方の凹み内に一
部分残す。この量は即ち、第２図５に１５で示し
た導電層の厚さであり、30μm以下で薄い方が直
列抵抗の低減のためには望ましい。他は全く第１
の実施例と同じである。即ち、第２図４は凹部内
にダブルヘテロ構造を積層した状態、第２図５は
電子回路を製造し配線を施こした状態を示す図で
ある。第２図において第１図と同一符号は同一部
位を示す。
いずれの実施例においても、他の半導体材料た
とえばInP／InGaAsP等を用いて同様の構造を作
る事も出来た。
とえばInP／InGaAsP等を用いて同様の構造を作
る事も出来た。
(1) 半絶縁性基板上に、段差を作らずに、ダブル
ヘテロ構造のレーザ素子を、微細パターンを有
する電子回路と共に作り付ける事が出来た。
ヘテロ構造のレーザ素子を、微細パターンを有
する電子回路と共に作り付ける事が出来た。
(2) レーザと駆動回路とを含め、一体化する事に
よつて、2GHz以上の高速動作が実現した。
よつて、2GHz以上の高速動作が実現した。
第１図及び第２図は本発明による平面型半導体
レーザ集積回路装置の製造プロセスを示す断面図
である。 １：半絶縁性（SI）基板、２：n+型導電層、
３：選択成長のためのマスク、４：レーザｎ側ク
ラツド層（GaAlAs）、５：レーザ活性層
（GaAlAs）、６：レーザＰ側クラツド層
（GaAlAs）、７：レーザキヤツプ層（GaAs）、
８：レーザＰ側拡散領域、９：電流リーク阻止用
のイオン打込み領域、１０：電子回路部における
能動層、１１：電子回路部及びレーザｎ側電極部
のオーミツク電極層、１２：レーザｐ側金属電
極、１３：レーザｎ側金属電極及び電子回路オー
ミツク金属電極、１４：電子回路部シヨツトキイ
金属電極。
レーザ集積回路装置の製造プロセスを示す断面図
である。 １：半絶縁性（SI）基板、２：n+型導電層、
３：選択成長のためのマスク、４：レーザｎ側ク
ラツド層（GaAlAs）、５：レーザ活性層
（GaAlAs）、６：レーザＰ側クラツド層
（GaAlAs）、７：レーザキヤツプ層（GaAs）、
８：レーザＰ側拡散領域、９：電流リーク阻止用
のイオン打込み領域、１０：電子回路部における
能動層、１１：電子回路部及びレーザｎ側電極部
のオーミツク電極層、１２：レーザｐ側金属電
極、１３：レーザｎ側金属電極及び電子回路オー
ミツク金属電極、１４：電子回路部シヨツトキイ
金属電極。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性半導体基板に浅い第１の凹部と深い
第２の凹部を有し、前記浅い第１の凹部には導電
性半導体層が埋設され、前記深い第２の凹部内に
は活性層をクラツド層ではさんだ形態のダブルヘ
テロ構造を形成し、前記半絶縁性半導体基板のレ
ーザを構成した部分以外の領域に電子回路を有
し、且前記第１の凹部内に形成された導電性半導
体層を介して前記レーザ部と電子回路部が接続さ
れて成ることを特徴とする平面型半導体レーザ集
積回路装置。 ２ 前記第２の凹部内の前記第１の凹部に接する
壁面にも前記導電性半導体層を有することを特徴
とする特許請求の範囲第１項記載の平面型半導体
レーザ集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15249083A JPS6045083A (ja) | 1983-08-23 | 1983-08-23 | 平面型半導体レ−ザ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15249083A JPS6045083A (ja) | 1983-08-23 | 1983-08-23 | 平面型半導体レ−ザ集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6045083A JPS6045083A (ja) | 1985-03-11 |
| JPS6355229B2 true JPS6355229B2 (ja) | 1988-11-01 |
Family
ID=15541608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15249083A Granted JPS6045083A (ja) | 1983-08-23 | 1983-08-23 | 平面型半導体レ−ザ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045083A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61270886A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
-
1983
- 1983-08-23 JP JP15249083A patent/JPS6045083A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6045083A (ja) | 1985-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4594603A (en) | Semiconductor device with disordered active region | |
| US4378255A (en) | Method for producing integrated semiconductor light emitter | |
| US4511408A (en) | Semiconductor device fabrication with disordering elements introduced into active region | |
| JPH0156548B2 (ja) | ||
| EP0077825B1 (en) | Method of forming wide bandgap region within multilayer semiconductors | |
| US6730938B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| US4905057A (en) | Semiconductor devices | |
| JPH0775265B2 (ja) | 半導体レーザおよびその製造方法 | |
| US5115283A (en) | Optoelectronic device on semi-insulator substrate and methods for making such a device | |
| JPS6355229B2 (ja) | ||
| JPH02121382A (ja) | 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH023314B2 (ja) | ||
| US5214661A (en) | Optoelectric device on semi-insulator substrate and methods for making such a device | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| US7449723B2 (en) | Semiconductor device | |
| JPS59208884A (ja) | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JP2628638B2 (ja) | 半導体レーザ素子 | |
| JPS6373691A (ja) | 半導体レ−ザ装置 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPS61139082A (ja) | 半導体発光装置 | |
| JPS62244167A (ja) | 光，電子半導体集積回路 |