JPS6359181B2 - - Google Patents
Info
- Publication number
- JPS6359181B2 JPS6359181B2 JP58152802A JP15280283A JPS6359181B2 JP S6359181 B2 JPS6359181 B2 JP S6359181B2 JP 58152802 A JP58152802 A JP 58152802A JP 15280283 A JP15280283 A JP 15280283A JP S6359181 B2 JPS6359181 B2 JP S6359181B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt request
- request signal
- control device
- controlled
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
(a) 発明の対象
本発明は情報処理装置に係り、特にハードウエ
ア的に分割された回路又は装置の接続状態を判定
する方法に関する。
ア的に分割された回路又は装置の接続状態を判定
する方法に関する。
(b) 従来技術
従来の接続装置の判定方式として
(i) サービスプロセツサー又は直接キーによつて
情報処理装置内の特定の記録回路にフラグを設
定すると言つた人手によつて接続情報を設定す
る方式 (ii) 制御装置から被制御装置にアクセス要求を出
して所定の時間が経過しても応答信号が帰つて
こない（いわゆるタイムアウト）ことによつて
未接続であることを制御装置が認識する方法 がある。(i)の方式では人手操作による接続情報
（フラグ、ルートFF等）の設定であるため誤操作
に対する保証方法に問題があつた。(ii)の方式では
所定時間待たねばならず特に未接続回路が多くな
る程時間がかかると言つた欠点があつた。
情報処理装置内の特定の記録回路にフラグを設
定すると言つた人手によつて接続情報を設定す
る方式 (ii) 制御装置から被制御装置にアクセス要求を出
して所定の時間が経過しても応答信号が帰つて
こない（いわゆるタイムアウト）ことによつて
未接続であることを制御装置が認識する方法 がある。(i)の方式では人手操作による接続情報
（フラグ、ルートFF等）の設定であるため誤操作
に対する保証方法に問題があつた。(ii)の方式では
所定時間待たねばならず特に未接続回路が多くな
る程時間がかかると言つた欠点があつた。
(c) 本発明の目的
本発明の目的は制御装置と複数の被制御装置と
で構成される情報処理装置において、制御装置に
よつて制御されるために設けられた複数の被制御
装置又は回路からの割込み要求信号インタフエー
スをそのまま変更せずに利用して被制御装置の接
続状態を判別する方式を提供することにある。
で構成される情報処理装置において、制御装置に
よつて制御されるために設けられた複数の被制御
装置又は回路からの割込み要求信号インタフエー
スをそのまま変更せずに利用して被制御装置の接
続状態を判別する方式を提供することにある。
(d) 本発明の要点
本発明は被制御装置からの割込み要求信号線
を、被制御装置の接続状態の判別に利用するため
に、装置の電源ON又はシステムリセツト等によ
つてONとし該割込み要求信号を制御装置が認識
した後OFFとなるように制御することによつて
従来の割込み要求のためのインタフエースを変更
せずに容易に被制御装置の接続状態を判別できる
ようにしたものである。
を、被制御装置の接続状態の判別に利用するため
に、装置の電源ON又はシステムリセツト等によ
つてONとし該割込み要求信号を制御装置が認識
した後OFFとなるように制御することによつて
従来の割込み要求のためのインタフエースを変更
せずに容易に被制御装置の接続状態を判別できる
ようにしたものである。
(e) 発明の実施例
第１図が本発明の一実施例であつて１は制御装
置、２〜４は被制御装置、５〜７は被制御装置か
らの制御装置に対する割込み要求信号線、８〜１
０は被制御装置２〜４の制御装置１に対する接続
状態を示す接続情報レジスタ、１１〜１３は被制
御装置における通常の割込み要求信号線、１４〜
１６は論理和回路であつて、上記通常の割込み要
求信号線１１〜１３と上記接続状態レジスタ８〜
１０の出力との論理和出力を上記割込み要求信号
線５〜７に接続する。
置、２〜４は被制御装置、５〜７は被制御装置か
らの制御装置に対する割込み要求信号線、８〜１
０は被制御装置２〜４の制御装置１に対する接続
状態を示す接続情報レジスタ、１１〜１３は被制
御装置における通常の割込み要求信号線、１４〜
１６は論理和回路であつて、上記通常の割込み要
求信号線１１〜１３と上記接続状態レジスタ８〜
１０の出力との論理和出力を上記割込み要求信号
線５〜７に接続する。
今被制御装置の接続情報レジスタ８〜１０が電
源オン又はシステムリセツト信号によつてONと
なると上記論理和回路１４〜１６を経由して割込
み要求信号線５〜７が付勢され制御装置に対して
夫々の被制御装置が接続されていることを通知す
る。
源オン又はシステムリセツト信号によつてONと
なると上記論理和回路１４〜１６を経由して割込
み要求信号線５〜７が付勢され制御装置に対して
夫々の被制御装置が接続されていることを通知す
る。
制御装置側でこの割込み要求信号のチエツクを
行い終了したとき直ちに上記接続情報レジスタ８
〜１０をリセツトするために例えば特定の命令を
被制御装置に送出する（ルートは図示せず）と被
制御装置側で該命令が受信されて上記接続情報レ
ジスタがリセツトされる。
行い終了したとき直ちに上記接続情報レジスタ８
〜１０をリセツトするために例えば特定の命令を
被制御装置に送出する（ルートは図示せず）と被
制御装置側で該命令が受信されて上記接続情報レ
ジスタがリセツトされる。
この接続情報レジスタ８〜１０はそのセツト条
件が前述の電源ON又はシステムリセツト信号に
よるだけであるので、電源ON又はシステムリセ
ツトが行われない限り再びONになることはない
ので以降の割込み要求信号線８〜１０は通常の割
込み要求信号線として使用できる。
件が前述の電源ON又はシステムリセツト信号に
よるだけであるので、電源ON又はシステムリセ
ツトが行われない限り再びONになることはない
ので以降の割込み要求信号線８〜１０は通常の割
込み要求信号線として使用できる。
該レジスタ８〜１０のリセツト方法について
は、前述のような制御装置からの命令によるだけ
でなく、制御装置１が割込み要求信号線５〜７を
通じて該信号の認識が完了すれば直ちにリセツト
できるようにハードウエアで構成しても良い。
は、前述のような制御装置からの命令によるだけ
でなく、制御装置１が割込み要求信号線５〜７を
通じて該信号の認識が完了すれば直ちにリセツト
できるようにハードウエアで構成しても良い。
以上の説明から明らかなように、制御装置１は
該割込み要求信号を被制御装置の接続状態を判別
する信号と通常の割込み要求信号とに切分けて識
別制御する必要があるが、その手段そのものは本
発明の主旨とは直接関係ないのでここでは省略す
る。
該割込み要求信号を被制御装置の接続状態を判別
する信号と通常の割込み要求信号とに切分けて識
別制御する必要があるが、その手段そのものは本
発明の主旨とは直接関係ないのでここでは省略す
る。
尚割込み要求信号のインタフエースについて本
発明では１：１の割込み要求信号線としている
が、本発明の適用範囲がこれに限定されないこと
は言う迄もない。
発明では１：１の割込み要求信号線としている
が、本発明の適用範囲がこれに限定されないこと
は言う迄もない。
(f) 発明の効果
本発明によれば、制御装置で特定の割込み処理
を行うだけで被制御装置又は回路の接続状態を判
別できるので情報処理の高速化、高信頼化に効果
がある。
を行うだけで被制御装置又は回路の接続状態を判
別できるので情報処理の高速化、高信頼化に効果
がある。
第１図は本発明の一実施例を説明する図であ
る。図において１は制御装置、２〜４は被制御装
置、５〜７は割込み要求信号線、８〜１０は接続
情報レジスタを示す。
る。図において１は制御装置、２〜４は被制御装
置、５〜７は割込み要求信号線、８〜１０は接続
情報レジスタを示す。
Claims (1)
- １ 制御装置と該制御装置によつて制御されるた
めに割込み要求信号をインタフエースとしてもつ
複数の被制御装置または回路とを備えた情報処理
装置において、前記割込み要求信号を電源ONま
たはシステムリセツト時にONにし、その割込み
要求信号を制御装置が認識した後にOFFとして
以降通常の割込み要求ができるように前記割込み
要求信号を制御し、被制御装置の接続状態を判別
することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15280283A JPS6045865A (ja) | 1983-08-22 | 1983-08-22 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15280283A JPS6045865A (ja) | 1983-08-22 | 1983-08-22 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6045865A JPS6045865A (ja) | 1985-03-12 |
| JPS6359181B2 true JPS6359181B2 (ja) | 1988-11-18 |
Family
ID=15548471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15280283A Granted JPS6045865A (ja) | 1983-08-22 | 1983-08-22 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045865A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145412A (en) * | 1980-04-14 | 1981-11-12 | Hitachi Ltd | Interruption signal receiving circuit |
-
1983
- 1983-08-22 JP JP15280283A patent/JPS6045865A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6045865A (ja) | 1985-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417448B2 (ja) | 情報処理システム | |
| JPS6359181B2 (ja) | ||
| JPS6242306B2 (ja) | ||
| JPH05282244A (ja) | 情報処理装置 | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPS6239792B2 (ja) | ||
| JPS59146326A (ja) | チヤネル装置の制御方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPS5849903B2 (ja) | 計算機並列接続システム | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JP3099355B2 (ja) | 入出力処理装置 | |
| JPH0239817B2 (ja) | Warikomiseigyohoshiki | |
| JPH06161933A (ja) | 共通バス入出力制御システム | |
| JPS6344262A (ja) | バス監視装置 | |
| JPH0460262B2 (ja) | ||
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH0359708A (ja) | 接続制御装置 | |
| JPH0113575B2 (ja) | ||
| JPS6134654A (ja) | バスマスタ制御装置 | |
| JPS615365A (ja) | 情報処理システム | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPS61166670A (ja) | サ−ビスプロセツサバス切り替え方式 | |
| JPH0150939B2 (ja) |