JPS6360569B2 - - Google Patents
Info
- Publication number
- JPS6360569B2 JPS6360569B2 JP53007964A JP796478A JPS6360569B2 JP S6360569 B2 JPS6360569 B2 JP S6360569B2 JP 53007964 A JP53007964 A JP 53007964A JP 796478 A JP796478 A JP 796478A JP S6360569 B2 JPS6360569 B2 JP S6360569B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- bits
- input
- amplifier
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はデイジタルプログラム電圧発生器に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital program voltage generator.
従来、Ｄ／Ａ変換器（以下DACと略称する）
を使用したデイジタルプログラム電圧発生器でそ
の設定範囲をDAC自身の最大出力アナログ電圧
を超えた範囲まで広げる場合、一般的な方法とし
てDACの出力をある倍率をもつた増幅器に接続
して、DACの入力にはその倍率をみこんだ値を
プログラムして所望の電圧を発生させる方法が行
なわれている。 Conventionally, D/A converter (hereinafter abbreviated as DAC)
If you want to extend the setting range of a digitally programmed voltage generator using a A method is used in which a desired voltage is generated by programming a value that takes into account the multiplication factor into the input.
しかしこの方法には、次のような欠点がある。
以下第１図を参照して説明すれば第１図は従来の
デイジタルプログラム電圧発生器のブロツク図で
ある。プログラムはデイジタルデータ入力１と倍
率入力２のふたが必要で、デイジタルデータ入力
１はDAC３によつてアナログ値に変換され、さ
らに倍率入力２による倍率で増幅器４で増幅され
て、所望の出力電圧５が得られる。ここでデイジ
タルデータ入力１と倍率入力２の組合せは重要
で、できるだけ倍率を低くおさえた方が分解能を
小さくでき、精度を上げられる事は周知の事実で
あるが、これを行なうには外部において複雑な数
値変換によつてデイジタルデータ入力値と倍率入
力値を割り出さなければならない。 However, this method has the following drawbacks.
Referring now to FIG. 1, FIG. 1 is a block diagram of a conventional digital program voltage generator. The program requires digital data input 1 and magnification input 2. Digital data input 1 is converted into an analog value by DAC 3, and further amplified by amplifier 4 with the magnification of magnification input 2 to obtain the desired output voltage 5. is obtained. The combination of digital data input 1 and magnification input 2 is important here, and it is a well-known fact that keeping the magnification as low as possible can reduce the resolution and improve accuracy. Digital data input values and magnification input values must be determined by numerical conversion.
本発明の目的は倍率入力を不要とし、デイジタ
ルデータ入力のみで自動的に最適倍率とそれにと
もなうデイジタルデータ入力値の変換を行ない所
望の電圧を発生するデイジタルプログラム電圧発
生器を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a digitally programmed voltage generator which eliminates the need for inputting a magnification factor and automatically converts the optimum magnification factor and the corresponding digital data input value by simply inputting digital data to generate a desired voltage.
本発明は、ｎビツトのデイジタル信号入力端子
群に接続されたｎビツトのシフトレジスタと、ｍ
（ｍ＜ｎ）ビツトの入力端をもつデイジタル―ア
ナログ変換器と、制御部と、増幅器とを有し、前
記デイジタル―アナログ変換器のｍビツトの入力
端は前記シフトレジスタの下位ｍビツトの出力端
と｜対｜に対応して接続し、該シフトレジスタの
残りの上位（ｎ−ｍ）ビツトの各出力端は前記制
御部に接続し、前記制御部は前記上位（ｎ−ｍ）
ビツトを２進情報として2n-mのシフト数に換算し
て前記シフトレジスタを該シフト数に基いて上位
から下位側へシフトし、かつ該シフト数を倍率と
して前記増幅器に供給し、該増幅器にてプログラ
ム電圧を作成することを特徴とするものである。 The present invention provides an n-bit shift register connected to a group of n-bit digital signal input terminals, and m
It has a digital-to-analog converter having an input terminal of (m<n) bits, a control section, and an amplifier, and the m-bit input terminal of the digital-to-analog converter is connected to the output of the lower m bits of the shift register. and each output terminal of the remaining upper (n-m) bits of the shift register is connected to the control section, and the control section is connected to the upper (n-m) bits of the shift register in a corresponding manner.
The bits are converted into a shift number of 2 nm as binary information, and the shift register is shifted from the upper to the lower side based on the shift number, and the shift number is supplied as a multiplier to the amplifier. The feature is that a program voltage is created.
以下、第２図を参照して、本発明を説明する。
第２図は本発明のバイナリー（２進数）の入力の
場合の一実施例を示すブロツク図である。デイジ
タルデーター入力６は最小設定値から最大設定値
までバイナリーコードで表現できるだけのビツト
数をもち、端子１２をLBS（最下位ビツト）端子
１５をMSB（最上位ビツト）として、パラレルイ
ン／パラレルアウト（並列入力／並列出力）シフ
トレジスタ７に入力される。その出力はDAC８
の入力数をｎとすると、パラレルイン／パラレル
アウトシフトレジスタ７の下位ｎビツトがDAC
８に入力され、DAC８の入力からはずれたパラ
レルイン１パラレルアウトシフトレジスター７の
出力に対応する入力は制御部９に入力される。制
御部９では第３図の真理値表に従がつて、シフト
パルス１０及び倍率信号１１を出力する。例えば
端子１４論理“１”、端子１５が論理“０”の場
合は、シフトパルス１０が２回出力され、結果と
して端子６の入力値が１／４されてDAC８に加
えられ、一方増幅器１６の倍率は４倍に設定さ
れ、よつてDAC８の出力は４倍増幅され、プロ
グラムした電圧値が端子１７から出力される。 The present invention will be explained below with reference to FIG.
FIG. 2 is a block diagram showing an embodiment of the present invention in the case of binary input. Digital data input 6 has the number of bits that can be expressed in binary code from the minimum setting value to the maximum setting value, and terminal 12 is LBS (least significant bit), terminal 15 is MSB (most significant bit), and parallel in/parallel out ( (parallel input/parallel output) is input to the shift register 7. Its output is DAC8
If the number of inputs is n, then the lower n bits of the parallel in/parallel out shift register 7 are the DAC
The input corresponding to the output of the parallel-in 1 parallel-out shift register 7 that is input to the DAC 8 and removed from the input of the DAC 8 is input to the control section 9 . The control section 9 outputs a shift pulse 10 and a magnification signal 11 according to the truth table shown in FIG. For example, when the terminal 14 is logic "1" and the terminal 15 is logic "0", the shift pulse 10 is output twice, and as a result, the input value of the terminal 6 is 1/4 and applied to the DAC 8, while the amplifier 16 is The magnification is set to 4 times, so the output of the DAC 8 is amplified 4 times, and the programmed voltage value is output from the terminal 17.
このようにしてデイジタルデータ入力値の有効
ビツト数がDAC８のビツト数を超えた場合、前
者ビツト数を後者ビツト数に等しくなるよう１／
2nとすると同時に、倍率を2n倍にして、所望の
電圧をDAC８の最高分解能を引き出して、出力
する。 In this way, when the number of effective bits of the digital data input value exceeds the number of bits of DAC8, the former number of bits is 1/1 to be equal to the latter number of bits.
At the same time as 2n, the magnification is multiplied by 2n to bring out the highest resolution of the DAC 8 and output the desired voltage.
尚、BCD（２進化10進数）入力のDACを使用す
る場合はシフトレジスタのシフトの単位を４ビツ
ト単位に、また増幅器の倍率を10倍単位に設定す
ることにより、同様の動作が可能である。 When using a DAC with BCD (binary coded decimal) input, the same operation is possible by setting the shift register's shift unit to 4-bit units and the amplifier's magnification to 10x units. .
以上説明したように、本発明によるデジタルプ
ログラム電圧発生器では、出力電圧レンジに無関
係に所望の電圧値を設定するのみで、常に使用し
ているDACの最高分解能が有効な状態で電圧を
出力でき、複雑な数値変換を必要とせず、また、
出力電圧レンジの設定を考える必要もなく、その
効果は著しい。 As explained above, with the digitally programmed voltage generator according to the present invention, by simply setting the desired voltage value regardless of the output voltage range, the voltage can be output with the highest resolution of the DAC being used at all times. , does not require complex numerical conversion, and also
There is no need to consider setting the output voltage range, and the effect is remarkable.
第１図は従来のデイジタルプログラム電圧発生
器のブロツク図。第２図は本発明によるバイナリ
ー（２進数）入力の場合の一実施例を示すブロツ
ク図、第３図は第２図の動作を説明する為の真理
値表、
１……デイジタルデータ入力端子、２……倍率
入力端子、３，８……Ｄ／Ａ変換器、４，１６…
…増幅器、５，１７……出力端子、７……パラレ
ルイン／パラレルアウトシフトレジスタ、９……
増幅器、１０……シフトパルス信号線、１１……
倍率信号線。
FIG. 1 is a block diagram of a conventional digital program voltage generator. FIG. 2 is a block diagram showing an embodiment of the present invention in the case of binary input, and FIG. 3 is a truth table for explaining the operation of FIG. 2. 1...Digital data input terminal; 2...Magnification input terminal, 3, 8...D/A converter, 4, 16...
...Amplifier, 5, 17...Output terminal, 7...Parallel in/parallel out shift register, 9...
Amplifier, 10...Shift pulse signal line, 11...
Magnification signal line.
Claims (1)
されたｎビツトのシフトレジスタと、ｍ（ｍ＜ｎ）
ビツトの入力端をもつデイジタル―アナログ変換
器と、制御部、増幅器とを有し、前記デイジタル
―アナログ変換器のｍビツトの入力端は前記シフ
トレジスタの下位ｍビツトの出力端と｜対｜に対
応して接続し、該シフトレジスタの残りの上位
（ｎ−ｍ）ビツトの各出力端は前記制御部に接続
し、前記制御部は前記上位（ｎ−ｍ）ビツトを２
進情報としてシフト数に換算して前記シフトレジ
スタを該シフト数に基いて上位から下位側へシフ
トし、かつ該シフト数を倍率として前記増幅器に
供給し、該増幅器にてプログラム電圧を作成する
ことを特徴とするデイジタルプログラム電圧発生
器。1 n-bit shift register connected to n-bit digital signal input terminal group and m (m<n)
It has a digital-to-analog converter having a bit input terminal, a control section, and an amplifier, and the m-bit input terminal of the digital-to-analog converter is paired with the output terminal of the lower m bits of the shift register. and each output terminal of the remaining upper (n-m) bits of the shift register is connected to the control section, and the control section outputs the upper (n-m) bits of the shift register.
Converting the information into a shift number as advance information, shifting the shift register from the upper to the lower side based on the shift number, and supplying the shift number as a multiplier to the amplifier, and creating a program voltage in the amplifier. A digital programmable voltage generator featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP796478A JPS54101076A (en) | 1978-01-26 | 1978-01-26 | Digital program voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP796478A JPS54101076A (en) | 1978-01-26 | 1978-01-26 | Digital program voltage generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54101076A JPS54101076A (en) | 1979-08-09 |
| JPS6360569B2 true JPS6360569B2 (en) | 1988-11-24 |
Family
ID=11680145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP796478A Granted JPS54101076A (en) | 1978-01-26 | 1978-01-26 | Digital program voltage generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54101076A (en) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102119A (en) * | 1980-01-21 | 1981-08-15 | Hitachi Ltd | Analog-to-digital converting circuit |
| JPS56102118A (en) * | 1980-01-21 | 1981-08-15 | Hitachi Ltd | Digital to analog converting circuit |
| JPS5753144A (en) * | 1980-09-16 | 1982-03-30 | Nippon Telegr & Teleph Corp <Ntt> | Digital-analogue converter |
| NL8100307A (en) * | 1981-01-23 | 1982-08-16 | Philips Nv | A method for attenuating a digital signal and a device for carrying out this method. |
| JPS58153418A (en) * | 1982-03-08 | 1983-09-12 | Matsushita Electric Ind Co Ltd | floating point analog to digital converter |
| JPS59104630U (en) * | 1982-12-28 | 1984-07-14 | 日本電気ホームエレクトロニクス株式会社 | D/A converter |
| JPS60167441U (en) * | 1984-04-16 | 1985-11-07 | 日本コロムビア株式会社 | Digital-analog conversion circuit |
| JPS6187431A (en) * | 1984-10-04 | 1986-05-02 | Nippon Gakki Seizo Kk | Digital analog converting circuit |
| JPS61154320A (en) * | 1984-12-27 | 1986-07-14 | Pioneer Electronic Corp | Variable device of digital level |
| JPS61203720A (en) * | 1985-03-07 | 1986-09-09 | Pioneer Electronic Corp | Digital-analog converter |
| JPH0712150B2 (en) * | 1985-04-19 | 1995-02-08 | ヤマハ株式会社 | Digital-to-analog converter |
| JPS6348919A (en) * | 1986-08-19 | 1988-03-01 | Fujitsu Ltd | Automatic gain control system by digital signal processor |
| JPS6382130A (en) * | 1986-09-26 | 1988-04-12 | Aiwa Co Ltd | Digital audio reproducing system |
| JPS63209209A (en) * | 1987-02-25 | 1988-08-30 | Yamaha Corp | Digital signal processing circuit |
| JPH01160117A (en) * | 1987-12-16 | 1989-06-23 | Toshiba Corp | Shift circuit |
| JPH0377429A (en) * | 1989-08-21 | 1991-04-03 | Fujitsu Ltd | D/a converter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513352U (en) * | 1974-06-24 | 1976-01-12 | ||
| JPS51140464A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Input level automatic control system |
| JPS52119161A (en) * | 1976-03-31 | 1977-10-06 | Toshiba Corp | Analog to digital convertor |
| JPS53140961A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Output method for digital/analog |
-
1978
- 1978-01-26 JP JP796478A patent/JPS54101076A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54101076A (en) | 1979-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360569B2 (en) | ||
| EP0280321A3 (en) | Digital-to-analog converter circuit | |
| US5103462A (en) | Arrangement for the conversion of an electrical input quantity into a dc signal proportional thereto | |
| JPS57157346A (en) | Code converter | |
| US4326260A (en) | Linear piecewise waveform generator for an electronic musical instrument | |
| DE3685772D1 (en) | DIGITAL / ANALOG CONVERTER. | |
| SU603134A1 (en) | Arrangement for conversion of decimal code into analogue signal | |
| KR930007592Y1 (en) | DA converter | |
| JPS6059776B2 (en) | pulse width modulation circuit | |
| JPS5918520Y2 (en) | function generator | |
| JP2692289B2 (en) | Arbitrary waveform generator | |
| JPS57123731A (en) | Correction system of digital-to-analog converter | |
| JPH0535451B2 (en) | ||
| US5684483A (en) | Floating point digital to analog converter | |
| JPH0758912B2 (en) | High-speed settling D / A converter | |
| JPS60152126A (en) | Analog-digital converting circuit | |
| JPS5753144A (en) | Digital-analogue converter | |
| JPH01241224A (en) | Digital/analog converter | |
| SU809157A1 (en) | Converter of binary code to degrees,minutes and seconds bcd values | |
| JP2580895Y2 (en) | Digital / analog converter with non-linear data conversion | |
| SU1547067A1 (en) | D-a converter | |
| JPH024327U (en) | ||
| JPS57125518A (en) | D-a converter | |
| SU1181153A1 (en) | Four-bit converter of binary-coded decimal code to binary code | |
| JPS62175018A (en) | Ad converter |