JPS6363922B2 - - Google Patents
Info
- Publication number
- JPS6363922B2 JPS6363922B2 JP55031873A JP3187380A JPS6363922B2 JP S6363922 B2 JPS6363922 B2 JP S6363922B2 JP 55031873 A JP55031873 A JP 55031873A JP 3187380 A JP3187380 A JP 3187380A JP S6363922 B2 JPS6363922 B2 JP S6363922B2
- Authority
- JP
- Japan
- Prior art keywords
- comment
- circuit
- output
- ipl
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は当日処理すべき処理プログラムのコメ
ントが画面に表示されたり等して報知される電子
計算機に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic computer in which a comment about a processing program to be processed on the current day is displayed on a screen or otherwise notified.
所謂オフイスコンピユータと称される電子計算
機は、給与計算、年末調整計算、請求書発行等、
実行日が予め決まつている処理を行うことが多
い。しかして、オペレータは毎朝、計算機の操作
を開始するにあたつて、その当日に処理すべきプ
ログラムを予定表やカレンダ等を見て確認してい
るのが現状である。この確認作業は非常に煩わし
いもので、時には忘れてしまう場合もあつた。 Electronic computers, so-called office computers, are used for payroll calculations, year-end adjustment calculations, billing, etc.
Processes that have a predetermined execution date are often performed. Therefore, before starting computer operation every morning, operators currently check the schedule, calendar, etc. to determine the programs to be processed that day. This confirmation work was extremely troublesome, and I sometimes forgot it.
本発明は上記事情に鑑みてなされたもので、計
算機の操作を開始するに際して、IPL処理が終可
すると、その当日に処理すべきプログラムを報知
する機能を備えた電子計算機を提供することを目
的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electronic computer having a function of notifying the program to be processed on that day when the IPL processing is completed when starting the operation of the computer. shall be.
以下図面を参照して本発明の一実施例を説明す
る。図中11は中央処理装置(以下CPUと称す
る)で、図示しない電源スイツチにより電源が供
給遮断されるものである。このCPU11にはキ
ーボード12、CRT表示装置13、磁気デイス
ク記憶装置等の外部メモリ14及び時計回路15
が接続されている。上記メモリ14内には、今後
処理すべきプログラムに関するコメントをその実
行日付と共に記憶するコメントテーブル14Aが
設けられる。コメントの例としては、プログラム
名、フアイル名、業務コード等が考えられる。ま
た、上記時計回路15は、内部電源を備えて常時
時刻計数を行い、年、月、日、時、分、秒からな
る現在日時データを作成している。しかして、上
記CPU11は、電源スイツチの投入時にイニシ
ヤル・プログラム・ローデイング動作を実行した
際に、コメントテーブル14Aから当日実行すべ
きプログラムのコメントを読出し、CRT表示装
置13へ転送して表示する機能を有するもので、
以下その詳細な構成について第2図により説明す
る。 An embodiment of the present invention will be described below with reference to the drawings. In the figure, reference numeral 11 denotes a central processing unit (hereinafter referred to as CPU), to which power supply is cut off by a power switch (not shown). This CPU 11 includes a keyboard 12, a CRT display device 13, an external memory 14 such as a magnetic disk storage device, and a clock circuit 15.
is connected. A comment table 14A is provided in the memory 14 for storing comments regarding programs to be processed in the future along with their execution dates. Examples of comments include program names, file names, business codes, etc. Further, the clock circuit 15 is equipped with an internal power supply, performs constant time counting, and creates current date and time data consisting of year, month, day, hour, minute, and second. Therefore, when the CPU 11 executes the initial program loading operation when the power switch is turned on, the CPU 11 has a function of reading the comments of the program to be executed on the day from the comment table 14A, and transferring the comments to the CRT display device 13 for display. With what you have,
The detailed configuration will be explained below with reference to FIG. 2.
第2図において21はIPL(Initial Program
Loading)制御部で、電源スイツチ22の投入を
検出してIPL制御を行う。上記IPL制御部21は、
通常のIPL制御信号を出力する出力ライン21a
と、IPLの制御動作終了後にコメント表示指令を
出力する出力ライン21bを備えており、この出
力ライン21bから出力されるコメント表示指令
はアドレスコントローラ23へ送られる。このア
ドレスコントローラ23は、IPL制御部21から
コメント表示指令が与えられると動作を開始し、
上記メモリ14内に設けられているコメントテー
ブル14Aのアドレス指定を行う。このコメント
テーブル14Aには第3図に示すように今後処理
すべきプログラムに関するコメントとその実行日
付が予め書込まれる。しかして、コメントテーブ
ル14Aに書込まれた日付データとコメントデー
タとはそれぞれ別個の出力ラインL1,L2から読
出されるもので、出力ラインL1から読出される
日付データはBレジスタ24及びアンド回路25
aへ入力され、出力ラインL2から読出されるコ
メントデータはアンド回路25bへ入力される。
上記Bレジスタ24に一時記憶された日付データ
は比較回路26へ送られる。また、この比較回路
26には、前記時計回路15から送られてくる日
時データがAレジスタ27を介して与えられる。
比較回路26は詳細を後述するがBレジスタ24
に保持された日付データとAレジスタ27に保持
された現在日時データとを比較し、一致した場合
に出力ライン26aを介して、アンド回路25
a,25bへ一致信号を出力する。アンド回路2
5a,25bは上記一致信号によりゲートを開
き、コメントテーブル14Aからの日時データ及
びコメントデータを表示コントローラ28へ送出
する。この表示コントローラ28は、入力される
日時データ及びコメントデータを内部のリフレツ
シユメモリに記憶すると共にCRT表示装置13
へ送つて表示させる。また、上記比較回路26は
比較動作を終了するとその都度出力ライン26b
より終了信号を出力し、アドレスコントローラ2
3へ送出する。アドレスコントローラ23は、比
較回路26からの終了信号によつて内部のアドレ
スカウンタ(図示せず)がカウントアツプ動作
し、コメントテーブル14Aに対して次アドレス
を指定する。 In Figure 2, 21 is IPL (Initial Program
Loading) The control unit detects the turning on of the power switch 22 and performs IPL control. The IPL control unit 21 is
Output line 21a that outputs the normal IPL control signal
and an output line 21b for outputting a comment display command after the IPL control operation is completed, and the comment display command output from this output line 21b is sent to the address controller 23. This address controller 23 starts operating when a comment display command is given from the IPL control unit 21,
The address of the comment table 14A provided in the memory 14 is specified. As shown in FIG. 3, comments regarding programs to be processed in the future and their execution dates are written in advance in this comment table 14A. Therefore, the date data and comment data written in the comment table 14A are read out from separate output lines L1 and L2 , respectively, and the date data read out from the output line L1 is read out from the B register 24 and the comment data written in the comment table 14A. AND circuit 25
The comment data input to the output line L2 and read from the output line L2 is input to the AND circuit 25b.
The date data temporarily stored in the B register 24 is sent to a comparison circuit 26. Further, date and time data sent from the clock circuit 15 is applied to the comparison circuit 26 via the A register 27.
The comparison circuit 26 will be described in detail later, but the B register 24
The date data held in the A register 27 is compared with the current date and time data held in the A register 27, and if they match, the data is sent to the AND circuit 25 via the output line 26a.
A match signal is output to a and 25b. AND circuit 2
5a and 25b open their gates in response to the coincidence signal, and send the date and time data and comment data from the comment table 14A to the display controller 28. This display controller 28 stores the input date and time data and comment data in an internal refresh memory, and also stores the input date and time data and comment data in the CRT display device 13.
and display it. Further, each time the comparison circuit 26 finishes the comparison operation, the output line 26b is
outputs a termination signal from address controller 2.
Send to 3. In the address controller 23, an internal address counter (not shown) counts up in response to the end signal from the comparison circuit 26, and specifies the next address for the comment table 14A.
第4図は上記比較回路26の詳細を示す回路構
成図である。同図において261は上記Aレジス
タ27に保持されている日付データが与えられる
アンド回路、262は上記Bレジスタ24に保持
されている日付データが与えられるアンド回路で
ある。上記アンド回路261,262は図示しな
い制御部からの比較指令ICによつてゲート制御
されるもので、その出力信号は減算回路263の
入力端子a,bへそれぞれ入力される。減算回路
263は入力端子aに与えられたデータから入力
端子bに与えられたデータを減算し、出力信号d
から演算結果データ、出力端子cからキヤリー信
号を出力する。 FIG. 4 is a circuit configuration diagram showing details of the comparison circuit 26. In the figure, 261 is an AND circuit to which the date data held in the A register 27 is applied, and 262 is an AND circuit to which the date data held in the B register 24 is applied. The AND circuits 261 and 262 are gate-controlled by a comparison command IC from a control section (not shown), and their output signals are input to input terminals a and b of a subtraction circuit 263, respectively. The subtraction circuit 263 subtracts the data applied to the input terminal b from the data applied to the input terminal a, and produces an output signal d.
Computation result data is output from output terminal c, and a carry signal is output from output terminal c.
この減算回路263の出力端子d,cから出力
される信号は、ノア回路264を介してフリツプ
フロツプ265のセツト端子Sへ入力される。そ
して、このフリツプフロツプ265の出力信号が
一致信号として出力ライン26aを介して第2図
のアンド回路25a〜25cへ入力される。上記
フリツプフロツプ265は、図示しない制御部か
ら与えられる表示コントローラ28の書込み完了
信号WEによつてリセツトされる。また、上記ノ
ア回路264の出力は、インバータ266を介し
てアンド回路267の一方の入力端へ与えられ、
このアンド回路267の他方の入力端には上記比
較指令ICが遅延回路268を介して入力される。
この遅延回路268の遅延時間は、減算回路26
3の演算時間より長く設定される。そして、上記
アンド回路267の出力信号及び上記書込み完了
信号WEがオア回路269を介して出力ライン2
6bより出力され、アドレスコントローラ23へ
インクリメント信号として送られる。上記のよう
に構成された比較回路26は、比較指令ICが与
えられた時にAレジスタ27に保持されている日
付データ及びBレジスタ24に保持されているコ
メントテーブル14Aからの日付データをアンド
回路261,262を介して減算回路263へ入
力する。これにより減算動作が開始され、Aレジ
スタ27とBレジスタ24の内容が一致していな
ければ減算回路263の出力端子d,cの少なく
とも一方から“1”信号が出力されてノア回路2
64の出力が“0”となる。このためインバータ
266の出力が“1”となり、アンド回路267
及びオア回路269を介して出力ライン26bに
インクリメント信号が出力される。また、Aレジ
スタ27とBレジスタ24の内容が一致している
場合には、減算回路263の出力端子d,cから
出力される信号が何れも“0”となり、ノア回路
264の出力が“1”となつてフリツプフロツプ
265がセツトされる。この結果、フリツプフロ
ツプ265から“1”信号、つまり一致信号が出
力され、出力ライン26aを介してアンド回路2
5a〜25cへ送られる。そして、その後表示コ
ントローラ28に対する書込みを終了して書込み
完了信号WEが制御部から送られてくると、フリ
ツプフロツプ265がリセツトされると共に書込
み完了信号WEがオア回路269を介して出力さ
れ、インクリメント信号として出力ライン26b
よりアドレスコントローラ23へ送られる。 The signals output from the output terminals d and c of the subtraction circuit 263 are input to the set terminal S of the flip-flop 265 via the NOR circuit 264. The output signal of flip-flop 265 is input as a coincidence signal to AND circuits 25a to 25c in FIG. 2 via output line 26a. The flip-flop 265 is reset by a write completion signal WE from the display controller 28 given from a control section (not shown). Further, the output of the NOR circuit 264 is given to one input terminal of an AND circuit 267 via an inverter 266,
The comparison command IC is inputted to the other input terminal of the AND circuit 267 via a delay circuit 268.
The delay time of this delay circuit 268 is equal to the delay time of the subtraction circuit 268.
The calculation time is set longer than the calculation time of 3. Then, the output signal of the AND circuit 267 and the write completion signal WE are passed through the OR circuit 269 to the output line 2.
6b and sent to the address controller 23 as an increment signal. The comparison circuit 26 configured as described above inputs the date data held in the A register 27 and the date data from the comment table 14A held in the B register 24 to the AND circuit 261 when the comparison command IC is given. , 262 to the subtraction circuit 263. This starts a subtraction operation, and if the contents of the A register 27 and the B register 24 do not match, a "1" signal is output from at least one of the output terminals d and c of the subtraction circuit 263, and the NOR circuit 2
The output of 64 becomes "0". Therefore, the output of the inverter 266 becomes "1", and the AND circuit 267
An increment signal is outputted to the output line 26b via the OR circuit 269. Furthermore, when the contents of the A register 27 and the B register 24 match, the signals output from the output terminals d and c of the subtraction circuit 263 are both "0", and the output of the NOR circuit 264 is "1". ” and the flip-flop 265 is set. As a result, a "1" signal, that is, a match signal, is output from the flip-flop 265, and the AND circuit 2
5a to 25c. Then, when the writing to the display controller 28 is finished and a write completion signal WE is sent from the control section, the flip-flop 265 is reset and the write completion signal WE is outputted via the OR circuit 269 as an increment signal. Output line 26b
is sent to the address controller 23.
次に上記のように構成された本発明の動作を説
明する。今後処理しなければならないプログラム
がいくつかある場合、そのプログラムに対するコ
メント(プログラム名など)とその実行年月日を
コメントテーブル14Aに予め記憶させる。この
場合、コメントテーブル14Aには例えば1週間
分あるいは1ケ月分のコメントを書込み、1週あ
るいは1ケ月毎にその内容を更新する。 Next, the operation of the present invention configured as described above will be explained. When there are several programs that must be processed in the future, comments (program name, etc.) for the programs and their execution dates are stored in advance in the comment table 14A. In this case, comments for one week or one month, for example, are written in the comment table 14A, and the contents are updated every week or month.
しかして、業務開始時にオペレータが電源スイ
ツチ22を投入すると、図示しない制御部から
IPL起動指令が出力され、IPL制御部21が動作
を開始する。IPL制御部21は出力ライン21a
から制御信号を出力し、システム内の各メモリを
クリアすると共に外部メモリから制御プログラム
を読出して主メモリにロードする。 However, when the operator turns on the power switch 22 at the start of work, a control section (not shown)
An IPL start command is output, and the IPL control unit 21 starts operating. The IPL control unit 21 has an output line 21a
It outputs a control signal to clear each memory in the system, and reads a control program from external memory and loads it into main memory.
そして、IPL制御部21はIPL動作を終了する
と、出力ライン21bを介してアドレスコントロ
ーラ23に動作命令を与える。このアドレスコン
トローラ23はIPL21から動作命令が与えられ
るとコメントテーブル14Aの先頭アドレスを指
定し、その先頭アドレス内に記憶されている目付
データをBレジスタ24へ読出す。 When the IPL control unit 21 finishes the IPL operation, it gives an operation command to the address controller 23 via the output line 21b. When this address controller 23 receives an operation command from the IPL 21, it specifies the start address of the comment table 14A and reads out the basis weight data stored in the start address to the B register 24.
また一方、Aレジスタ27には、時計回路15
で作成している現在日付データを読出してセツト
する。比較回路26は、コメントテーブル14A
からBレジスタ24に読出されたコメントの実行
日付と、時計回路15からAレジスタ27に読出
された現在日付データとを比較し、一致していな
ければ出力ライン26aを“0”信号状態に保持
し、一致していれば出力ライン26aに一致信号
つまり“1”信号を出力する。この比較回路26
から出力される一致信号によりアンド回路25
a,25bのゲートが開き、その時コメントテー
ブル14Aの出力ラインL1,L2から読出されて
いる日付データ及びコメントデータが表示コント
ローラ27へ送られる。また、上記比較回路26
は、Bレジスタ24とAレジスタ27との間の内
容比較動作を終了すると上記したように出力ライ
ン26bより終了信号を出力し、アドレスコント
ローラ23へ与える。アドレスコントローラ23
は比較回路26からの信号によつて内部のアドレ
スカウンタがカウントアツプし、コメントテーブ
ル14Aの次アドレスを指定し、その日付データ
をBレジスタ24へ読出す。以下同様にして、コ
メントテーブル14Aに各コメントと共に書込ま
れている日付データがBレジスタ24へ順次読出
されてAレジスタ27に保持されている現在日付
データと比較され、一致した場合のみその日付デ
ータ及びコメントデータがアンド回路25a,2
5bを介して表示コントローラ28へ送られる。
この表示コントローラ28は、コメントテーブル
14Aから送られてくる現在日付データとコメン
トデータをリフレツシユメモリに記憶し、CRT
表示装置13へ送つて表示させる。 On the other hand, the A register 27 contains the clock circuit 15.
Read and set the current date data created in . The comparison circuit 26 uses the comment table 14A.
The execution date of the comment read from the clock circuit 15 to the B register 24 is compared with the current date data read from the clock circuit 15 to the A register 27, and if they do not match, the output line 26a is held in the "0" signal state. , if they match, a match signal, that is, a "1" signal is output to the output line 26a. This comparison circuit 26
AND circuit 25 by the coincidence signal output from
The gates a and 25b open, and the date data and comment data read from the output lines L 1 and L 2 of the comment table 14A at that time are sent to the display controller 27. In addition, the comparison circuit 26
When it finishes the content comparison operation between the B register 24 and the A register 27, it outputs a completion signal from the output line 26b and supplies it to the address controller 23 as described above. address controller 23
The internal address counter counts up in response to a signal from the comparison circuit 26, specifies the next address of the comment table 14A, and reads the date data to the B register 24. In the same manner, the date data written in the comment table 14A together with each comment is sequentially read out to the B register 24 and compared with the current date data held in the A register 27, and only if they match, the date data is and comment data are AND circuits 25a, 2
5b to the display controller 28.
This display controller 28 stores the current date data and comment data sent from the comment table 14A in a refresh memory, and
It is sent to the display device 13 and displayed.
このように、業務開始時にCPU11に電源を
投入したときのIPL動作に連動して自動的にその
当日に実行すべきプログラムのコメントがCRT
画面に表示される。 In this way, comments for programs to be executed on that day are automatically displayed on the CRT in conjunction with the IPL operation when the power is turned on to the CPU 11 at the start of work.
displayed on the screen.
また、上記実施例では、日付データの比較動作
をIPL動作に連動して行なうようにしたが、これ
に限ることなく、所定の実行キーを操作したとき
に実行を開始するようにしても良い。 Further, in the above embodiment, the date data comparison operation is performed in conjunction with the IPL operation, but the invention is not limited to this, and the execution may be started when a predetermined execution key is operated.
また、上記実施例では、当日実行するプログラ
ムのコメントをCRT画面上に表示するようにし
たが、本発明はこれに限定されるものでなく、プ
リンタにより印字を行なうようにしても良い。 Further, in the embodiment described above, the comments of the program to be executed on the day are displayed on the CRT screen, but the present invention is not limited to this, and the comments may be printed by a printer.
また、上記実施例では、実行プログラムの実行
日付として年月日をセツトするようにしたが、月
日のみにするとか、あるいは曜日情報も含めるよ
うにしても良い。 Further, in the above embodiment, the year, month, and day are set as the execution date of the execution program, but it is also possible to set only the month and day, or to include information on the day of the week.
本発明によれば、IPL処理が終了してから当日
処理すべきプログラムのコメントが報知されるの
で、何の必配もなく直ちにそのプログラムを処理
する仕事に入ることができる。また、電源投入
後、IPL処理、コメント報知の一連の動作が全て
自動的に行われるので、余分な作業が不必要とな
りミスも防止できる。 According to the present invention, the comment of the program to be processed on the day is notified after the IPL processing is completed, so that the user can immediately start processing the program without any need for assistance. Furthermore, after the power is turned on, a series of operations such as IPL processing and comment notification are all performed automatically, so extra work is unnecessary and mistakes can be prevented.
第1図は本発明の一実施例における全体の概略
構成を示すブロツク図、第2図は同実施例におけ
る主要部分の詳細を示す回路構成図、第3図は同
実施例におけるコメントテーブルの記憶構成を示
す図、第4図は同実施例における比較回路の構成
を示す図である。
11……CPU(中央処理装置)、13……CRT
表示装置、14A……コメントテーブル、26…
…比較回路。
FIG. 1 is a block diagram showing the overall schematic configuration of an embodiment of the present invention, FIG. 2 is a circuit configuration diagram showing details of the main parts of the embodiment, and FIG. 3 is a memory of a comment table in the embodiment. FIG. 4 is a diagram showing the structure of a comparison circuit in the same embodiment. 11...CPU (Central Processing Unit), 13...CRT
Display device, 14A...Comment table, 26...
...comparison circuit.
Claims (1)
機において、処理プログラムのコメント及びその
実行日付がプリセツトされるコメントテーブル
と、電源の入力に応じてIPL処理を行ないこの処
理が終了するとコメント報知指令信号を出力する
IPL制御部と、このIPL制御部から出力されるコ
メント報知指令信号に基づき上記コメントテーブ
ルの内容を読出す読出し手段と、上記コメントテ
ーブルから読出される実行日付と上記時計回路の
出力とを比較し日付が一致するかどうかを検出す
る検出手段と、この検出手段が日付の一致を検出
した場合には、その実行日付のコメントを報知す
る報知手段とを備えることを特徴とする電子計算
機。1 In an electronic computer that has a clock circuit that performs constant clock time, there is a comment table in which comments of processing programs and their execution dates are preset, and an IPL process is performed in response to power input, and a comment notification command signal is output when this process is completed. do
An IPL control section, a reading means for reading out the contents of the comment table based on the comment notification command signal output from the IPL control section, and a reading means that compares the execution date read from the comment table with the output of the clock circuit. 1. A computer comprising: a detection means for detecting whether dates match; and a notification means for notifying a comment of the execution date when the detection means detects a match of dates.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187380A JPS56127227A (en) | 1980-03-13 | 1980-03-13 | Electronic computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187380A JPS56127227A (en) | 1980-03-13 | 1980-03-13 | Electronic computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56127227A JPS56127227A (en) | 1981-10-05 |
| JPS6363922B2 true JPS6363922B2 (en) | 1988-12-09 |
Family
ID=12343148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3187380A Granted JPS56127227A (en) | 1980-03-13 | 1980-03-13 | Electronic computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56127227A (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111338A (en) * | 1974-07-17 | 1976-01-29 | Tokyo Shibaura Electric Co | |
| JPS54135571A (en) * | 1978-04-13 | 1979-10-20 | Toshiba Corp | Schedule display device |
| JPS54144845A (en) * | 1978-05-02 | 1979-11-12 | Nippon Denso Co Ltd | Information recorder |
-
1980
- 1980-03-13 JP JP3187380A patent/JPS56127227A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56127227A (en) | 1981-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912640A (en) | Electronic type memo device | |
| JPH02277129A (en) | Data processor | |
| JP3431771B2 (en) | Electronics | |
| JPS6363922B2 (en) | ||
| TW389874B (en) | Game apparatus and method for debugging game program | |
| JPS6248247B2 (en) | ||
| JPS6234119B2 (en) | ||
| JPS5856894B2 (en) | Working time management device | |
| JP3335728B2 (en) | Programmable controller | |
| JPH0445071Y2 (en) | ||
| JPS6142156Y2 (en) | ||
| JPS64722B2 (en) | ||
| JPH0465424B2 (en) | ||
| JPS6336462Y2 (en) | ||
| JP2713810B2 (en) | Electronic cash register | |
| JP3486161B2 (en) | Part code management system | |
| JPS6037634Y2 (en) | calendar printing device | |
| JPS6216715Y2 (en) | ||
| KR910003420B1 (en) | Time setting and error correcting method for fax system | |
| JPH0726760Y2 (en) | Alarm time data storage device | |
| JPH0726761Y2 (en) | Data storage | |
| JP3108467B2 (en) | Automatic switching method of IPL device | |
| JPS5949659A (en) | Returned article registration controlling method of electronic cash register | |
| JPS5850440Y2 (en) | electronic cash register | |
| JPH0218739B2 (en) |