JPS6363930B2 - - Google Patents
Info
- Publication number
- JPS6363930B2 JPS6363930B2 JP57234068A JP23406882A JPS6363930B2 JP S6363930 B2 JPS6363930 B2 JP S6363930B2 JP 57234068 A JP57234068 A JP 57234068A JP 23406882 A JP23406882 A JP 23406882A JP S6363930 B2 JPS6363930 B2 JP S6363930B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- flop
- clock
- tod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、TOD（Time Of Day）時計とイン
ターバル・タイマとを用いたタイムアウト検出方
式に関するものである。
ターバル・タイマとを用いたタイムアウト検出方
式に関するものである。
機械語命令はマイクロプログラムで実行されて
おり、機械語命令を実行する時間はマイクロプロ
グラムのステツプ数で定まる。しかし、マイクロ
プログラムの実行中に間違つた番地にジヤンプし
たり、割込み処理中に異常が発生すると、いつま
でたつても次の機械語命令を実行することが出来
ず、計算機がハングしてしまう。このような事態
の発生を防止するため、機械語命令の実行時間を
ハードウエアで監視し、監視時間を越えると、マ
シンチエツク割込みを起したり、エラー発生を保
守者に通告したりするためのタイムアウト検出回
路が設けられている。従来のタイムアウト検出回
路は自身でカウンタを有しているが、カウンタは
割合に大きな物量を必要とする。例えば、マシ
ン・クロツクが120nsのものとすると、1msをカ
ウントするためにはカウンタは８ビツトないし10
ビツトのフリツプ・フロツプを必要とする。
おり、機械語命令を実行する時間はマイクロプロ
グラムのステツプ数で定まる。しかし、マイクロ
プログラムの実行中に間違つた番地にジヤンプし
たり、割込み処理中に異常が発生すると、いつま
でたつても次の機械語命令を実行することが出来
ず、計算機がハングしてしまう。このような事態
の発生を防止するため、機械語命令の実行時間を
ハードウエアで監視し、監視時間を越えると、マ
シンチエツク割込みを起したり、エラー発生を保
守者に通告したりするためのタイムアウト検出回
路が設けられている。従来のタイムアウト検出回
路は自身でカウンタを有しているが、カウンタは
割合に大きな物量を必要とする。例えば、マシ
ン・クロツクが120nsのものとすると、1msをカ
ウントするためにはカウンタは８ビツトないし10
ビツトのフリツプ・フロツプを必要とする。
本発明は、上記の考察に基づくものであつて、
計算機の本来有しているハードウエアを使用し、
しかも常に確実にタイムアウト検出を行い得るよ
うになつたタイムアウト検出方式を提供すること
を目的としている。
計算機の本来有しているハードウエアを使用し、
しかも常に確実にタイムアウト検出を行い得るよ
うになつたタイムアウト検出方式を提供すること
を目的としている。
そしてそのため、本発明のタイムアウト検出方
式は、タイムアウトの検出をTOD時計およびイ
ンターバル・タイマのいずれか一方を用いて行う
タイムアウト検出方式であつて、上記TOD時計
がストツプしていないときは上記TOD時計を用
いてタイムアウト検出を行い、上記TOD時計が
ストツプしているときには上記インターバル・タ
イマを用いてタイムアウト検出を行うことを特徴
とするものである。
式は、タイムアウトの検出をTOD時計およびイ
ンターバル・タイマのいずれか一方を用いて行う
タイムアウト検出方式であつて、上記TOD時計
がストツプしていないときは上記TOD時計を用
いてタイムアウト検出を行い、上記TOD時計が
ストツプしているときには上記インターバル・タ
イマを用いてタイムアウト検出を行うことを特徴
とするものである。
以下、本発明を図面を参照しつつ説明する。
図は本発明の１実施例のブロツク図である。図
において、１はTOD時計、２はインターバル・
タイマ、３はTODストツプ指示フリツプ・フロ
ツプ、４ないし７はAND回路、８はOR回路、９
はNOT回路、１０と１１はフリツプ・フロツプ
をそれぞれ示している。また、SEL０ないしSEL
２は選択信号を示している。
において、１はTOD時計、２はインターバル・
タイマ、３はTODストツプ指示フリツプ・フロ
ツプ、４ないし７はAND回路、８はOR回路、９
はNOT回路、１０と１１はフリツプ・フロツプ
をそれぞれ示している。また、SEL０ないしSEL
２は選択信号を示している。
TOD時計１およびインターバル・タイマ２は、
計算機が通常有しているものである。TOD時計
１の内容を更新するためには、セツト・クロツク
命令が発行される。そうすると、TOD時計１は
一旦ストツプし、その内容が所望の値に更新さ
れ、しかる後に起動される。TODストツプ指示
フリツプ・フロツプ３はTOD時計１をストツプ
させる信号を出力するものであり、論理「１」で
ストツプを、論理「０」でスタートを示す。
TOD時計１から１ｍｓ毎の繰返しパルス信号、
16ｍｓ毎の繰返しパルス信号および256ｍｓ毎の
繰返しパルス信号が取出される。インターバル・
タイマ２は、3.3ｍｓ毎に繰返しパルス信号を出
力する。１ｍｓ毎の繰返しパルス信号はAND回
路４の一方の入力に供給され、16ｍｓ毎の繰返し
パルス信号はAND回路５の一方の入力に供給さ
れ、256ｍｓ毎の繰返しパルス信号はAND回路６
の一方の入力に供給され、インターバル・タイマ
からの3.3ｍｓ毎の繰返しパルス信号はAND回路
７の一方の入力に供給される。AND回路４の他
方の入力には選択信号SEL０が供給され、AND
回路５の他方の入力には選択信号SEL１が供給さ
れ、AND回路６の他方の入力には選択信号SEL
２が供給され、AND回路７の他方の入力には
TOD時計ストツプ指示フリツプ・フロツプ３の
出力が供給される。１個の機械語命令に対応する
マイクロプログラムが実行されるとき、最初に
BOP（Beginning of operation）信号が生成さ
れ、最後にEOP（End of operation）信号が生成
される。OR回路８にはAND回路４ないし７の出
力信号およびBOP信号が入力される。OR回路８
の出力はフリツプ・フロツプ１０，１１のクロツ
ク端子に供給される。フリツプ・フロツプ９の上
側入力にはBOP信号を反転したものが印加され、
フリツプ・フロツプ９の下側入力にはBOP信号
が印加される。フリツプ・フロツプ１０の上側出
力はフリツプ・フロツプ１１の上側入力に印加さ
れる。
計算機が通常有しているものである。TOD時計
１の内容を更新するためには、セツト・クロツク
命令が発行される。そうすると、TOD時計１は
一旦ストツプし、その内容が所望の値に更新さ
れ、しかる後に起動される。TODストツプ指示
フリツプ・フロツプ３はTOD時計１をストツプ
させる信号を出力するものであり、論理「１」で
ストツプを、論理「０」でスタートを示す。
TOD時計１から１ｍｓ毎の繰返しパルス信号、
16ｍｓ毎の繰返しパルス信号および256ｍｓ毎の
繰返しパルス信号が取出される。インターバル・
タイマ２は、3.3ｍｓ毎に繰返しパルス信号を出
力する。１ｍｓ毎の繰返しパルス信号はAND回
路４の一方の入力に供給され、16ｍｓ毎の繰返し
パルス信号はAND回路５の一方の入力に供給さ
れ、256ｍｓ毎の繰返しパルス信号はAND回路６
の一方の入力に供給され、インターバル・タイマ
からの3.3ｍｓ毎の繰返しパルス信号はAND回路
７の一方の入力に供給される。AND回路４の他
方の入力には選択信号SEL０が供給され、AND
回路５の他方の入力には選択信号SEL１が供給さ
れ、AND回路６の他方の入力には選択信号SEL
２が供給され、AND回路７の他方の入力には
TOD時計ストツプ指示フリツプ・フロツプ３の
出力が供給される。１個の機械語命令に対応する
マイクロプログラムが実行されるとき、最初に
BOP（Beginning of operation）信号が生成さ
れ、最後にEOP（End of operation）信号が生成
される。OR回路８にはAND回路４ないし７の出
力信号およびBOP信号が入力される。OR回路８
の出力はフリツプ・フロツプ１０，１１のクロツ
ク端子に供給される。フリツプ・フロツプ９の上
側入力にはBOP信号を反転したものが印加され、
フリツプ・フロツプ９の下側入力にはBOP信号
が印加される。フリツプ・フロツプ１０の上側出
力はフリツプ・フロツプ１１の上側入力に印加さ
れる。
いま、選択信号SEL０が論理「１」で他の選択
信号が論理「０」であり、且つTOD時計１がス
トツプしていないものとする。このような状態の
下では、１ｍｓ毎の繰返しパルス信号がOR回路
８から出力される。BOP信号は論理「０」のま
まとすると、第１番目のパルス信号でフリツプ・
フロツプ１０が論理「１」を出力し、第２番目の
パルス信号でフリツプ・フロツプ１１は論理
「１」を出力する。フリツプ・フロツプ１１の論
理「１」出力は、タイムアウト・エラーが発生し
たことを示す。機械語命令が正常に実行され、
BOP信号が１ｍｓ未満の時間間隔で生成される
とすると、フリツプ・フロツプ１１の出力は論理
「１」になることはない。
信号が論理「０」であり、且つTOD時計１がス
トツプしていないものとする。このような状態の
下では、１ｍｓ毎の繰返しパルス信号がOR回路
８から出力される。BOP信号は論理「０」のま
まとすると、第１番目のパルス信号でフリツプ・
フロツプ１０が論理「１」を出力し、第２番目の
パルス信号でフリツプ・フロツプ１１は論理
「１」を出力する。フリツプ・フロツプ１１の論
理「１」出力は、タイムアウト・エラーが発生し
たことを示す。機械語命令が正常に実行され、
BOP信号が１ｍｓ未満の時間間隔で生成される
とすると、フリツプ・フロツプ１１の出力は論理
「１」になることはない。
TOD時計１がストツプすると、OR回路８はイ
ンターバル・タイマ２からの3.3ｍｓ毎の繰返し
パルス信号を出力する。このような条件の下で
は、BOP信号が3.3ｍｓ未満の時間間隔で生成さ
れていると、フリツプ・フロツプ１１が論理
「１」を出力することはない。なお、TOD時計ス
トツプ指示フリツプ・フロツプ３はTOD時計１
がエラー等で停止しているときも論理「１」を出
力するものである。
ンターバル・タイマ２からの3.3ｍｓ毎の繰返し
パルス信号を出力する。このような条件の下で
は、BOP信号が3.3ｍｓ未満の時間間隔で生成さ
れていると、フリツプ・フロツプ１１が論理
「１」を出力することはない。なお、TOD時計ス
トツプ指示フリツプ・フロツプ３はTOD時計１
がエラー等で停止しているときも論理「１」を出
力するものである。
以上の説明から明らかなように、本発明のタイ
ムアウト検出方式は、物量が少なくて済むこと及
びセツト・クロツク命令実行時における計算機の
ハング状態をも検出できるという効果を有してい
る。
ムアウト検出方式は、物量が少なくて済むこと及
びセツト・クロツク命令実行時における計算機の
ハング状態をも検出できるという効果を有してい
る。
図は本発明の１実施例のブロツク図である。
１……TOD時計、２……インターバル・タイ
マ、３……TODストツプ指示フリツプ・フロツ
プ、４ないし７……AND回路、８……OR回路、
９……NOT回路、１０と１１……フリツプ・フ
ロツプ。
マ、３……TODストツプ指示フリツプ・フロツ
プ、４ないし７……AND回路、８……OR回路、
９……NOT回路、１０と１１……フリツプ・フ
ロツプ。
Claims (1)
- １ タイムアウトの検出をTOD時計およびイン
ターバル・タイマのいずれか一方を用いて行うタ
イムアウト検出方式であつて、上記TOD時計が
ストツプしていないときは上記TOD時計を用い
てタイムアウト検出を行い、上記TOD時計がス
トツプしているときには上記インターバル・タイ
マを用いてタイムアウト検出を行うことを特徴と
するタイムアウト検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57234068A JPS59125459A (ja) | 1982-12-30 | 1982-12-30 | タイムアウト検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57234068A JPS59125459A (ja) | 1982-12-30 | 1982-12-30 | タイムアウト検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125459A JPS59125459A (ja) | 1984-07-19 |
| JPS6363930B2 true JPS6363930B2 (ja) | 1988-12-09 |
Family
ID=16965082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57234068A Granted JPS59125459A (ja) | 1982-12-30 | 1982-12-30 | タイムアウト検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125459A (ja) |
-
1982
- 1982-12-30 JP JP57234068A patent/JPS59125459A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125459A (ja) | 1984-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586180A (en) | Microprocessor fault-monitoring circuit | |
| GB1462690A (en) | Computer comprising three data processors | |
| JPS6152496B2 (ja) | ||
| EP0190370B1 (en) | Device for improving the detection of non-operational states in a non-attended interrupt-driven processor | |
| DE3369015D1 (en) | Arrangement in the command circuit of a pipe-line processor for instruction interrupt and report | |
| EP0130432B1 (en) | Apparatus for suspending a system clock when an initial error occurs | |
| JPS6363930B2 (ja) | ||
| US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
| JPS62262165A (ja) | 情報処理装置 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| SU1168949A1 (ru) | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом | |
| SU881753A1 (ru) | Устройство дл контрол процессора | |
| JPH053016B2 (ja) | ||
| JPS6213697B2 (ja) | ||
| JPS5911424A (ja) | 割込み入力信号処理回路 | |
| JPH053017B2 (ja) | ||
| JPH01290041A (ja) | 割込み制御回路 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPH01162945A (ja) | 情報処理装置 | |
| JPS62296246A (ja) | プロセツサシステム | |
| JPS61107286A (ja) | Ｃｒｔ表示制御回路の試験方式 |