Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6364748B2 - - Google Patents
[go: Go Back, main page]

JPS6364748B2 - - Google Patents

Info

Publication number
JPS6364748B2
JPS6364748B2 JP16492781A JP16492781A JPS6364748B2 JP S6364748 B2 JPS6364748 B2 JP S6364748B2 JP 16492781 A JP16492781 A JP 16492781A JP 16492781 A JP16492781 A JP 16492781A JP S6364748 B2 JPS6364748 B2 JP S6364748B2
Authority
JP
Japan
Prior art keywords
address
register
output
address counter
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16492781A
Other languages
Japanese (ja)
Other versions
JPS5866862A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16492781A priority Critical patent/JPS5866862A/en
Publication of JPS5866862A publication Critical patent/JPS5866862A/en
Publication of JPS6364748B2 publication Critical patent/JPS6364748B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明はプログラマブルオツシロスコープにお
けるプログラムステツプの読出し書込み方法に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for reading and writing program steps in a programmable oscilloscope.

本明細書においてプログラマブルオツシロスコ
ープとはオツシロスコープ本体による波形表示に
必要なチヤンネルの選択、トリガモードの設定、
測定レンジの設定、表示波形の基準レベルの垂直
軸上の位置設定、垂直軸感度設定、水平軸時間値
設定、トリガ極性設定等の各設定部の設定内容を
観測予定波形に対応して予め記憶させ、観測波形
に対応して記憶させてある設定内容を読出し、読
出した設定内容に従つて各設定部を設定して波形
表示を行なうようにしたオツシロスコープをい
う。
In this specification, a programmable oscilloscope refers to the selection of channels necessary for waveform display on the oscilloscope main body, trigger mode settings,
The settings of each setting section, such as measurement range setting, vertical axis position setting of the reference level of the displayed waveform, vertical axis sensitivity setting, horizontal axis time value setting, trigger polarity setting, etc., can be stored in advance according to the waveform to be observed. This refers to an oscilloscope that reads the stored settings corresponding to the observed waveform, sets each setting section according to the read settings, and displays the waveform.

また、上記の各設定内容の設定はプログラマブ
ルオツシロスコープに設けた各設定部に対応する
設定器またはプログラマブルオツシロスコープの
一部を構成しているオツシロスコープ本体の各設
定部のつまみを設定し、前記設定器またはつまみ
の位置を読込んで記憶装置に記憶させる。
In addition, the settings for each of the above settings can be made by setting the setting device corresponding to each setting section of the programmable oscilloscope or by setting the knobs of each setting section of the oscilloscope body that constitutes a part of the programmable oscilloscope. Then, the position of the setting device or knob is read and stored in the storage device.

この各設定部に対応する設定内容を本明細書に
おいては設定データと記す。またかかる設定操作
をそれぞれの観測予定波形に対して行なつて、記
憶装置に記憶させる。本明細書においては1つの
観測予定波形に対する全設定データをプログラム
ステツプと記す。従つて記憶装置には複数の設定
データからなるプログラムステツプが複数記憶さ
れていることになり、通常は数十プログラムステ
ツプが記憶させてある。
The setting contents corresponding to each setting section are referred to as setting data in this specification. Further, such setting operation is performed for each waveform to be observed, and the result is stored in the storage device. In this specification, all setting data for one waveform to be observed is referred to as a program step. Therefore, a plurality of program steps consisting of a plurality of setting data are stored in the storage device, and normally several dozen program steps are stored.

また一方、各プログラムステツプは1グループ
として取扱われ、記憶装置からの読出し、書込み
は各プログラムステツプを構成する記憶データを
まとめて取扱われる。また各プログラムステツプ
を夫々識別するために、各プログラムステツプに
対応してたとえば番号を付し、記憶装置からのプ
ログラムステツプの読出しは前記字号を指定する
ことにより行なわれる。この番号の指定により観
測波形に応じたプログラムステツプを選択呼出し
て、選択したプログラムステツプにより各設定部
の設定を行ない波形観測が行なわれる。
On the other hand, each program step is handled as one group, and reading and writing from the storage device is handled as a group of stored data constituting each program step. Further, in order to identify each program step, a number is attached to each program step, for example, and reading of the program step from the storage device is carried out by designating the above-mentioned symbol. By specifying this number, a program step corresponding to the observed waveform is selectively called, and each setting section is set according to the selected program step, and waveform observation is performed.

しかるにプログラマブルオツシロスコープの使
用時において複数の連続したプログラムステツプ
群を順次選択して順次波形観測をする所謂オート
動作を行なわせる必要がある場合が生ずる。
However, when using a programmable oscilloscope, it may be necessary to perform so-called automatic operation in which a plurality of consecutive program step groups are sequentially selected and waveforms are observed sequentially.

このために従来のプログラマブルオツシロスコ
ープにおいては、1対のデジタルスイツチを用い
てその一方を最初のプログラムステツプの指定に
使用し、他方を最後のプログラムステツプの指定
に使用し、此の間の連続したプログラムステツプ
を順次読出すことによりプログラマブルオツシロ
スコープの各設定部の設定を順次行なつていた。
このために複数の連続したステツプ群を選択する
場合、操作者は次に選択するべき連続したプログ
ラムステツプの最初のプログラムステツプおよび
最後のステツプを記憶しておかねばならず、選択
すべき連続したステツプ群の数が多くなること、
プログラマブルオツシロスコープの操作性が悪く
なる欠点があつた。
For this purpose, conventional programmable oscilloscopes use a pair of digital switches, one of which is used to specify the first program step, the other one is used to specify the last program step, and the other is used to specify the last program step. By sequentially reading out the steps, each setting section of the programmable oscilloscope was set in sequence.
When selecting a plurality of consecutive program steps for this purpose, the operator must memorize the first program step and the last program step of the consecutive program steps to be selected next; The number of groups increases,
The programmable oscilloscope had the disadvantage of poor operability.

本発明は上記にかんがみなされたもので、上記
の欠点を解消したプログラマブルオツシロスコー
プにおけるプログラムステツプの読出し書込み方
法を提供することを目的とするものである。
The present invention has been made in view of the above, and it is an object of the present invention to provide a method for reading and writing program steps in a programmable oscilloscope, which eliminates the above-mentioned drawbacks.

以下、本発明を実施例により説明する。 The present invention will be explained below with reference to Examples.

第1図は本発明方法を適用した一実施例のブロ
ツク図である。1はプログラムステツプを記憶さ
せた記憶装置であり、2は記憶装置1から読出し
たプログラムステツプをオツシロスコープ本体に
導き、またオツシロスコープ本体の各設定部の設
定内容を記憶装置に導く入出力ポートであつて、
入出力指定レジスタ3により入力ポートと出力ポ
ートとが切替えられる。なお図の例では8組の入
出力ポートの場合の例であり添字1は出力用を、
添字2は入力用を示している。
FIG. 1 is a block diagram of an embodiment to which the method of the present invention is applied. 1 is a storage device that stores program steps; 2 is an input/output device that guides the program steps read from the storage device 1 to the oscilloscope body, and also guides the settings of each setting section of the oscilloscope body to the storage device. It is a port,
The input/output designation register 3 switches between input ports and output ports. The example in the figure is for eight pairs of input/output ports, and the subscript 1 is for output.
Subscript 2 indicates input.

4は記憶装置1のプログラムステツプが記憶さ
れた全範囲アドレスを複数(本実施例においては
4)に区分するときの各区分の最初のアドレス値
を設定するレジスタc,e,gおよびiと、各区
分の最後のアドレス値を設定するレジスタd,
f,hおよびjとからなる区分用のレジスタ群で
あり、各区分の一部が重複して設定されても支障
はない。
4 are registers c, e, g, and i for setting the first address value of each division when dividing the entire range of addresses in which the program steps of the storage device 1 are stored into a plurality of divisions (four in this embodiment); register d for setting the last address value of each section;
This is a register group for classification consisting of f, h, and j, and there is no problem even if a part of each classification is set overlappingly.

5は区分の選択をするレジスタであり、外部よ
り選択する区分に対応した数の設定が行なわれ
る。6はレジスタ5の出力により、レジスタcと
dとにより区分された第1の区分、レジスタeと
fとにより区分された第2の区分、レジスタgと
hとにより区分された第3の区分またはレジスタ
iとjとにより区分された第4の区分を指定する
グループレジスタであり、6はレジスタ5の出力
をデコードして前記第1、第2、第3また第4の
区分を選択するデコーダであり、7はデコーダ6
と協働してグループレジスタ5およびデコーダ6
とによつて選択された第1、第2、第3または第
4の区分の中の最初のレジスタc,e,gまたは
iを選択するか、最後のレジスタd,f,hまた
jを選択するかを設定するレジスタであり、外部
より設定が行なわれる。
Reference numeral 5 denotes a register for selecting a division, and a number corresponding to the division to be selected is set externally. 6 is a first division divided by registers c and d, a second division divided by registers e and f, a third division divided by registers g and h, or A group register designating a fourth division divided by registers i and j, and 6 a decoder which decodes the output of register 5 and selects the first, second, third or fourth division. Yes, 7 is decoder 6
group register 5 and decoder 6
Select the first register c, e, g or i in the first, second, third or fourth section selected by or select the last register d, f, h or j This register is used to set whether or not to use this function, and is set externally.

一方、8はカウント値をアドレスとして記憶装
置1のアドレス指定を行なうアドレスカウンタで
あり、9は後述する制御回路10から入力された
レジスタ群4中の1のレジスタに置数されたアド
レス値とアドレスカウンタ8のカウント値とを比
較する比較器であり、比較器9の出力は制御回路
10へ出力される。
On the other hand, 8 is an address counter that specifies the address of the storage device 1 by using the count value as an address, and 9 is an address counter that specifies the address of the storage device 1 by using the count value as an address, and 9 is the address value and address input from the control circuit 10, which will be described later, and which is set in the register 1 in the register group 4. This is a comparator that compares the count value of the counter 8, and the output of the comparator 9 is output to the control circuit 10.

制御回路10は読出し書込み設定器10−1の
出力を受けて記憶装置1に読出し信号または書込
み信号を出力するとともに、入出力指定レジスタ
3が入力側または出力側を選択する出力を発す
る。また制御回路10はアツプ/ダウン動作指示
器10−2からの出力によりアツプ動作、すなわ
ち記憶装置1のアドレスを増加させる旨を指示さ
れているときは、アドレスカウンタ8をインクレ
メントしかつレジスタ群4中の現在指定されてい
る区分の最後のアドレス値を指定しているレジス
タd,f,hまたはjの置数を比較器9に出力
し、前記インクレメント毎に比較信号を出力して
両者を比較器9で比較させる。また制御回路10
は比較器9が両入力の一致を検出したときの出力
を受けて、アドレスカウンタ8のカウント値をイ
ンクレメントすることを止めるように構成してあ
る。また制御回路10はアツプ/ダウン動作指示
器10−2からの出力によりダウン動作、すなわ
ち記憶装置1のアドレスを減少させる旨を指示さ
れているときは、アドレスカウンタ8のカウント
値をデクレメントしかつデコーダ6の出力により
現在指定されている区分の最初のアドレス値を指
定しているレジスタc,e,gまたはiの置数を
比較器9に出力し、前記デクレメント毎に比較信
号を出力して両者を比較器9で比較させる。また
制御回路10は比較器9が両入力の一致を検出し
たときの出力を受けて、アドレスカウンタ8のカ
ウント値をデクレメントすることを止めるように
構成してある。
The control circuit 10 receives the output of the read/write setting unit 10-1 and outputs a read signal or a write signal to the storage device 1, and the input/output designation register 3 issues an output for selecting the input side or the output side. Further, when the control circuit 10 is instructed to perform an up operation, that is, increase the address of the storage device 1 by the output from the up/down operation indicator 10-2, it increments the address counter 8 and increments the register group 4. The number set in the register d, f, h, or j that specifies the last address value of the currently specified section is output to the comparator 9, and a comparison signal is output at each increment to compare the two. A comparator 9 is used for comparison. Also, the control circuit 10
is configured to stop incrementing the count value of the address counter 8 upon receiving the output when the comparator 9 detects a match between both inputs. Further, when the control circuit 10 is instructed to perform a down operation, that is, to decrease the address of the storage device 1, by the output from the up/down operation indicator 10-2, it decrements the count value of the address counter 8 and The output of the decoder 6 outputs the number set in the register c, e, g, or i that specifies the first address value of the currently specified division to the comparator 9, and outputs a comparison signal for each decrement. The comparator 9 compares the two. Further, the control circuit 10 is configured to stop decrementing the count value of the address counter 8 upon receiving the output when the comparator 9 detects a match between both inputs.

まず、読出し書込み設定器10−1によつて読
出し指定をしたときは制御回路10は記憶装置1
に読出し信号を出力し、入出力切替レジスタ3に
読出し信号を出力する。そこで入出力ポート2は
出力用に切替り、記憶装置1はアドレスカウンタ
8のカウント値で示されたアドレスのプログラム
ステツプをポートp1,p1,r1,s1,t1,u1,v1
よびw1を介してオツシロスコープ本体に出力し、
アドレスカウンタ8で指定したアドレスに記憶し
てあるプログラムステツプの各設定データにより
オツシロスコープ本体の各設定部が設定される。
First, when reading is specified by the read/write setting device 10-1, the control circuit 10
A read signal is output to the input/output switching register 3, and a read signal is output to the input/output switching register 3. Therefore, the input/output port 2 is switched to output, and the storage device 1 transfers the program step of the address indicated by the count value of the address counter 8 to the ports p 1 , p 1 , r 1 , s 1 , t 1 , u 1 , output to the oscilloscope body via v 1 and w 1 ,
Each setting section of the oscilloscope body is set according to each setting data of the program step stored at the address specified by the address counter 8.

さらにアツプ/ダウン動作指示器10−2によ
りアツプ動作、すなわちアドレスの増加を指示し
ているときは、制御回路10はアドレスカウンタ
8のカウント値を読込む。次いでグループレジス
タ5およびレジスタ7で選択されている区分の最
後のレジスタd,f,hまたはjの置数を読込
む。いま仮に第1の区分が選択されているとすれ
ばレジスタdの置数が読込まれる。ついで制御回
路10はレジスタdの置数を比較器9に出力する
とともに比較指令信号を出力する。そこで比較器
9はレジスタdの置数とアドレスカウンタ8のカ
ウント値の両者を比較する。この比較結果は制御
回路10に出力され、レジスタdの置数の方が大
きいときはアドレスカウンタ8にカウントパルス
を出力してアドレスカウンタ8のカウント値を+
1するとともに、記憶装置1に読出し信号を出力
して記憶装置1の前のアドレス+1のアドレスに
記憶してあるプログラムステツプを出力させる。
また、レジスタdの置数とアドレスカウンタ8の
カウント値を比較した結果、両者が一致したとき
はアドレスカウンタ8にパルスを出力してアドレ
スカウンタ8の計数値をインクレメントすること
を止める。これはそのままインクレメントを続け
ればレジスタdの置数より大きいアドレスの指定
を行なうことになるためである。
Further, when the up/down operation indicator 10-2 instructs an up operation, that is, an increase in the address, the control circuit 10 reads the count value of the address counter 8. Next, the number set in the last register d, f, h or j of the section selected by group register 5 and register 7 is read. If the first category is now selected, the number in register d is read. Next, the control circuit 10 outputs the number set in the register d to the comparator 9 and also outputs a comparison command signal. Therefore, the comparator 9 compares both the number set in the register d and the count value of the address counter 8. This comparison result is output to the control circuit 10, and when the number set in register d is larger, a count pulse is output to the address counter 8 to increase the count value of the address counter 8.
1 and outputs a read signal to the memory device 1 to output the program step stored at the previous address +1 address in the memory device 1.
Further, as a result of comparing the number set in the register d and the count value of the address counter 8, if the two match, a pulse is output to the address counter 8 to stop incrementing the count value of the address counter 8. This is because if the increment continues, an address larger than the number set in register d will be specified.

つぎにアツプ/ダウン動作指示器10−2がア
ドレスの減少を指示しているときは、制御回路1
0はまずアドレスカウンタ8のカウント値を読込
む。ついでグループレジスタ5およびレジスタ7
で選択されている区分の最初のレジスタc,e,
gまたはiの置数を読込む。いま仮に第2の区分
が選択されているとすればレジスタeの置数が読
込まれる。ついで制御回路10はレジスタeの置
数を比較器9に出力するとともに比較指令を出力
する。そこで比較器9はレジスタeの置数とアド
レスカウンタ8のカウント値の両者を比較する。
この比較結果は制御回路10に出力され、レジス
タeの置数の方が小さいときはアドレスカウンタ
8にカウントパルスを出力して、アドレスカウン
タ8のカウント値を−1させるとともに、記憶装
置1に読出し信号を出力して記憶装置1の前のア
ドレス−1のアドレスに記憶しているプログラム
ステツプを出力させる。いまレジスタeの置数と
アドレスカウンタ8のカウント値を比較した結
果、一致しているときはアドレスカウンタ8にパ
ルスを出力してアドレスカウンタ8のカウント値
をデクレメントすることを止める。
Next, when the up/down operation indicator 10-2 instructs to decrease the address, the control circuit 1
0 first reads the count value of address counter 8. Then group register 5 and register 7
The first register c, e, of the section selected by
Read the position of g or i. If the second category is now selected, the number in register e is read. Next, the control circuit 10 outputs the number set in the register e to the comparator 9 and also outputs a comparison command. Therefore, the comparator 9 compares both the number set in the register e and the count value of the address counter 8.
The comparison result is output to the control circuit 10, and when the number set in the register e is smaller, a count pulse is output to the address counter 8 to decrease the count value of the address counter 8 by 1, and it is read out to the storage device 1. A signal is output to cause the program step stored at the previous address -1 of the memory device 1 to be output. As a result of comparing the number set in the register e and the count value of the address counter 8, if they match, a pulse is output to the address counter 8 to stop decrementing the count value of the address counter 8.

つぎに記憶装置1へのプログラムステツプの書
込み時は読出し書込み設定器10−1によつて書
込み信号を制御回路10に出力する。制御回路1
0は書込み信号を受けて入出力切替レジスタ3を
制御して入出力ポート2を入出力の双方向性に制
御する。この状態でオツシロスコープ本体の設定
部からの設定データはポートp2,q2,r2,s2,t2
u2,v2,w2を通して取り込むことも、またポー
トp1,q1,r1,s1,t1,u1,v1,w1を通して記憶
装置1に記憶させてあるプログラムステツプをオ
ツシロスコープ本体側へ送り出すことができる。
つぎに制御回路10はアドレスカウンタ8のカウ
ント値で指定されたアドレスを記憶装置1に指定
し、記憶装置1の前記アドレスにオツシロスコー
プ本体の設定部の設定データを記憶する。
Next, when writing a program step to the storage device 1, a write signal is output to the control circuit 10 by the read/write setting device 10-1. Control circuit 1
0 receives a write signal and controls the input/output switching register 3 to control the input/output port 2 to bidirectional input/output. In this state, the setting data from the setting section of the oscilloscope main unit is sent to ports p 2 , q 2 , r 2 , s 2 , t 2 ,
It is also possible to import program steps stored in the storage device 1 through ports p 1 , q 1 , r 1 , s 1 , t 1 , u 1 , v 1 , w 1 through ports u 2 , v 2 , w 2 . It can be sent to the oscilloscope main body.
Next, the control circuit 10 specifies the address specified by the count value of the address counter 8 to the storage device 1, and stores the setting data of the setting section of the oscilloscope main body at the address of the storage device 1.

以上の如く本発明によれば記憶装置のプログラ
ムステツプを記憶させてあるアドレス範囲を複数
に区分して、複数の区分のうちの所望の区分を選
択して、選択した区分のプログラムステツプを順
次読出すことができる。従つて複数の連続したプ
ログラムステツプ群を選択して、それぞれの区分
した範囲のプログラムステツプを読出してオツシ
ロスコープ本体の設定部を設定するときの操作性
は向上し、操作者は区分した最初のおよび最後の
プログラムステツプを複数憶えておく必要もな
い。
As described above, according to the present invention, the address range in which program steps are stored in a storage device is divided into a plurality of sections, a desired section is selected from the plurality of sections, and the program steps of the selected section are sequentially read. I can put it out. Therefore, operability is improved when selecting a plurality of consecutive program step groups and reading out the program steps in each divided range to set the settings section of the oscilloscope. There is no need to remember multiple and last program steps.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明方法を適用した一実施例のブロツク
図である。 1……記憶装置、2……入出力ポート、3……
入出力切替レジスタ、4……レジスタ群、5……
グループレジスタ、6……デコーダ、7……レジ
スタ、8……アドレスカウンタ、9……比較器、
10……制御回路、10−1……読出し書込み設
定器、10−2……アツプ/ダウン動作指示器。
The figure is a block diagram of an embodiment to which the method of the present invention is applied. 1... Storage device, 2... Input/output port, 3...
Input/output switching register, 4...Register group, 5...
Group register, 6...Decoder, 7...Register, 8...Address counter, 9...Comparator,
10...Control circuit, 10-1...Read/write setting device, 10-2...Up/down operation indicator.

Claims (1)

【特許請求の範囲】[Claims] 1 プログラマブルオツシロスコープにおいて、
それぞれのアドレス範囲の最初のアドレス値およ
び最後のアドレス値が設定されてプログラムステ
ツプを記憶する記憶装置のアドレス範囲内を複数
のアドレス範囲に区分する複数対のレジスタ群を
備えて、前記複数のレジスタ群中から一対のレジ
スタを指定し、指定した一対のレジスタ中の最後
のアドレス値とアドレスカウンタのカウント値と
を比較して前記最後のアドレス値とアドレスカウ
ンタのカウント値とが一致するまでアドレスカウ
ンタのカウント値を+1せしめ、または指定した
一対のレジスタ中の最初のアドレス値とアドレス
カウンタのカウント値とを比較して前記最初のア
ドレス値とアドレスカウンタのカウント値とが一
致するまでアドレスカウンタのカウント値を−1
せしめて、アドレスカウンタにより前記記憶装置
のアドレスを指定することを特徴とするプログラ
マブルオツシロスコープにおけるプログラムステ
ツプの読出し書込み方法。
1 In a programmable oscilloscope,
a plurality of pairs of registers for dividing an address range of a storage device into a plurality of address ranges into which a first address value and a last address value of each address range are set to store program steps; Specify a pair of registers from the group, compare the last address value in the specified pair of registers with the count value of the address counter, and run the address counter until the last address value and the count value of the address counter match. The count value of the address counter is increased by 1, or the first address value in the specified pair of registers is compared with the count value of the address counter, and the address counter is counted until the first address value and the count value of the address counter match. -1 value
A method for reading and writing program steps in a programmable oscilloscope, characterized in that the address of the storage device is specified by an address counter.
JP16492781A 1981-10-17 1981-10-17 Reading and writing method of program step in programable oscilloscope Granted JPS5866862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16492781A JPS5866862A (en) 1981-10-17 1981-10-17 Reading and writing method of program step in programable oscilloscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16492781A JPS5866862A (en) 1981-10-17 1981-10-17 Reading and writing method of program step in programable oscilloscope

Publications (2)

Publication Number Publication Date
JPS5866862A JPS5866862A (en) 1983-04-21
JPS6364748B2 true JPS6364748B2 (en) 1988-12-13

Family

ID=15802481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16492781A Granted JPS5866862A (en) 1981-10-17 1981-10-17 Reading and writing method of program step in programable oscilloscope

Country Status (1)

Country Link
JP (1) JPS5866862A (en)

Also Published As

Publication number Publication date
JPS5866862A (en) 1983-04-21

Similar Documents

Publication Publication Date Title
US4835736A (en) Data acquisition system for capturing and storing clustered test data occurring before and after an event of interest
EP0156316A2 (en) Memory device with data access control
KR920014184A (en) Video signal conversion device
US4093995A (en) Random access memory apparatus for a waveform measuring apparatus
US4763117A (en) Measurement instruments with multiple operation levels
US4198683A (en) Multiple waveform storage system
CA1057868A (en) Multiple-line display signal generating apparatus having a single line position control
JPS6364748B2 (en)
KR100299194B1 (en) Signal Transition Emphasis
JPS5824188A (en) Display area indicator
EP0123118A1 (en) Measurement instruments with multiple operation levels
JPS6352710B2 (en)
JP2605896B2 (en) Digital oscilloscope
JPS5876997A (en) Signal measuring apparatus
JPH0228783A (en) Data storage device
JP2936689B2 (en) Trigger generator
JPH048750B2 (en)
JP2934290B2 (en) Multi-channel voltage / current generator
JPH01174120A (en) Analog digital converter
SU1520574A1 (en) Device for training studentъs memory
JPH04364470A (en) Waveform displaying apparatus
JPH05133981A (en) Waveform display device
JPS63148170A (en) Logic analyzer
JPS6355029B2 (en)
JPH05119069A (en) Digital oscilloscope