Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH048750B2 - - Google Patents
[go: Go Back, main page]

JPH048750B2 - - Google Patents

Info

Publication number
JPH048750B2
JPH048750B2 JP16492681A JP16492681A JPH048750B2 JP H048750 B2 JPH048750 B2 JP H048750B2 JP 16492681 A JP16492681 A JP 16492681A JP 16492681 A JP16492681 A JP 16492681A JP H048750 B2 JPH048750 B2 JP H048750B2
Authority
JP
Japan
Prior art keywords
address
automatic operation
output
storage device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16492681A
Other languages
Japanese (ja)
Other versions
JPS5866861A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16492681A priority Critical patent/JPS5866861A/en
Publication of JPS5866861A publication Critical patent/JPS5866861A/en
Publication of JPH048750B2 publication Critical patent/JPH048750B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明はプログラマブルオツシロスコープにお
ける記憶装置のアドレス指定方法に関し、さらに
詳言すれば前記記憶装置のアドレスを順次+1ま
たは−1して指定するプログラマブルオツシロス
コープにおける記憶装置のアドレス指定方法に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of addressing a storage device in a programmable oscilloscope, and more specifically, the present invention relates to a method of addressing a storage device in a programmable oscilloscope. regarding the addressing method.

本明細書においてプログラマブルオツシロスコ
ープとはオツシロスコープ本体による波形表示に
必要なチヤンネルの選択、トリガモードの設定・
測定レンジの設定、表示波形の基準レベルの垂直
軸上の位置設定、垂直軸感度設定、水平軸時間値
設定、トリガ極性設定等の各設定部の設定内容を
観測予定波形に対応して予め記憶させ、観測波形
に対応して記憶させてある設定内容を読出し、読
出した設定内容に従つて各設定部を設定して波形
表示を行なうようにしたオツシロスコープをい
う。
In this specification, a programmable oscilloscope refers to the selection of channels necessary for waveform display on the oscilloscope itself, the setting of trigger modes, and
The settings of each setting section, such as measurement range setting, vertical axis position setting of the reference level of the displayed waveform, vertical axis sensitivity setting, horizontal axis time value setting, trigger polarity setting, etc., can be stored in advance according to the waveform to be observed. This refers to an oscilloscope that reads the stored settings corresponding to the observed waveform, sets each setting section according to the read settings, and displays the waveform.

また、上記の各設定内容の設定はプログラマブ
ルオツシロスコープに設けた各設定部に対応する
設定器またはプログラマブルオツシロスコープの
オツシロスコープ本体の各設定部のつまみを設定
し、前記設定器またはつまみ位置を読込んで記憶
装置に記憶させる。
In addition, to set each of the above settings, set the setting device corresponding to each setting section on the programmable oscilloscope or the knob of each setting section on the oscilloscope body of the programmable oscilloscope, and then use the setting device or knob. Read the position and store it in the storage device.

この各設定部に対応する設定内容を本明細書に
おいては設定データと記す。またかかる設定動作
をそれぞれの観測予定波形に対して行なつて、記
憶装置に記憶させる。また本明細書においては1
つの観測波形に対する全設定データをプログラム
ステツプと記す。従つて記憶装置には複数の設定
データからなるプログラムステツプが複数記憶さ
れていることになり、通常は数十プログラムステ
ツプが記憶させてある。
The setting contents corresponding to each setting section are referred to as setting data in this specification. Further, this setting operation is performed for each waveform to be observed, and the result is stored in the storage device. In addition, in this specification, 1
All setting data for one observed waveform is referred to as a program step. Therefore, a plurality of program steps consisting of a plurality of setting data are stored in the storage device, and normally several dozen program steps are stored.

また一方、各プログラムステツプは1グループ
として取扱われ、記憶装置からの読出し、書込み
は各プログラムステツプを構成する記憶データを
まとめて取扱われる。また各プログラムステツプ
に対応してたとえば記憶または番号を付し、記憶
装置からのプログラムステツプの読出しは前記番
号を指定することにより行なわれる。この番号指
定により観測波形に応じプログラムステツプを選
択呼出して、選択したプログラムステツプにより
各設定部の設定を行ない波形観測が行なわれる。
On the other hand, each program step is handled as one group, and reading and writing from the storage device is handled as a group of stored data constituting each program step. Further, each program step is stored or assigned a number corresponding to it, and reading of the program step from the storage device is carried out by designating the number. By specifying this number, a program step is selectively called in accordance with the observed waveform, and each setting section is set according to the selected program step to perform waveform observation.

しかるにプログラマブルオツシロスコープの使
用時において複数の連続したプログラムステツプ
群を順次選択する所謂オート動作と呼ばれる自動
動作が必要な場合がある。これは自動動作によつ
て順次読出したプログラムステツプの内容による
各設定部の設定の後、連続して波形観測をする場
合、または順次プログラムステツプを読出して検
査照合等をする場合である。
However, when using a programmable oscilloscope, it may be necessary to perform an automatic operation that sequentially selects a plurality of consecutive program step groups. This is the case when waveforms are continuously observed after each setting section is set according to the contents of program steps sequentially read out by automatic operation, or when the program steps are sequentially read out for inspection and verification.

このため従来のプログラマブルオツシロスコー
プにおいては、1対のデジタルスイツチ等を用い
てその一方の自動動作の開始のプログラムステツ
プを記憶させてある開始アドレスの指定を行なう
スイツチとして用い、他方を自動動作時の最後の
プログラムステツプが記憶させてある終了アドレ
スの指定を行なうスイツチとして用い、開始アド
レスから終了アドレスに到るまでアドレスを+1
づつ進めるように構成してあつて、自動動作は開
始アドレスと終了アドレスとの範囲内のみで行な
うようになつていた。
For this reason, conventional programmable oscilloscopes use a pair of digital switches, one of which is used as a switch for specifying a start address that stores the program step for starting automatic operation, and the other is used as a switch for specifying a start address during automatic operation. It is used as a switch to specify the end address stored in the last program step of the program, and increases the address by +1 from the start address to the end address.
It is configured to advance step by step, and automatic operation is performed only within the range of the start address and end address.

しかる後に、記憶装置の前記範囲の外に位置す
るアドレスに記憶させてあるプログラムステツプ
を読出して波形観測をし、そのアドレス位置から
自動動作に入ることはできなかつた。このため前
記範囲の外のプログラムステツプの記憶してある
アドレスから一旦、前記範囲内のアドレスにまで
手動操作によりアドレスを変更した後において、
自動動作を行なわせなければならない欠点があつ
た。
Thereafter, a program step stored at an address located outside the above range of the storage device was read out to observe the waveform, and automatic operation could not be started from that address location. Therefore, after manually changing the address from the stored address of the program step outside the range to the address within the range,
The drawback was that it required automatic operation.

本発明は上記にかんがみてなされたもので上記
の欠点を解消したプログラマブルオツシロスコー
プにおける記憶装置のアドレス指定方法を提供す
ることを目的とするものである。
The present invention has been made in view of the above, and it is an object of the present invention to provide a method for addressing a storage device in a programmable oscilloscope that eliminates the above-mentioned drawbacks.

以下、本発明を実施例により説明する。 Hereinafter, the present invention will be explained by examples.

第1図は本発明の一実施例のブロツク図であ
る。
FIG. 1 is a block diagram of one embodiment of the present invention.

1はプログラマブルオツシロスコープの記憶装
置であり、2は記憶装置1のアドレスを指定する
アドレスカウンタであり、3は自動動作の開始ア
ドレス値STを指定するレジスタである。
1 is a storage device of the programmable oscilloscope, 2 is an address counter that specifies the address of the storage device 1, and 3 is a register that specifies the start address value ST of automatic operation.

アドレスカウンタ2の出力は比較器4に入力し
て記憶装置1の最大アドレス値MAと比較し、か
つ比較器5に入力して自動動作の終了アドレス値
ETと比較する。比較器4はアドレスカウンタ2
の出力が最大アドレス値と一致したときのみ高レ
ベル出力を発生し、比較器5はアドレスカウンタ
2の出力が自動動作の終了アドレス値と一致した
ときのみ高レベル出力を発する。
The output of the address counter 2 is input to a comparator 4 and compared with the maximum address value MA of the storage device 1, and is input to a comparator 5 to be the end address value for automatic operation.
Compare with ET. Comparator 4 is address counter 2
The comparator 5 generates a high level output only when the output of the address counter 2 coincides with the maximum address value, and the comparator 5 generates a high level output only when the output of the address counter 2 coincides with the end address value of the automatic operation.

比較器4および5の出力はオアゲート6に入力
し、オアゲート6の出力はクロツクパルスCKが
一方の入力として印加されているアンドゲート7
に反転したうえ印加しアンドゲート7の出力はア
ドレスカウンタ2に印加し、アドレスカウンタ2
の出力をクロツクパルスCKによりインクレメン
トするように構成する。一方、オアゲート6の出
力はアンドゲート8に印加し、アンドゲート8の
出力でレジスタ3の置数をアドレスカウンタ2に
ロードするように構成する。なおアンドゲート8
にはクロツクパルスCKが一方の入力として反転
のうえ印加してある。
The outputs of comparators 4 and 5 are input to an OR gate 6, and the output of OR gate 6 is input to an AND gate 7 to which clock pulse CK is applied as one input.
The output of the AND gate 7 is applied to the address counter 2, and the output of the AND gate 7 is applied to the address counter 2.
The output of the clock pulse CK is configured to be incremented by the clock pulse CK. On the other hand, the output of the OR gate 6 is applied to an AND gate 8, and the number set in the register 3 is loaded into the address counter 2 by the output of the AND gate 8. Furthermore, and gate 8
The clock pulse CK is applied as one input after being inverted.

以上の如く構成した本実施例において、自動動
作を開始アドレスSTと終了アドレスETとの間の
アドレスP1より開始したとすれば、比較器4お
よび5はともに低電位出力を発生しており、アン
ドゲート7はそのゲートを開いており、クロツク
パルスCKによりアドレスカウンタ2の出力はク
ロツクパルスCKの加わる毎に+1されて記憶装
置2のアドレスをアドレスP1から+1づつ進め
る。この結果、アドレスカウンタ2の出力は終了
アドレス値ETにまで順次インクレメントされる。
アドレスカウンタ2の出力が終了アドレス値ET
と一致すれば比較器5は高レベル出力を発生し、
オアゲート6を通してアンドゲート7に印加され
て、アンドゲート7はそのゲートを閉じ、クロツ
クパルスCKのアドレスカウンタ2への印加を停
止する。一方、アンドゲート8はそのゲートを開
き、クロツクパルスCKを反転した信号がアドレ
スカウンタ2にロードパルスとして印加されて、
アドレスカウンタ2はレジスタ3の置数にプリセ
ツトされる。ここでレジスタ3には自動動作の開
始アドレス値STが置数してあるため、記憶装置
1にはアドレスカウンタを介して自動動作開始ア
ドレスSTが指定されることになる。この状態は
第2図において曲線aに示す如くであつて、破線
は自動動作を示し、実線は自動動作開始アドレス
への復帰を示している。
In this embodiment configured as above, if automatic operation is started from address P1 between start address ST and end address ET, comparators 4 and 5 both generate low potential outputs, The AND gate 7 is open, and the output of the address counter 2 is incremented by 1 each time the clock pulse CK is applied, thereby advancing the address of the storage device 2 by 1 from the address P1. As a result, the output of the address counter 2 is sequentially incremented to the end address value ET.
The output of address counter 2 is the end address value ET
If it matches, comparator 5 generates a high level output,
It is applied to AND gate 7 through OR gate 6, which closes its gate and stops applying the clock pulse CK to address counter 2. On the other hand, the AND gate 8 opens its gate, and a signal obtained by inverting the clock pulse CK is applied to the address counter 2 as a load pulse.
Address counter 2 is preset to the number set in register 3. Since the automatic operation start address value ST is stored in the register 3, the automatic operation start address ST is specified in the storage device 1 via the address counter. This state is shown by curve a in FIG. 2, where the broken line indicates automatic operation and the solid line indicates return to the automatic operation start address.

つぎに、自動動作を記憶装置1の最小アドレス
Miと自動動作開始アドレスSTとの間のアドレス
P2より開始したとすれば、アドレスP2は記憶装
置1の最小アドレスと自動動作開始アドレスST
との間にあり、比較器4および5は低レベル出力
を発生しているため、クロツクパルスCKはアン
ドゲート7を介してアドレスカウンタ2に加えら
れアドレスカウンタ2の出力はクロツクパルス
CK毎に+1されて第2図の曲線bの破線に示す
如く自動動作を行ない、アドレスカウンタ2の出
力が自動動作の終了アドレスETと一致すると比
較器5は高レベル出力を発生し、この高レベル出
力はオアゲート6を通してアンドゲート7に印加
され、前記の場合と同様のアドレスカウンタ2へ
のクロツクパルスCKの印加を禁止し、アンドゲ
ート8からロードパルスが出力されてアドレスカ
ウンタ2にはレジスタ3の置数がプリセツトされ
ることになる。この状態は第2図の曲線bに示す
如くである。
Next, set the automatic operation to the minimum address of storage device 1.
Address between Mi and automatic operation start address ST
If it starts from P 2 , address P 2 is the minimum address of storage device 1 and automatic operation start address ST.
Since the comparators 4 and 5 are generating low level outputs, the clock pulse CK is applied to the address counter 2 via the AND gate 7, and the output of the address counter 2 is the clock pulse.
The automatic operation is incremented by 1 for every CK and the automatic operation is performed as shown by the broken line of curve b in Figure 2. When the output of the address counter 2 matches the automatic operation end address ET, the comparator 5 generates a high level output. The level output is applied to the AND gate 7 through the OR gate 6, inhibiting the application of the clock pulse CK to the address counter 2 as in the above case, and the load pulse is output from the AND gate 8, and the address counter 2 receives the clock pulse CK from the address counter 2. The number will be preset. This state is as shown by curve b in FIG.

つぎに自動動作を自動動作の終了アドレスET
と記憶装置1の最大アドレスMAとの間のアドレ
スP3より開始したとすれば記憶装置1の最大ア
ドレスMAにおいて上記の場合と同様に動作し、
第2図の曲線cに示す如くアドレスP3から最大
アドレスMAまでは自動動作が行なわれ、選択さ
れたアドレスが最大アドレスMAにまで達したと
き、アドレスカウンタ2の出力のインクレメント
は停止され、アドレスカウンタ2にはレジスタ3
の置数がプリセツトされることになる。さらに自
動動作を続けると自動動作開始アドレスから自動
動作が始まることになる。
Next, set the automatic operation end address ET.
If it starts from the address P 3 between the maximum address M A of the storage device 1 and the maximum address M A of the storage device 1, it operates in the same way as in the above case at the maximum address M A of the storage device 1,
As shown by curve c in Figure 2, automatic operation is performed from address P 3 to the maximum address M A , and when the selected address reaches the maximum address M A , the increment of the output of address counter 2 stops. and register 3 is stored in address counter 2.
The number will be preset. If the automatic operation is continued further, the automatic operation will start from the automatic operation start address.

なお、以上の説明はアドレスを+1して行く場
合を例に説明したがアドレスを−1して行く場合
も同様に構成することができる。
Note that although the above description has been made using the case where the address is incremented by +1, the same configuration can be applied to the case where the address is incremented by -1.

以上の如く本発明によれば、自動動作の開始時
におけるアドレスカウンタの出力すなわち自動動
作開始時における記憶装置の選択アドレスにかか
わらず、アドレスカウンタの出力が自動動作の終
了アドレスまたは記憶装置の最大(小)アドレス
の何れか先に達したときにおいて、レジスタに予
め設定してある自動動作開始アドレスをプリセツ
トすることにより、従来のプログラマブルオツシ
ロスコープの自動動作時における欠点を解消し、
自動動作の開始時におけるアドレス位置の制約を
受けることはなくなる。従つて自動動作の開始時
に自動動作の開始アドレスと終了アドレス間以外
のアドレスに記憶させてあるプログラムステツプ
の内容を読み出したいときにおいてもそのアドレ
スを指定し、プログラムステツプの内容を読み出
した後、そのアドレス位置から自動動作に入るこ
とができて、その操作の自由度が増大する。
As described above, according to the present invention, regardless of the output of the address counter at the start of automatic operation, that is, the selected address of the storage device at the start of automatic operation, the output of the address counter is the end address of automatic operation or the maximum address of the storage device ( (Small) By presetting the automatic operation start address that is preset in the register when the first address is reached, the drawbacks of conventional programmable oscilloscopes during automatic operation are solved.
There is no longer any restriction on the address position at the start of automatic operation. Therefore, if you want to read the contents of a program step stored at an address other than the start address and end address of automatic operation at the start of automatic operation, specify that address, read the contents of the program step, and then read the contents of the program step. Automatic operation can be started from the address position, increasing the degree of freedom of operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明方法を適用した一実施例のブロ
ツク図。第2図は第1図に示した実施例の作用の
説明に供する図、 1……記憶装置、2……アドレスカウンタ、3
……レジスタ、4および5……比較器。
FIG. 1 is a block diagram of an embodiment to which the method of the present invention is applied. FIG. 2 is a diagram for explaining the operation of the embodiment shown in FIG. 1, 1...Storage device, 2...Address counter, 3
...Registers, 4 and 5...Comparators.

Claims (1)

【特許請求の範囲】[Claims] 1 プログラムステツプを記憶した記憶装置のア
ドレスを指定するアドレス指定手段の出力を順次
+1または−1して自動動作を行なう場合のプロ
グラマブルオツシロスコープにおける記憶装置の
アドレス指定方法において、自動動作の開始とと
もに前記アドレス指定手段の出力を順次+1また
は−1して、前記アドレス指定手段の出力が、前
記自動動作の終了アドレスまたは前記記憶装置の
一方側終端アドレスの何れかに最先に達したと
き、前記アドレス指定手段の出力を順次+1また
は−1することを停止せしめるとともに、予めレ
ジスタに設定した自動動作の開始アドレス値を前
記アドレス指定手段にプリセツトすることを特徴
とするプログラマブルオツシロスコープにおける
記憶装置のアドレス指定方法。
1. In a method of addressing a storage device in a programmable oscilloscope when automatic operation is performed by sequentially +1 or -1 the output of an addressing means that specifies the address of a storage device that stores program steps, The output of the addressing means is sequentially incremented by +1 or -1, and when the output of the addressing means reaches either the end address of the automatic operation or the end address on one side of the storage device, the A memory device in a programmable oscilloscope characterized in that the address designating means stops sequentially incrementing the output by +1 or -1, and presets an automatic operation start address value set in a register in advance in the address designating means. Addressing method.
JP16492681A 1981-10-17 1981-10-17 Address designating method of storage device in programable oscilloscope Granted JPS5866861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16492681A JPS5866861A (en) 1981-10-17 1981-10-17 Address designating method of storage device in programable oscilloscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16492681A JPS5866861A (en) 1981-10-17 1981-10-17 Address designating method of storage device in programable oscilloscope

Publications (2)

Publication Number Publication Date
JPS5866861A JPS5866861A (en) 1983-04-21
JPH048750B2 true JPH048750B2 (en) 1992-02-18

Family

ID=15802463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16492681A Granted JPS5866861A (en) 1981-10-17 1981-10-17 Address designating method of storage device in programable oscilloscope

Country Status (1)

Country Link
JP (1) JPS5866861A (en)

Also Published As

Publication number Publication date
JPS5866861A (en) 1983-04-21

Similar Documents

Publication Publication Date Title
US5539699A (en) Flash memory testing apparatus
JPS6331750B2 (en)
US4642519A (en) Digital wave observation apparatus
US4901009A (en) Method and device for the automatic recording of signal curves
US4673931A (en) Waveform data display
JPH048750B2 (en)
JP5176534B2 (en) Digital oscilloscope
GB2109210A (en) Signal measuring-split memory
US7246017B2 (en) Waveform measuring apparatus for measuring waveform data and writing measurement data to acquisition memory
SU1140123A1 (en) Signature analyser
JPH073350Y2 (en) IC test equipment
JPS6364748B2 (en)
JPH0145678B2 (en)
US4947167A (en) Apparatus for generating synchro/resolver stimulus signals
GB2066030A (en) Method of displaying logic signals and a logic signal measurement apparatus
SU1444673A1 (en) Device for measuring amplitude of sinusoidal voltage
JPH07128372A (en) Signal measuring method
SU1610279A1 (en) Digital recorder of recurrent signals
EP1246198B1 (en) Nonvolatile semiconductor memory device achieving shorter erasure time
SU1509961A1 (en) Device for counting and measuring the dimensions of objects
RU1795462C (en) Device for formation of testing programs
GB2119607A (en) Multi-channel display apparatus
SU1621021A1 (en) Data storage device
SU1267480A1 (en) Device for checking digital magnetic recording equipment
SU1249536A1 (en) Digital filter