JPS637495B2

JPS637495B2 -

Info

Publication number: JPS637495B2
Application number: JP55027137A
Authority: JP
Inventors: Toshio Takahashi; Masayuki Yasunaga
Original assignee: Kokusai Denshin Denwa KK
Current assignee: KDDI Corp
Priority date: 1980-03-04
Filing date: 1980-03-04
Publication date: 1988-02-17
Also published as: JPS56123150A

Description

【発明の詳細な説明】本発明は、データ伝送における誤り制御方式の
一種である自動再送方式（Automatic Repeat
Request；略してARQ方式と称す）の改良に関
し、特に、応答遅延時間が長い回線にてデータブ
ロツクを連続送出するデータ伝送に用いて有用で
あり、小容量のバツフアメモリを用いるだけで高
いスループツト（伝送効率）特性の得られる高能
率な自動再送方式に関する。

自動再送方式即ちARQ方式とは応答のための
回線を持つ自動再送による誤り訂正方式のことで
あり、データブロツクを連続送出する連続ARQ
としては従来GBN（Ｇｏ−Ｂack−Ｎ）方式と、
SR（Ｓelective−Ｒepeat）方式とが一般的に知ら
れている。GBN方式は受信側から再送要求信号
（Ｎegative−Acknowledgement、否定応答略し
てNACK）を送信側で受信した場合に、当該再
送要求信号即ちNACKに対応するデータブロツ
ク及びこれに後続する全てのデータブロツクを再
度送信する方式である。一方、SR方式は受信側
からのNACKに対応するデータブロツクのみを
選択的に再度送信する方式である。これら従来の
連続ARQ方式の代表例には夫々一長一短があり、
以下第１図及び第２図を参照して簡単に説明す
る。なお、第１図及び第２図ともに応答遅延時間
が７ブロツク長である回線における例であり、第
１図はGBN方式の送受信方法を示し、第２図は
SR方式の送受信方法を示す。

第１図において、ａは送信ブロツク列を、ｂは
受信ブロツク列を、ｃは受信出力列を夫々示し、
D₁，D₂，D₃……はデータブロツクであり、ACK
は肯定応答信号（Acknowledgement、肯定応
答）である。また、受信ブロツク列下側に付した
Ｘ印は誤りが検出されたことを示し、Ｘ印付のデ
ータブロツクに対して受信側から送信側へ
NACKが送出され、誤りの検出されなかつた正
しいデータブロツクに対してACKが送信側へ送
出される。そこで第１図の場合、最初のNACK
が３番目のデータブロツクD₃に対して一旦送出
されると、回線の応答遅延時間が７ブロツク長で
あることから、９番目のデータブロツクD₉の次
にD₃〜D₉の７個のデータブロツク群が再び送信
され、この再送は当該データブロツクD₃に対す
るACKが受信されるまで繰り返される（第１図
では３回）。ACKが送出された受信ブロツク列で
24番目のデータブロツクD₃は受信出力列に出力
され、その間の同受信ブロツク列で３番目〜23番
目のデータブロツクは捨てられ、受信出力列には
出力されない。以後、データブロツクD₄，D₅，
……に対してNACKが受信されれば上記と同様
な再送が行なわれる。但し第１図では、受信ブロ
ツク列で25番目以降のデータブロツクD₄，D₅，
……は正しく受信されているので、これらのデー
タブロツクD₄，D₅，……は受信出力列にそのま
ま出力されている。このようにGBN方式では正
しく受信したデータブロツクのうちで正しい番号
順のデータブロツクのみが受信出力列として出力
され、他は捨てられる（第１図ｃ）。この場合、
受信側にはバツフアメモリを必要としない利点が
あるが、正しく受信した再送データブロツクの多
くが捨てられるため次式(1)で与えられるスループ
ツト（伝送効率）ηは、衛星通信回線の如く応答
遅延時間が長い回線の場合には大幅に劣化すると
いう欠点がある。

η＝１−P_B／１＋P_B（Ｎ−１） ………(1) 但し、P_Bは回線のブロツク誤り率Ｎはブロツク数で表わした回線の応答遅延時間第２図において、ａは送信ブロツク列を、ｂは
受信ブロツク列を、ｃは受信バツフア入力列を、
ｄは受信出力列を夫々示す。このSR方式では、
３番目のデータブロツクD₃に対してNACKが受
信されると７ブロツク遅れて９番目のデータブロ
ツクD₉の次に再びD₃だけ送信され、次はD₁₀が送
信される。他のNACKが受信されたデータブロ
ツクD₅，D₁₀等も同様に当該データブロツクだけ
が再送され、この選択的な再送はACKが受信さ
れるまで繰り返される（第２図でD₃は３回再
送）。そして、受信ブロツク列のうち正しく受信
されたデータブロツクが全て逐次バツフアメモリ
に入力され（第２図ｃ）、バツフアメモリからは
第２図ｄに示すようにバツフア入力ブロツクの番
号順が正しくなつた時点でD₁，D₂，D₃，D₄，…
…の如く逐次出力される。したがつてSR方式で
のスループツトηは次式(2)で与えられることにな
り、応答遅延時間に依存せず理想的なスループツ
ト特性を示す。

η＝１−P_B ………(2) しかしこのSR方式では、バツフア入力ブロツ
クの番号順が正しくなるまでそれ以前に正しく受
信した全データブロツクをバツフアメモリに記憶
させる必要があり、オーバフローを避けるために
受信側に大容量（理論的には無限大）のバツフア
メモリを用意せねばならぬという欠点がある。

本発明は連続ARQ方式における上記従来技術
の欠点を改善するものであり、その目的は、応答
遅延時間に長い回線でデータブロツクを連続送信
する場合に、小容量のバツフアメモリを受信側に
用意するだけで理想値に近いスループツト特性を
得ることができるARQ方式を提供することにあ
る。この目的を達成するに当り、本発明は、受信
側にあつては正しく受信した新データブロツク及
び最初に正しく受信した再送データブロツクだけ
をバツフアメモリに入力し、送信側にあつては前
記受信側バツフアメモリのオーバーフローを避け
られ且つスループツトが向上するように、その再
送データブロツク及び新データブロツクの送出を
制御するという技術的思想に基づく。

以下、本発明に係る高能率な連続ARQ方式を
詳細に説明し、次いで具体的な回路構成について
説明する。

まず、本発明方式における送信及び受信制御の
手順について一般的概念で説明する。この場合説
明の容易のために、送信データブロツク列をD₁，
D₂，D₃，……，D_j，……とし、最初の誤りデー
タブロツクをD_jとする。

(1) 送信手順Ａ受信側からのD_jのNACKを送信側で受信し
た時点から或る時点までの間は、SR方式によ
る再送を行う。即ち、D_jのNACKを受信した
時点から当該D_jのACKを受信するまでの間、
ｎ回を限度としてNACK受信の都度D_jを再送
する。この再送の間、他のデータブロツクD_l
（但しｌ＞ｊ）についても、D_lがNACKならば
その都度D_lを再送し、D_lがACKならば次の新
データブロツクを送信する。

(2) 送信手順Ｂ上記送信手順Ａでのｎ回の再送によつても
D_jのACKを受信できなかつた場合に、この送
信手順Ｂによる再送を行う。即ち、（ｎ＋１）
回目のD_jのNACKを受信した時点からはD_jの
ACKを受信するまで、D_jを連続して送信する。
ただし、この連続送信の間に他のデータブロツ
クD_l（ｌ＞ｊ）のNACKを受信した場合は、そ
の時点だけはD_lを一回再送する。

(3) 送信手順Ｃ上記送信手順Ａ又はＡの後の送信手順Ｂによ
りD_jのACKの送信側で受信された後は、D_jの
後続データブロツクD_j+1，D_j+2，……に誤りが
あれば誤りブロツクのうち番号の若いものを最
初の誤りブロツクと見なして送信手順Ａに戻
る。但し、D_jの後に誤りブロツクがない場合
は新データブロツクを順次送信する。

(4) 受信手順受信側では、上記送信手順Ａ〜Ｃいずれの場
合の送信に対しても、送信されたデータブロツ
クが正しく受信されたか否かに応じてACK又
はNACKを送信側へ送出するものとし、正し
く受信された新データブロツク及び最初に正し
く受信された再送データブロツクだけを受信バ
ツフアメモリに入力する。

このような(1)〜(4)の手順によれば、受信バツフ
アメモリの容量は送信手順ＡにおけるD_jのｎ回
の再送にもとずくバツフア入力ブロツクを記憶で
きれば良いので、応答遅延時間がＮブロツク長の
場合には（ｎ＋１）Ｎブロツク長のバツフアメモ
リ容量とするだけで受信側でのオーバーフローを
避けることができる。また、この場合のスループ
ツト特性は送信手順Ａにおける再送限界回数ｎの
増大に伴いSR方式におけるη＝１−P_B（式(2)）の
理想値に近づくが、比較的小さいｎの値で十分良
好なスループツトを得ることができる。本発明方
式のスループツト特性を、ｎをパラメータとして
計算機シミユレーシヨンにより求めた結果を第７
図に示す。第７図において実線はＮ＝128の場合
を例にとり、ｎ＝１、ｎ＝２、ｎ＝３、ｎ＝４及
びｎ＝10の場合のブロツクエラーレイト（P_B）
対スループツト（η）との関係を夫々示す。な
お、式(1)で与えられるGBN方式でのスループツ
ト特性及び式(2)で与えられるSR方式でのスルー
プツト特性を参考比較のため破線GBN及びSRで
同図に示している。

第３図は、応答遅延時間がＮ＝７ブロツク長で
且つ送信手順Ａにおける再送限界回数がｎ＝１で
ある場合を例にとり、本発明方式の送受信方式を
具体的に示したものである。第３図において、ａ
は送信ブロツク列、ｂは受信ブロツク列、ｃは受
信バツフア入力列、ｄは受信出力列を夫夫示す。

第３図ａにおいて、時刻t₀からt₁の間は手順Ａ
による送信が行われ、D₃が最初の誤りブロツク
であることから（第３図ｂ参照）、SR方式により
D₃の再送が１回だけ行われる。このt₀〜t₁間に
NACKとなつたD₅，D₈については通常のSR方式
により夫々再送される。手順ＡによるD₃の再送
を行つても時刻t₁までにD₃のACKがなかつたた
め、時刻t₁からt₂までの間には手順Ｂによる送信
が行われ、２回目のD₃のNACKを受信した時刻
t₁からはD₃のACKを受信する時刻t₂まで連続して
D₃が送信される。このt₁〜t₂間にD₁₀のNACKが
受信された時点ではD₃の連続送信中であつても
D₁₀が再送される。手順ＢによるD₃の連続再送に
よりD₃に対するACKが受信されたのちは、この
ACK受信時刻t₂からは手順Ｃの送信が行われる
が、時刻t₂までの間には先に誤りブロツクとなつ
たD₃，D₅，D₈，D₁₀が全てACKとなるため、
D₁₄，D₁₅……の新データブロツクが順次送信さ
れる。

上記送信に対し受信側では、第３図ｃの如く、
手順Ｂにより連続再送された多数の再送データブ
ロツクD₃のうち最初にACKとなつたものだけが
バツフアメモリに入力される。そして第３図ｄに
示すように、正しく受信された新データブロツク
D₁，D₂がバツフアメモリから出力された後、再
送のD₃がバツフアメモリに入力されるまでの間
は、バツフアメモリに既に入力されている10個の
後続するデータブロツクD₄〜D₁₈は記憶されたま
ま出力されない。この場合、受信側の前記バツフ
アメモリの容量が（１＋１）×７＝14ブロツク長
であれば、オーバーフローを生じることはない。

第４図は本発明方式を実現するデータ伝送装置
の一般的構成を示す。図において、１は送信バツ
フアメモリで、送信したデータブロツクのACK
を受信するまで当該送信したデータブロツクを保
持するメモリーであり、メモリ容量は回線の応答
遅延時間と同じＮブロツク長で十分である。２は
データ送信装置で、送信バツフアメモリ１からの
入力データを所定の形式で送信する装置である。
３は送信側受信装置で、受信側からの応答信号が
ACK又はNACKのいずれであるかを検出するた
めの装置である。４は送信制御装置で、送信側受
信装置３からの検出信号（ACK／NACK）に応
じて送信バツフアメモリ１からデータ送信装置２
へ送出するデータブロツクを制御する装置であ
る。５はデータ受信装置で、送信側からの送信デ
ータブロツクを受信する装置である。６は受信監
視装置で、データ受信装置５がデータブロツクを
正しく受信したか否かを判定するための装置であ
る。７は受信出力制御装置で、受信監視装置６の
判定結果に応じてデータ受信装置５の受信データ
ブロツクを制御し、正しく受信したデータブロツ
クだけを番号順に出力するための装置であり、受
信バツフアメモリを内蔵する。８は受信側送信装
置で、受信監視装置６の判定結果に応じて、
ACK又はNACKを応答信号として送信側へ送出
するための装置である。９は通信回線である。斯
かる第４図の装置構成においては、送信側では送
信制御装置４が、また受信側では受信出力制御装
置７が夫夫従来の連続ARQ方式での構成と異な
るのである。以下、第５図について送信制御装置
４の具体的な一構成例を説明し、第６図について
受信出力制御装置７の具体的な一構成例を説明す
る。

第５図は送信バツフアメモリ１とともに送信制
御装置４（二点鎖線内）を示す。送信バツフアメ
モリ１はランダムアクセスメモリで実現される。
送信制御装置４は、ブロツク番号検出回路１０
と、書き込みアドレス指定回路１１と、書き込み
アドレス保持メモリ１２と、読み出しアドレス指
定回路１３と、ACK末確認ブロツク番号保持メ
モリ１４と、送信手順判別回路１５とで実現され
る。即ち、ブロツク番号検出回路１０は送信バツ
フアメモリ１への入力データブロツクａのブロツ
ク番号を検出する回路である。書き込みアドレス
指定回路１１は論理回路であり、送信側受信装置
３からのACK受信ブロツク番号を示す情報信号
ｆ及び書き込みアドレス保持メモリ１２からの送
信バツフアメモリ１中の書き込みアドレス状態を
示す情報信号ｄを基にして、ブロツク番号検出回
路１０からの情報信号ｂが示すブロツク番号に対
応する入力データブロツクａの書き込みアドレス
番号を指定するアドレス信号ｃを送信バツフアメ
モリ１及び書き込みアドレス保持メモリ１２へ送
出する。即ち、ブロツク番号検出回路１０と書き
込みアドレス指定回路１１と書き込みアドレス保
持メモリ１２とにより、送信バツフアメモリ１に
は既にACKを受信したデータブロツクが逐次消
されて新データブロツクを含め未だACKが受信
されていないデータブロツクが回線応答遅延時間
に相当するＮブロツク記憶されるのである。一
方、読み出しアドレス指定回路１３も論理回路で
あり、送信側受信装置３からの前記情報信号ｆ
（ACK受信ブロツク番号表示）及びNACK受信
ブロツク番号を表示する情報信号ｅと書き込みア
ドレス保持メモリ１２からの前記情報信号ｄ（送
信バツフアメモリ１中の書き込みアドレス状態表
示）と送信手順判別回路１５からの送信手順Ａ、
Ｂ、Ｃの選択を指定する情報信号ｇとを受けて、
送信バツフアメモリ１から読み出すべきデータブ
ロツクのアドレス番号を指定するアドレス信号ｈ
を当該送信バツフアメモリ１並びにACK未確認
ブロツク番号保持メモリ１４へ送出する。またｊ
は読み出されたデータブロツクである。また、
ACK未確認ブロツク番号保持メモリ１４は書き
込みアドレス保持メモリ１２からの前記情報信号
ｄ及び読み出しアドレス指定回路１３からの前記
アドレス信号ｈ（送信バツフアメモリ１から読み
出すべきデータブロツクのアドレス指定）を基に
して送信したブロツク番号を識別し、送信側受信
装置３から前記ACKの情報信号ｆを受けるまで
当該送信したデータブロツクのブロツク番号を順
に記憶保持する。送信手順判別回路１５は論理回
路であり、ACK未確認ブロツク番号保持メモリ
１４が記憶するACK未確認のブロツク番号順序
から、送信手順Ａ、Ｂ、Ｃのうちで用いるべき送
信手順を判別していずれかの送信手順であるかを
指定する前記情報信号ｇを出力する。なおｉは
ACK未確認ブロツク番号保持メモリ１４からの
信号である。即ち、送信手順判別回路１５は
ACK未確認ブロツク番号保持メモリ１４に記憶
されている一番若いブロツク番号を検出し、当該
ブロツク番号が記憶されている限り、ｎ回を限度
とするそのブロツク番号のデータブロツクの選択
的再送即ち送信手順Ａを読み出しアドレス指定回
路１３に指定し更にその後の連続再送即ち送信手
順Ｂを指定し、当該ブロツク番号の記憶が消えた
時点で送信手順をＣに変えて次なる一番若いブロ
ツク番号に対し送信手順Ａを指示するのである。
これに対応して読み出しアドレス指定回路１３
は、新データブロツク、ｎ回までの再送データブ
ロツク、割り込みの再送ブロツク、連続再送ブロ
ツクの読み出しを送信バツフアメモリ１に行わせ
ることになる。

第６図は受信側における受信出力制御装置４の
構成を示し、この受信出力制御装置４は受信バツ
フアメモリ１６と、書き込みアドレス指定回路１
７と、書き込み・読み出しアドレス保持メモリ１
８と、読み出しアドレス指定回路１９とで実現さ
れる。そして受信バツフアメモリ１６は（ｎ＋
１）×Ｎブロツク長のランダムアクセスメモリで
実現され、その機能は受信監視装置６からの判定
結果に従つてデータ受信装置５からの受信データ
ブロツクｋのうちで正しく受信したものだけを書
き込むと共に、書き込んだデータブロツクが正し
い番号順となつたところまでそれらを出力データ
ブロツクｍとして外部へ出力するものである。こ
の書き込み／読み出しの制御は書き込みアドレス
指定回路１７、書き込み・読み出しアドレス保持
メモリ１８及び読み出しアドレス指定回路１９に
よりなされる。この書き込みアドレス指定回路１
７は、受信監視装置６が正しい受信と判定したデ
ータブロツクの番号であるACK受信ブロツク番
号を示す当該受信監視装置６からの情報信号ｏを
受けると共に書き込み・読み出しアドレス保持メ
モリ１８からの受信バツフアメモリ１６における
書き込み及び読み出しのアドレス状態を示す情報
信号ｐを受け、受信バツフアメモリ１６に書き込
むべき正しいデータブロツクのアドレス番号を指
定するアドレス信号ｑを受信バツフアメモリ１６
及び書き込み・読み出しアドレス保持メモリ１８
へ送出する論理回路である。この書き込み・読み
出しアドレス保持メモリ１８は前記書き込みアド
レス指定回路１７からの書き込みアドレス信号ｑ
及び読み出しアドレス指定回路１９からの読み出
しアドレス信号ｒを夫々記憶保持する。読み出し
アドレス指定回路１９は論理回路であり、書き込
み・読み出しアドレス保持メモリ１８に記憶され
ている書き込みアドレス信号q′を受けて、受信バ
ツフアメモリ１６中に書き込まれているデータブ
ロツクのうちブロツク番号が正しい番号順となつ
ているところまでを当該受信バツフアメモリ１６
から出力させるため、読み出すべきアドレス番号
を示す読み出しアドレス信号ｒを送出する。即
ち、正しく受信されたデータブロツクはそのブロ
ツク番号とアドレス番号とが保持メモリ１８にて
対応づけられた状態で受信バツフアメモリ１６に
記憶され、保持メモリ１８の内容を参照して読み
出しアドレス指定回路１９により正しいブロツク
番号順に当該受信バツフアメモリ１６から読み出
される。データブロツクが受信バツフアメモリ１
６から読み出されると当該データブロツクの保持
メモリ１８における対応づけは消去され、新たな
正しいデータブロツクの書き込みに供される。

以上詳細に説明したように、本発明のARQ方
式即ち自動再生方式によれば、従来の連続ARQ
方式の代表例であるGBN方式に比較してスルー
プツト特性が格段に向上し、これに要する受信側
のバツフアメモリが小容量でもオーバーフローす
ることなく、大容量のバツフアメモリの使用で初
めて実現されるSR方式の理想的スループツト特
性に極めて近い特性を得ることができる。

【図面の簡単な説明】

第１図及び第２図は従来の連続ARQ方式の二
つの代表例を説明するための説明図、第３図は本
発明方式を説明するための説明図、第４図は本発
明方式を実現するデータ伝送装置の一例を示すブ
ロツク構成図、第５図は第４図の送信側要部の一
例を示すブロツク図、第６図は同第４図の受信側
要部の一例を示すブロツク図、第７図は本発明方
式のスループツト特性を従来方式のそれと比較し
て示すグラフである。図面中、１は送信バツフアメモリ、２はデータ
送信装置、３はACK／NACK検出用の送信側受
信装置、４は送信制御装置、５はデータ受信装
置、６は受信監視装置、７は受信出力制御装置、
８はACK／NACK送出用の受信側送信装置、９
は通信回線、１０はブロツク番号検出回路、１１
は書き込みアドレス指定回路、１２は書き込みア
ドレス保持メモリ、１３は読み出しアドレス指定
回路、１４はACK未確認ブロツク番号保持メモ
リ、１５は送信手順判別回路、１６は受信バツフ
アメモリ、１７は書き込みアドレス指定回路、１
８は書き込み・読み出しアドレス保持メモリ、１
９は読み出しアドレス指定回路、D₁，D₂，D₃，
……はデータブロツク、ｎは再送限界回数、
ACKは肯定応答信号、NACKは再送要求信号、
ａは入力データブロツク、ｂはブロツク番号を示
す信号、ｃは書き込みアドレス番号を指定する信
号、ｅはNACK受信ブロツク番号を示す信号、
ｆはACK受信ブロツク番号を示す信号、ｇは送
信手順の選択を指定する信号、ｈは送信バツフア
メモリから読み出すべきデータブロツクのアドレ
ス番号を指定する信号、ｊは送信データブロツ
ク、ｋは受信データブロツク、ｍは出力データブ
ロツク、ｏは正しい受信と判定したデータブロツ
クのブロツク番号を示す信号、ｑは受信バツフア
メモリに書き込むべきデータブロツクのアドレス
番号を指定する信号、ｒは受信バツフアメモリか
ら読み出すべきデータブロツクのアドレス番号を
指定する信号である。

Claims

【特許請求の範囲】

１送信側からのデータブロツクに対する受信側
からの応答のための回線を持ち、再送要求信号に
対応するデータブロツクを自動的に再送する誤り
制御を用いたデータ伝送において、受信側にあつ
ては正しく受信した新データブロツク及び最初に
正しく受信した再送データブロツクだけをバツフ
アメモリに記憶して当該バツフアメモリから正し
い番号順にデータブロツクを読み出し、送信側に
あつては最初に受信した再送要求信号に対応する
データブロツクに対してだけその肯定応答信号を
受信するまでは所定回数を限度とした再送要求の
都度の再送及びその後の再送要求に対する連続再
送を行い、当該最初の再送要求信号に対応するデ
ータブロツクに対する肯定応答信号を受信した後
はその後において最初に受信した再送要求信号に
対応するデータブロツクに対してその肯定応答信
号を受信するまで前記所定回数の再送及び連続再
送を行い、以後これを繰り返すことを特徴とする
データ伝送における自動再送方式。