JPS63875B2 - - Google Patents
Info
- Publication number
- JPS63875B2 JPS63875B2 JP58176916A JP17691683A JPS63875B2 JP S63875 B2 JPS63875 B2 JP S63875B2 JP 58176916 A JP58176916 A JP 58176916A JP 17691683 A JP17691683 A JP 17691683A JP S63875 B2 JPS63875 B2 JP S63875B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- test
- data
- output
- control section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はバブルメモリの試験を行うバブルメモ
リテスタに関する。
リテスタに関する。
技術の背景
バブルメモリの試験を行うバブルメモリテスタ
には汎用性のものと単能のものがある。汎用性の
ものはソフトウエアの開発によつて任意の対象機
種の試験が可能であり、試験条件の変更も自由に
できる。対象機種が限定したものに限られる単能
のバブルテスタは、第１図に示されるように、キ
ーボード１１から入力解析部１２を介して制御部
１３が起動され、試験シーケンスデータ部２１よ
り指定されたシーケンスで固定電源３７を介して
バブルドライバ１８の電流値を設定し、ライトリ
ードデータ部１９からの書込みおよび読出し条件
およびデータパターンジエネレータ２２からの所
定のデータパターンに従つてタイミングジエネレ
ータ２０を介してバブルドライバ１８を駆動して
供試バブルメモリ３０に書込む。該バブルメモリ
３０より読出されたデータはバブル検出部２３で
検出され比較判定部２４で書込まれたデータパタ
ーンと比較判定され、その結果が表示装置または
印刷機によつて出力される。
には汎用性のものと単能のものがある。汎用性の
ものはソフトウエアの開発によつて任意の対象機
種の試験が可能であり、試験条件の変更も自由に
できる。対象機種が限定したものに限られる単能
のバブルテスタは、第１図に示されるように、キ
ーボード１１から入力解析部１２を介して制御部
１３が起動され、試験シーケンスデータ部２１よ
り指定されたシーケンスで固定電源３７を介して
バブルドライバ１８の電流値を設定し、ライトリ
ードデータ部１９からの書込みおよび読出し条件
およびデータパターンジエネレータ２２からの所
定のデータパターンに従つてタイミングジエネレ
ータ２０を介してバブルドライバ１８を駆動して
供試バブルメモリ３０に書込む。該バブルメモリ
３０より読出されたデータはバブル検出部２３で
検出され比較判定部２４で書込まれたデータパタ
ーンと比較判定され、その結果が表示装置または
印刷機によつて出力される。
従来技術と問題点
しかしながら前述の汎用性のバブルメモリテス
タは対象機種および試験条件の変更については自
由度が大きいが、ソフトウエアの開発が容易でな
く、そのため数箇月の日時を要し、製造現場で使
用する場合立上げに長時間を必要とするという問
題点があり、さらに価格も高価である。また限定
した機種についてのみ試験可能なバブルメモリテ
スタは試験条件について変更ができないという問
題点がある。
タは対象機種および試験条件の変更については自
由度が大きいが、ソフトウエアの開発が容易でな
く、そのため数箇月の日時を要し、製造現場で使
用する場合立上げに長時間を必要とするという問
題点があり、さらに価格も高価である。また限定
した機種についてのみ試験可能なバブルメモリテ
スタは試験条件について変更ができないという問
題点がある。
発明の目的
本発明の目的は、前述の従来例の装置における
問題点にかんがみ、対象機種は限定し、試験のシ
ーケンスは固定するが、一回の試験ごとに試験条
件のデータを変更可能とするという構想に基づ
き、製造現場に適した立上げ時間の格段に短かく
かつ製造価格が安価で、実験用または特性測定用
としても利用可能なバブルメモリテスタを得るこ
とにある。
問題点にかんがみ、対象機種は限定し、試験のシ
ーケンスは固定するが、一回の試験ごとに試験条
件のデータを変更可能とするという構想に基づ
き、製造現場に適した立上げ時間の格段に短かく
かつ製造価格が安価で、実験用または特性測定用
としても利用可能なバブルメモリテスタを得るこ
とにある。
発明の構成
本発明においては、動作モードの指定および試
験条件を入力するキーボード、該キーボードから
の出力を受ける第１の入力解析部、試験モードの
場合該第１の入力解析部からの出力により起動さ
れる制御部、該制御部の出力により制御される試
験シーケンスデータ部、該試験シーケンスデータ
部からの初期設定データを受ける試験条件記憶
部、ライトリードデータ部、およびデータパター
ンジエネレータ、該試験条件記憶部、該ライトリ
ードデータ部および該データパターンジエネレー
タからの信号および該制御部からのスタート信号
を受けるタイミングジエネレータ、該試験条件記
憶部からの信号により設定されるプログラム電
源、該プログラム電源に設定された電流値の電流
パルスを受け該タイミングジエネレータからの出
力により駆動され供試バブルメモリを駆動するバ
ブルドライバ、データ表示モードの際該第１の入
力解析部の出力により起動されるデータ表示制御
部、該キーボードからの試験条件変更データを該
データ表示制御部からの信号により該試験条件記
憶部へ送る第２の入力解析部、該供試バブルメモ
リの出力を受けるバブル検出部、該バブル検出部
の出力と該データパターンジエネレータの出力を
比較判定し出力を該制御部へ帰還する比較判定
部、該制御部、該データ表示制御部、該試験条件
記憶部および該比較判定部の出力を受けて表示装
置に表示するビデオランダムアクセスメモリ制御
部、および該制御部および該比較判定部の出力を
受け印刷機を駆動するプリンタインタフエースを
具備し、それにより試験条件を試験ごとに変更可
能にした限定機種に専用のバブルメモリテスタが
提供される。
験条件を入力するキーボード、該キーボードから
の出力を受ける第１の入力解析部、試験モードの
場合該第１の入力解析部からの出力により起動さ
れる制御部、該制御部の出力により制御される試
験シーケンスデータ部、該試験シーケンスデータ
部からの初期設定データを受ける試験条件記憶
部、ライトリードデータ部、およびデータパター
ンジエネレータ、該試験条件記憶部、該ライトリ
ードデータ部および該データパターンジエネレー
タからの信号および該制御部からのスタート信号
を受けるタイミングジエネレータ、該試験条件記
憶部からの信号により設定されるプログラム電
源、該プログラム電源に設定された電流値の電流
パルスを受け該タイミングジエネレータからの出
力により駆動され供試バブルメモリを駆動するバ
ブルドライバ、データ表示モードの際該第１の入
力解析部の出力により起動されるデータ表示制御
部、該キーボードからの試験条件変更データを該
データ表示制御部からの信号により該試験条件記
憶部へ送る第２の入力解析部、該供試バブルメモ
リの出力を受けるバブル検出部、該バブル検出部
の出力と該データパターンジエネレータの出力を
比較判定し出力を該制御部へ帰還する比較判定
部、該制御部、該データ表示制御部、該試験条件
記憶部および該比較判定部の出力を受けて表示装
置に表示するビデオランダムアクセスメモリ制御
部、および該制御部および該比較判定部の出力を
受け印刷機を駆動するプリンタインタフエースを
具備し、それにより試験条件を試験ごとに変更可
能にした限定機種に専用のバブルメモリテスタが
提供される。
発明の実施例
本発明の一実施例としてのバブルメモリテスタ
のブロツク回路図が第２図に示される。このバブ
ルメモリテスタは、キーボード１１、第１の入力
解析部１２、制御部１３、データ表示制御部１
４、第２の入力解析部１５、試験条件記憶部１
６、プログラム電源１７、バブルドライバ１８、
ライトリードデータ部１９、タイミングジエネレ
ータ２０、試験シーケンスデータ部２１、データ
パターンジエネレータ２２、バブル検出部２３、
比較判定部２４、プリンタインタフエース２５、
ビデオランダムアクセスメモリ（Ｖ−RAM）制
御部、印刷機２７、表示装置２８を具備する。
のブロツク回路図が第２図に示される。このバブ
ルメモリテスタは、キーボード１１、第１の入力
解析部１２、制御部１３、データ表示制御部１
４、第２の入力解析部１５、試験条件記憶部１
６、プログラム電源１７、バブルドライバ１８、
ライトリードデータ部１９、タイミングジエネレ
ータ２０、試験シーケンスデータ部２１、データ
パターンジエネレータ２２、バブル検出部２３、
比較判定部２４、プリンタインタフエース２５、
ビデオランダムアクセスメモリ（Ｖ−RAM）制
御部、印刷機２７、表示装置２８を具備する。
以下、このバブルメモリテスタの動作を説明す
る。キーボード１１からの入力はまず入力解析部
１２で解析され、試験を行う場合は制御部１３に
起動をかける。制御部１３は試験シーケンスデー
タ部２１の初期設定データを試験条件記憶部１
６、ライトリードデータ部１９、およびデータパ
ターンジエネレータ２２に送り、タイミングジエ
ネレータ２０およびプログラム電源１７を初期設
定する。その後制御部１３はスタート信号をタイ
ミングジエネレータ２０に送り、タイミングジエ
ネレータ２０は駆動パルスをバブルドライバ１８
に送り、あらかじめプログラム電源１７によつて
設定されてある電流値の電流パルスをバブルメモ
リ３０に加え駆動する。
る。キーボード１１からの入力はまず入力解析部
１２で解析され、試験を行う場合は制御部１３に
起動をかける。制御部１３は試験シーケンスデー
タ部２１の初期設定データを試験条件記憶部１
６、ライトリードデータ部１９、およびデータパ
ターンジエネレータ２２に送り、タイミングジエ
ネレータ２０およびプログラム電源１７を初期設
定する。その後制御部１３はスタート信号をタイ
ミングジエネレータ２０に送り、タイミングジエ
ネレータ２０は駆動パルスをバブルドライバ１８
に送り、あらかじめプログラム電源１７によつて
設定されてある電流値の電流パルスをバブルメモ
リ３０に加え駆動する。
バブルメモリ３０から読出された出力はバブル
検出部２３で検出され、書込まれたデータパター
ンと比較判定部２４において比較判定され、その
結果が制御部１３に送られる。制御部１３はＶ−
RAM制御部２６およびプリンタインタフエース
２５へ表示を指示し、表示装置２８および印刷機
２７に結果が出力される。結果が良であれば制御
部１３はシーケンスデータを進め次の試験条件を
試験条件記憶部１６等から読出し、プログラム電
源１７およびタイミングジエネレータ２０に設定
しスタートをかけバブルメモリ３０を駆動する。
このようにして試験のシーケンスを進め、全シー
ケンスを終了すると制御部１３は表示装置２８お
よび印刷機２７に判定結果を出力する。
検出部２３で検出され、書込まれたデータパター
ンと比較判定部２４において比較判定され、その
結果が制御部１３に送られる。制御部１３はＶ−
RAM制御部２６およびプリンタインタフエース
２５へ表示を指示し、表示装置２８および印刷機
２７に結果が出力される。結果が良であれば制御
部１３はシーケンスデータを進め次の試験条件を
試験条件記憶部１６等から読出し、プログラム電
源１７およびタイミングジエネレータ２０に設定
しスタートをかけバブルメモリ３０を駆動する。
このようにして試験のシーケンスを進め、全シー
ケンスを終了すると制御部１３は表示装置２８お
よび印刷機２７に判定結果を出力する。
このバブルメモリテスタは一機種専用のため、
シーケンスデータ、ライトリードデータおよびデ
ータパターンのデータ等は固定データとなるが、
各ゲートの電流値およびタイミングを決定する試
験条件は変更可能であり、供試バブルメモリの臨
界条件を探すことができる。
シーケンスデータ、ライトリードデータおよびデ
ータパターンのデータ等は固定データとなるが、
各ゲートの電流値およびタイミングを決定する試
験条件は変更可能であり、供試バブルメモリの臨
界条件を探すことができる。
試験条件を変更する場合は、その指示をキーボ
ード１１より入力し、入力解析部１２を介してデ
ータ表示制御部１４を起動する。このデータ表示
制御部１４は入力解析部１５にキーボード１１か
らの入力を接続し、Ｖ−RAM制御部２６へ試験
条件のデータを送り、表示装置上に表示する。入
力解析部１５は続けてキーボード１１からの入力
を待ち、試験条件変更の入力があると、その部分
の条件データの記憶を変更する。変更終了後は再
び入力解析部１２にキーボード１１からの入力線
を戻す。試験終了後は入力解析部１２のキーボー
ド１１からの入力が有効になるため、試験の１回
ごとに条件の変更が可能である。
ード１１より入力し、入力解析部１２を介してデ
ータ表示制御部１４を起動する。このデータ表示
制御部１４は入力解析部１５にキーボード１１か
らの入力を接続し、Ｖ−RAM制御部２６へ試験
条件のデータを送り、表示装置上に表示する。入
力解析部１５は続けてキーボード１１からの入力
を待ち、試験条件変更の入力があると、その部分
の条件データの記憶を変更する。変更終了後は再
び入力解析部１２にキーボード１１からの入力線
を戻す。試験終了後は入力解析部１２のキーボー
ド１１からの入力が有効になるため、試験の１回
ごとに条件の変更が可能である。
本実施例においては、試験条件は表示装置２８
上に表示し、カーソルを移動させキーボード入力
によりデータを変更することができ、かつ連続で
同一条件で試験を行うことが可能で製造現場で用
いられるテスタとして、また実験用として適して
いる。ここに試験条件とは各フアンクシヨンゲー
トおよびコイルドライバの電流値および位相値で
ある。また本実施例のバブルメモリテスタは使用
開始のための準備期間（立上げの時間）として５
日間程度を見込めばよい。
上に表示し、カーソルを移動させキーボード入力
によりデータを変更することができ、かつ連続で
同一条件で試験を行うことが可能で製造現場で用
いられるテスタとして、また実験用として適して
いる。ここに試験条件とは各フアンクシヨンゲー
トおよびコイルドライバの電流値および位相値で
ある。また本実施例のバブルメモリテスタは使用
開始のための準備期間（立上げの時間）として５
日間程度を見込めばよい。
発明の効果
本発明によれば、製造現場に適した立上げ時間
の格段に短くかつ製造価格が安価で、実験用また
は特性測定用としても利用可能なバブルメモリテ
スタを得ることができる。
の格段に短くかつ製造価格が安価で、実験用また
は特性測定用としても利用可能なバブルメモリテ
スタを得ることができる。
第１図は従来用いられている単能形のバブルメ
モリテスタを示すブロツク回路図、および第２図
は本発明の一実施例としてのバブルメモリテスタ
の構成を示すブロツク回路図である。 １１…キーボード、１２…第１の入力解析部、
１３…制御部、１４…データ表示制御部、１５…
第２の入力解析部、１６…試験条件記憶部、１７
…プログラム電源、１８…バブルドライバ、１９
…ライトリードデータ部、２０…タイミングジエ
ネレータ、２１…試験シーケンスデータ部、２２
…データパターンジエネレータ、２３…バブル検
出部、２４…比較判定部、２５…プリンタインタ
フエース、２６…Ｖ−RAM制御部、２７…印刷
機、２８…表示装置、３０…供試バブルメモリ、
３７…固定電源。
モリテスタを示すブロツク回路図、および第２図
は本発明の一実施例としてのバブルメモリテスタ
の構成を示すブロツク回路図である。 １１…キーボード、１２…第１の入力解析部、
１３…制御部、１４…データ表示制御部、１５…
第２の入力解析部、１６…試験条件記憶部、１７
…プログラム電源、１８…バブルドライバ、１９
…ライトリードデータ部、２０…タイミングジエ
ネレータ、２１…試験シーケンスデータ部、２２
…データパターンジエネレータ、２３…バブル検
出部、２４…比較判定部、２５…プリンタインタ
フエース、２６…Ｖ−RAM制御部、２７…印刷
機、２８…表示装置、３０…供試バブルメモリ、
３７…固定電源。
Claims (1)
- １ 動作モードの指定および試験条件を入力する
キーボード、該キーボードからの出力を受ける第
１の入力解析部、試験モードの場合該第１の入力
解析部からの出力により起動される制御部、該制
御部の出力により制御される試験シーケンスデー
タ部、該試験シーケンスデータ部からの初期設定
データを受ける試験条件記憶部、ライトリードデ
ータ部、およびデータパターンジエネレータ、該
試験条件記憶部、該ライトリードデータ部および
該データパターンジエネレータからの信号および
該制御部からのスタート信号を受けるタイミング
ジエネレータ、該試験条件記憶部からの信号によ
り設定されるプログラム電源、該プログラム電源
に設定された電流値の電流パルスを受け該タイミ
ングジエネレータからの出力により駆動され供試
バブルメモリを駆動するバブルドライバ、データ
表示モードの際該第１の入力解析部の出力により
起動されるデータ表示制御部、該キーボードから
の試験条件変更データを該データ表示制御部から
の信号により該試験条件記憶部へ送る第２の入力
解析部、該供試バブルメモリの出力を受けるバブ
ル検出部、該バブル検出部の出力と該データパタ
ーンジエネレータの出力を比較判定し出力を該制
御部へ帰還する比較判定部、該制御部、該データ
表示制御部、該試験条件記憶部および該比較判定
部の出力を受けて表示装置に表示するビデオラン
ダムアクセスメモリ制御部、および該制御部およ
び該比較判定部の出力を受け印刷機を駆動するプ
リンタインタフエースを具備し、それにより試験
条件を試験ごとに変更可能にした限定機種に専用
のバブルメモリテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176916A JPS6070579A (ja) | 1983-09-27 | 1983-09-27 | バブルメモリテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176916A JPS6070579A (ja) | 1983-09-27 | 1983-09-27 | バブルメモリテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070579A JPS6070579A (ja) | 1985-04-22 |
| JPS63875B2 true JPS63875B2 (ja) | 1988-01-08 |
Family
ID=16021999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58176916A Granted JPS6070579A (ja) | 1983-09-27 | 1983-09-27 | バブルメモリテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070579A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01131564U (ja) * | 1988-03-01 | 1989-09-06 | ||
| JPH0286769U (ja) * | 1988-12-26 | 1990-07-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD808799S1 (en) | 2015-11-17 | 2018-01-30 | Hunter Fan Company | Carton with color striping |
-
1983
- 1983-09-27 JP JP58176916A patent/JPS6070579A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01131564U (ja) * | 1988-03-01 | 1989-09-06 | ||
| JPH0286769U (ja) * | 1988-12-26 | 1990-07-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6070579A (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63875B2 (ja) | ||
| JPS61128676A (ja) | 画像入力装置 | |
| US4423380A (en) | Method of testing a memory by scanning at increasing time intervals | |
| JPH08161476A (ja) | インターフェース用検査装置 | |
| JP2001195275A (ja) | 半導体試験装置のプログラム実行方式 | |
| KR970020059A (ko) | 균일사다리방식을 이용한 초음파진단장치의 디지탈스캔컨버터 | |
| JPH0299379A (ja) | プリンタ | |
| JPS626498A (ja) | メモリ評価装置 | |
| SU1610422A1 (ru) | Испытательный комплекс микропроцессорных приборов неразрушающего контрол | |
| JPH0268557U (ja) | ||
| JP2504947B2 (ja) | 表示装置の検査装置 | |
| SU1399745A1 (ru) | Устройство дл отладки программ | |
| JPS6261128A (ja) | 情報処理装置 | |
| KR920007510B1 (ko) | 프로세서의 상태 감지장치 | |
| JPH03188544A (ja) | 画像メモリ制御装置 | |
| JPS62277699A (ja) | メモリテスタ | |
| JPH0330041A (ja) | 自己診断機能付メモリ回路 | |
| JPS63874B2 (ja) | ||
| JPS62175671A (ja) | ロジツク・アナライザ | |
| JPH05312834A (ja) | 信号記憶表示装置 | |
| JPS6370178A (ja) | 試験装置 | |
| JPH0352682U (ja) | ||
| JPH0321936B2 (ja) | ||
| JPS59189459A (ja) | マイクロプロセツサシステムの動作解析装置 | |
| JPH04181332A (ja) | 制御装置チェック回路 |