JPS641057B2 - - Google Patents
Info
- Publication number
- JPS641057B2 JPS641057B2 JP57168402A JP16840282A JPS641057B2 JP S641057 B2 JPS641057 B2 JP S641057B2 JP 57168402 A JP57168402 A JP 57168402A JP 16840282 A JP16840282 A JP 16840282A JP S641057 B2 JPS641057 B2 JP S641057B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- base metal
- wiring pattern
- wiring board
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、セラミツク配線基板の製造方法に関
し、特に卑金属導体パターンの所要部に金電極を
形成する方法に関する。
し、特に卑金属導体パターンの所要部に金電極を
形成する方法に関する。
セラミツク配線基板には、接続導体パターンお
よびボンデイングやコンタクトのための電極部な
どすべての導体を金で形成したものがある。この
ような配線基板は、ボンデイングやコンタクトが
容易でかつ信頼性も高いが高価である。一方、す
べての導体を銅ペースト等の卑金属を用いて窒素
雰囲気中で焼成して形成した配線基板は、ボンデ
イングやコンタクトが困難である。このような配
線基板には、一般にICリードや端子は半田付け
して接続するのが接続部の信頼性が低いという欠
点があつた。
よびボンデイングやコンタクトのための電極部な
どすべての導体を金で形成したものがある。この
ような配線基板は、ボンデイングやコンタクトが
容易でかつ信頼性も高いが高価である。一方、す
べての導体を銅ペースト等の卑金属を用いて窒素
雰囲気中で焼成して形成した配線基板は、ボンデ
イングやコンタクトが困難である。このような配
線基板には、一般にICリードや端子は半田付け
して接続するのが接続部の信頼性が低いという欠
点があつた。
このため、出願人は、先にセラミツク基板上に
金等の貴金属導体ペーストを印刷して乾燥し、空
気雰囲気中で焼成して、まず貴金属導体を形成
し、その後に卑金属導体ペーストを用いて主配線
パターンを印刷し、乾燥後窒素雰囲気中で焼成し
て厚膜セラミツク基板を形成する技術を提案した
（特開昭57−130443号公報）。
金等の貴金属導体ペーストを印刷して乾燥し、空
気雰囲気中で焼成して、まず貴金属導体を形成
し、その後に卑金属導体ペーストを用いて主配線
パターンを印刷し、乾燥後窒素雰囲気中で焼成し
て厚膜セラミツク基板を形成する技術を提案した
（特開昭57−130443号公報）。
しかし、この技術は、まず貴金属導体を形成し
たのち、卑金属ペーストにより配線パターンを形
成する技術であるため、卑金属、たとえば銅を主
配線パターンとして多層配線を行う多層配線セラ
ミツク基板には適用できないものであつた。
たのち、卑金属ペーストにより配線パターンを形
成する技術であるため、卑金属、たとえば銅を主
配線パターンとして多層配線を行う多層配線セラ
ミツク基板には適用できないものであつた。
集積回路の進歩に伴い、多層配線のセラミツク
基板が広く使用されるような現在、主配線パター
ンとして卑金属を用いる多層配線基板の製造に適
用できる技術が求められており、しかも、接続部
の信頼性を低下せしめないセラミツク配線基板の
製造方法が求められていた。
基板が広く使用されるような現在、主配線パター
ンとして卑金属を用いる多層配線基板の製造に適
用できる技術が求められており、しかも、接続部
の信頼性を低下せしめないセラミツク配線基板の
製造方法が求められていた。
また、一旦貴金属ペーストを塗布してから空気
中で焼成し、そののち、卑金属ペーストで配線パ
ターンを形成し、窒素雰囲気中で焼成するため、
その焼成が二度手間となり、焼成工程が一回です
まない問題もあつた。
中で焼成し、そののち、卑金属ペーストで配線パ
ターンを形成し、窒素雰囲気中で焼成するため、
その焼成が二度手間となり、焼成工程が一回です
まない問題もあつた。
本発明は、このような要請に基づきなされたも
ので、卑金属を主配線パターンとする多層配線基
板の所要の接続部に金の電極を形成する安価でか
つ高信頼度のセラミツク配線基板を簡単な工程で
製造することができる製造方法を提供することを
目的とする。
ので、卑金属を主配線パターンとする多層配線基
板の所要の接続部に金の電極を形成する安価でか
つ高信頼度のセラミツク配線基板を簡単な工程で
製造することができる製造方法を提供することを
目的とする。
本発明の製造方法は、多層基板の主配線パター
ンを銅、ニツケル等の卑金属で形成し、その基板
の表面の主配線パターンの所要部に、窒素雰囲気
中で焼成可能な金ペーストを塗布した後乾燥し、
前記主配線パターンを形成した卑金属と金の合金
の融点以下でかつ500℃以上の温度範囲の窒素雰
囲気中で焼成して、前記主配線パターンの所要部
に金の電極を形成することを特徴とする。
ンを銅、ニツケル等の卑金属で形成し、その基板
の表面の主配線パターンの所要部に、窒素雰囲気
中で焼成可能な金ペーストを塗布した後乾燥し、
前記主配線パターンを形成した卑金属と金の合金
の融点以下でかつ500℃以上の温度範囲の窒素雰
囲気中で焼成して、前記主配線パターンの所要部
に金の電極を形成することを特徴とする。
ここで卑金属とは金以外の安価な金属をいう
（岩波書店発行「理化学辞典」第３版増補版
（1981年２月発行））。本発明では銅またはニツケ
ルが適する。
（岩波書店発行「理化学辞典」第３版増補版
（1981年２月発行））。本発明では銅またはニツケ
ルが適する。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第１図は、本発明の製造方法によつて製造され
たセラミツク配線基板の一例を示す平面図であ
り、第２図はそのＡ−Ａ断面図である。該セラミ
ツク配線基板は、アルミナやホーロー引き鉄板か
ら成る基板１の上に主配線パターン２，４，６が
３層に形成される。該主配線パターンは、銅等の
卑金属を用い公知の厚膜印刷技術やメツキ技術等
によつて形成される。勿論各層の間には、絶縁層
３，５が形成される。そして、ボンデイング電極
７およびコンタクト電極８には、窒素雰囲気中で
焼成可能な金ペーストを印刷技術等によつて塗布
し、オーブンやベルト炉などで乾燥する。これを
500℃以上でかつ金ペーストと接触している卑金
属（例えば銅）と金の合金の融点（銅の場合は
889℃）以下の温度範囲の窒素雰囲気中の焼成炉
で焼成する。
たセラミツク配線基板の一例を示す平面図であ
り、第２図はそのＡ−Ａ断面図である。該セラミ
ツク配線基板は、アルミナやホーロー引き鉄板か
ら成る基板１の上に主配線パターン２，４，６が
３層に形成される。該主配線パターンは、銅等の
卑金属を用い公知の厚膜印刷技術やメツキ技術等
によつて形成される。勿論各層の間には、絶縁層
３，５が形成される。そして、ボンデイング電極
７およびコンタクト電極８には、窒素雰囲気中で
焼成可能な金ペーストを印刷技術等によつて塗布
し、オーブンやベルト炉などで乾燥する。これを
500℃以上でかつ金ペーストと接触している卑金
属（例えば銅）と金の合金の融点（銅の場合は
889℃）以下の温度範囲の窒素雰囲気中の焼成炉
で焼成する。
この窒素雰囲気中で焼成するのは、主配線パタ
ーン２，４，６の卑金属の酸化の防止するためで
ある。特に、主配線パターン６は基板１の表面に
出ているためわずかな酸素があれば酸化してしま
う。空気中で500℃以上に温度を上げると、銅の
酸化は表面のみならず数ミクロン以上の深さ方向
にまで及び導体層として使用できない場合が生ず
る。また、窒素雰囲気中でも、焼成炉中に一部の
空気が混入して２〜20PPM程度の酸素濃度とな
るが、この程度であれば、主配線パターン６の表
面には極薄い酸化膜が形成されるが、導体として
の特性上にはほとんど影響はない。なお、この主
配線パターン６上に形成される極薄い酸化膜はワ
イヤボンデイングには致命的欠陥となるが、ワイ
ヤボンデイングを行う部分やコンタクト部分は、
金ペーストを用いるため、なんら問題とはならな
い。
ーン２，４，６の卑金属の酸化の防止するためで
ある。特に、主配線パターン６は基板１の表面に
出ているためわずかな酸素があれば酸化してしま
う。空気中で500℃以上に温度を上げると、銅の
酸化は表面のみならず数ミクロン以上の深さ方向
にまで及び導体層として使用できない場合が生ず
る。また、窒素雰囲気中でも、焼成炉中に一部の
空気が混入して２〜20PPM程度の酸素濃度とな
るが、この程度であれば、主配線パターン６の表
面には極薄い酸化膜が形成されるが、導体として
の特性上にはほとんど影響はない。なお、この主
配線パターン６上に形成される極薄い酸化膜はワ
イヤボンデイングには致命的欠陥となるが、ワイ
ヤボンデイングを行う部分やコンタクト部分は、
金ペーストを用いるため、なんら問題とはならな
い。
本実施例では、卑金属による主配線パターンと
金ペーストとを同時に焼成するときの主配線パタ
ーンの酸化を防止するため、窒素雰囲気中で焼成
する必要がある。卑金属の酸化防止のために窒素
雰囲気中で焼成する必要性については、出願人が
先に提案した特開昭57−130443号公報中にも同じ
旨の記載がされている。
金ペーストとを同時に焼成するときの主配線パタ
ーンの酸化を防止するため、窒素雰囲気中で焼成
する必要がある。卑金属の酸化防止のために窒素
雰囲気中で焼成する必要性については、出願人が
先に提案した特開昭57−130443号公報中にも同じ
旨の記載がされている。
このように、焼成炉中で焼成されることによ
り、ボンデイング性が良好で密着強度が強いボン
デイング電極７およびコンタクト電極８が形成さ
れる。該配線基板１上に搭載される集積回路チツ
プ１０は、金の細線１２により容易にボンデイン
グ電極７にボンデイングすることが可能である。
また、コンタクト電極８のコンタクト信頼性は大
である。
り、ボンデイング性が良好で密着強度が強いボン
デイング電極７およびコンタクト電極８が形成さ
れる。該配線基板１上に搭載される集積回路チツ
プ１０は、金の細線１２により容易にボンデイン
グ電極７にボンデイングすることが可能である。
また、コンタクト電極８のコンタクト信頼性は大
である。
また、本発明が搭載部品の個数や種類、あるい
は配線パターンの層数が上記実施例より多いもの
であつても適用できることは勿論である。
は配線パターンの層数が上記実施例より多いもの
であつても適用できることは勿論である。
本発明は、このように、多層配線基板の主配線
パターンを卑金属で形成し必要部分に金ペースト
の焼成によつて金電極を形成させることにより、
安価でかつボンデイング等が容易で接続信頼性が
高い多層セラミツク配線基板を製造することがで
き、しかもその焼成工程が一回ですみ製造工程を
簡単化することができる効果がある。
パターンを卑金属で形成し必要部分に金ペースト
の焼成によつて金電極を形成させることにより、
安価でかつボンデイング等が容易で接続信頼性が
高い多層セラミツク配線基板を製造することがで
き、しかもその焼成工程が一回ですみ製造工程を
簡単化することができる効果がある。
第１図は本発明の製造方法によつて製造された
セラミツク配線基板の一例を示す平面図。第２図
はそのＡ−Ａ断面図。 １……基板、２，４，６……主配線パターン、
３，５……絶縁層、７……ボンデイング電極、８
……コンタクト電極、１０……集積回路チツプ、
１２……細線。
セラミツク配線基板の一例を示す平面図。第２図
はそのＡ−Ａ断面図。 １……基板、２，４，６……主配線パターン、
３，５……絶縁層、７……ボンデイング電極、８
……コンタクト電極、１０……集積回路チツプ、
１２……細線。
Claims (1)
- 【特許請求の範囲】 １ セラミツク製の基板上に卑金属によつて多層
の主配線パターンを形成し、 該主配線パターン上の所要部分に焼成可能な金
ペーストを塗布した後乾燥し、 前記卑金属と金との合金の融点以下であつて
500℃以上の温度範囲の窒素雰囲気中で焼成して
前記主配線パターンの所要部に金電極を形成する ことを特徴とするセラミツク配線基板の製造方
法。 ２ 上記卑金属は銅である特許請求の範囲第１項
に記載のセラミツク配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168402A JPS5958848A (ja) | 1982-09-29 | 1982-09-29 | セラミツク配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168402A JPS5958848A (ja) | 1982-09-29 | 1982-09-29 | セラミツク配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958848A JPS5958848A (ja) | 1984-04-04 |
| JPS641057B2 true JPS641057B2 (ja) | 1989-01-10 |
Family
ID=15867450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168402A Granted JPS5958848A (ja) | 1982-09-29 | 1982-09-29 | セラミツク配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958848A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3225854B2 (ja) * | 1996-10-02 | 2001-11-05 | 株式会社デンソー | 厚膜回路基板及びそのワイヤボンディング電極形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940867A (ja) * | 1972-08-25 | 1974-04-17 | ||
| JPS6041859B2 (ja) * | 1980-02-13 | 1985-09-19 | 三菱電機株式会社 | 半導体容器 |
| JPS57130443A (en) * | 1981-02-06 | 1982-08-12 | Nec Corp | Substrate for hybrid integrated circuit |
-
1982
- 1982-09-29 JP JP57168402A patent/JPS5958848A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5958848A (ja) | 1984-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| JPS641057B2 (ja) | ||
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP2842711B2 (ja) | 回路基板 | |
| JPH0558678B2 (ja) | ||
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JPH06244307A (ja) | 低温焼成多層セラミック回路基板の製造方法 | |
| JPS63124596A (ja) | 回路基板 | |
| JPH0653625A (ja) | セラミック回路基板 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JP2842710B2 (ja) | 回路基板 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JPS6235552A (ja) | 半導体搭載装置の製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH0459778B2 (ja) | ||
| JPH02260599A (ja) | 多層基板の製造法 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JPH04334083A (ja) | 厚膜回路基板およびその製造方法 | |
| JPS63186492A (ja) | 回路基板の製造方法 | |
| JPS61256688A (ja) | 回路基板の製造方法 | |
| JPS6148992A (ja) | 混成集積回路の製造方法 | |
| JPS61144049A (ja) | 混成集積回路用基板 | |
| JPS62262494A (ja) | 多層回路基板の製造方法 | |
| JPH03109793A (ja) | 抵抗体付配線回路基板の製造方法 | |
| JPS61222196A (ja) | 厚膜導体の接続構造 |