Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6410871B2 - - Google Patents
[go: Go Back, main page]

JPS6410871B2 - - Google Patents

Info

Publication number
JPS6410871B2
JPS6410871B2 JP58073192A JP7319283A JPS6410871B2 JP S6410871 B2 JPS6410871 B2 JP S6410871B2 JP 58073192 A JP58073192 A JP 58073192A JP 7319283 A JP7319283 A JP 7319283A JP S6410871 B2 JPS6410871 B2 JP S6410871B2
Authority
JP
Japan
Prior art keywords
image signal
image
pixels
frames
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58073192A
Other languages
Japanese (ja)
Other versions
JPS59200371A (en
Inventor
Tomohide Inada
Kazuyoshi Yokogawa
Shigeru Minagami
Kikuo Umeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP58073192A priority Critical patent/JPS59200371A/en
Publication of JPS59200371A publication Critical patent/JPS59200371A/en
Publication of JPS6410871B2 publication Critical patent/JPS6410871B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/70Denoising; Smoothing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/50Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/73Deblurring; Sharpening
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/20Special algorithmic details
    • G06T2207/20172Image enhancement details
    • G06T2207/20192Edge enhancement; Edge preservation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、テレビジヨンカメラなどの撮像装置
で抽出した対象物の画像信号に対して空間フイル
タリング操作を行つて輪郭の強調やノイズ成分の
除去を行う画像信号処理方法および装置に関する
ものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention performs a spatial filtering operation on an image signal of an object extracted by an imaging device such as a television camera to enhance contours and remove noise components. The present invention relates to an image signal processing method and apparatus for performing.

〔従来技術〕[Prior art]

近時、頻繁に行われるようになつた画像処理技
術として空間フイルタリング操作という手法があ
る。これは、2次元的な入力画像の輝度情報を2
次元的に処理して新たな画像を得るための操作で
あるが、この空間フイルタリング操作の中でも特
に多く用いられるのが「たたみ込み波」と呼ば
れる処理である。
As an image processing technique that has recently become frequently used, there is a technique called spatial filtering operation. This converts the brightness information of a two-dimensional input image into 2
This is an operation for obtaining a new image through dimensional processing, and among these spatial filtering operations, a process called "convolution wave" is particularly frequently used.

第1図は、このたたみ込み波処理を説明する
ための図であつて、撮像装置によつて得られる画
像の画素を「x×y」個、各画素の座標を1,
1,1,2,……x,yとすると、各画素は第1
図aに示すようにa,1,1、a,1,2、……
a,x,yとして表わされる。
FIG. 1 is a diagram for explaining this convolutional wave processing, in which the number of pixels of the image obtained by the imaging device is ``x×y'', and the coordinates of each pixel are 1,
1, 1, 2, ... x, y, each pixel is the first
As shown in figure a, a, 1, 1, a, 1, 2,...
Represented as a, x, y.

このような構成の入力画像の中の画素a,m,
n〔m=1〜x,n=1〜y〕とその周囲の各画
素に対して水平方向にp個、垂直方向にq個配列
された要素、例えば第1図bに示すようなオペレ
ータb,1,1、b1,2、……b,3,3を作
用させると、 c(m,n)=b(1,1)・a(m−1,n −1)+b(1,2)・a(m−1,n) +b(1,3)・a(m−1,n+1) +b(2,1)・a(m,n−1) +b(2,2)・a(m,n)+b(2,3) ・a(m,n+1)+b(3,1)・a(m +1,n−1)+b(3,2)・a(m +1,n)+b(3,3)・a(m +1,n+1) ……(1) で表わされる第1図cに示すような変換画素c,
m,nが得られる。
Pixels a, m,
n [m=1~x, n=1~y] and each surrounding pixel, p elements are arranged in the horizontal direction and q elements in the vertical direction, for example, an operator b as shown in FIG. 1b. ,1,1,b1,2,...b,3,3, c(m,n)=b(1,1)・a(m-1,n-1)+b(1,2 )・a(m-1,n) +b(1,3)・a(m-1,n+1) +b(2,1)・a(m,n-1) +b(2,2)・a(m ,n)+b(2,3)・a(m,n+1)+b(3,1)・a(m+1,n-1)+b(3,2)・a(m+1,n)+b(3, 3)・a(m+1,n+1)...(1) A converted pixel c as shown in FIG. 1c,
m and n are obtained.

このような中央の1つの画素m,nに対する変
換画素c,m,nを求める操作を第1図aに示す
画素の全てに対して順次行うためには、第1図b
に示すオペレータを1画素ずつ移動させながら、
移動させるたびに上記第(1)式で示される演算を実
行するのであるが、このようにして求められた変
換画像は元の画像とは異なつた空間周波数を持つ
たものになる。
In order to sequentially perform the operation of determining the converted pixels c, m, n for one central pixel m, n for all the pixels shown in FIG.
While moving the operator shown in pixel by pixel,
Each time the image is moved, the calculation shown in equation (1) above is executed, and the transformed image obtained in this way has a spatial frequency different from that of the original image.

例えば、3×3マトリクスから成るオペレータ
とした場合、このオペレータはローパスフイルタ
として機能するため、低空間周波数の画像が強調
される。またオペレータを とした場合、このオペレータはハイパスフイルタ
として機能するため、高空間周波数の画像が強調
される。
For example, an operator consisting of a 3x3 matrix is In this case, this operator functions as a low-pass filter, so images with low spatial frequencies are emphasized. Also the operator In this case, this operator functions as a high-pass filter, so images with high spatial frequencies are emphasized.

ところで、このようなフイルタリング操作を実
現するためには、撮像装置から得られる画像信号
をデイジタル信号に変換してフレームメモリに記
憶しておき、これを順次アクセスしながら演算装
置で演算して出力するという操作を1フレームの
全画素に亘つて繰返す必要がある。
By the way, in order to realize such a filtering operation, the image signal obtained from the imaging device is converted into a digital signal, stored in a frame memory, and sequentially accessed and calculated by a calculation device and output. It is necessary to repeat this operation for all pixels in one frame.

ところが、このようなフイルタリング操作のた
めの演算は多項に亘る乗算処理を含むものであ
り、かつ各画素毎にこの演算を実行しなければな
らないため、長時間の処理時間を必要とし、研究
用以外にはとても実用し得ないという問題があ
る。例えば、3×3マトリクスから成るオペレー
タを使用した場合、1つの画素における変換画素
c,m,nを得るためにはフレームメモリを9回
アクセスし、9項に亘る積和演算が必要となる。
従つて1フレームが512×512画素で構成されてい
るとすれば、1フレームの処理を行うために
2359296回(=512×512×9)のアクセスと積和
演算を必要とし、1回のアクセスタイムを1μsec
とすると1フレームの全アクセス時間は約2.4秒
(=2359296×1×10-6〔sec〕)となり、また1回
の積和演算時間を10μsecとすると1フレームの全
積和演算時間は約24秒(=2359296×10×10-6
〔sec〕)となる。そして、オペレータのサイズが
大きい場合はそのサイズの2乗に比例して処理時
間も増大する。
However, calculations for such filtering operations involve multiplication processing over multiple terms, and this operation must be performed for each pixel, which requires a long processing time and is not suitable for research purposes. There is a problem that it cannot be put to practical use in any other way. For example, when using an operator consisting of a 3×3 matrix, in order to obtain converted pixels c, m, and n for one pixel, it is necessary to access the frame memory nine times and perform a product-sum operation over nine terms.
Therefore, if one frame consists of 512 x 512 pixels, in order to process one frame,
Requires 2359296 accesses (= 512 x 512 x 9) and sum-of-products operations, with one access time of 1 μsec
Then, the total access time for one frame is approximately 2.4 seconds (=2359296×1×10 -6 [sec]), and if the time for one product-sum calculation is 10 μsec, the total product-sum calculation time for one frame is approximately 24 seconds. seconds (=2359296×10×10 -6
[sec]). When the size of the operator is large, the processing time also increases in proportion to the square of the size.

このように従来から用いられている空間フイル
タリング操作では長時間の処理時間を必要とし、
研究用以外にはとても実用し得ないという問題が
ある。
Traditionally used spatial filtering operations require long processing times;
The problem is that it is very impractical for purposes other than research.

〔発明の目的および構成〕[Object and structure of the invention]

本発明はこのような事情に鑑みなされたもの
で、その目的は短時間のうちに対象物画像のノイ
ズ成分を除去できると共に輪郭の強調を行うこと
ができる画像信号処理方法および装置を提供する
ことにある。
The present invention has been made in view of the above circumstances, and its purpose is to provide an image signal processing method and apparatus that can remove noise components of an object image and enhance contours in a short period of time. It is in.

このために本発明は、水平方向にp個、垂直方
向にq個の画素領域を操作単位として設定したう
えで、対象物画像信号を複数画像フレームに亘つ
て繰返し抽出し、繰返し抽出される画像信号間に
おいて各画像フレーム相互の画素相対位置関係を
p×q個の操作単位に対応して1画素ずつ水平垂
直方向に各フレーム毎にずらしながら操作単位内
の各画像信号に対して付与する重み係数に対応し
たフレーム数の画像信号を加減演算し、その演算
結果を変換画像信号として出力するようにしたも
のである。すなわち、操作単位内の各画像信号に
対して重み係数を乗算するのに代えて、その重み
係数に対応した回数だけ各画像信号を加算または
減算するようにし、かつ中心画素の周囲の画像信
号を加算または減算する場合はフレームメモリの
アドレスを指定するアドレスカウンタのカウント
値を中心画素を基準としたアドレスにオフセツト
してこのオフセツトアドレスからスタートさせる
などしてフレーム相互の画素位置関係を相対的に
ずらし、さらにこのアドレスオフセツトは1フレ
ームの画像抽出が終了するたびに行うようにし、
これにより操作単位内の積和演算を重み係数の総
和に等しいフレーム数の画像抽出時間で終了し得
るようにしたものである。
To this end, the present invention sets p pixel regions in the horizontal direction and q pixels in the vertical direction as an operation unit, and then repeatedly extracts the object image signal over a plurality of image frames. Weights given to each image signal within an operation unit while shifting the relative positional relationship of pixels between each image frame among the signals by one pixel in the horizontal and vertical directions for each frame corresponding to p×q operation units. The image signals of the number of frames corresponding to the coefficients are subjected to addition/subtraction operations, and the results of the operations are output as converted image signals. That is, instead of multiplying each image signal within an operation unit by a weighting coefficient, each image signal is added or subtracted a number of times corresponding to the weighting coefficient, and the image signals surrounding the center pixel are When adding or subtracting, the count value of the address counter that specifies the address of the frame memory is offset to an address based on the center pixel, and the pixel positional relationship between the frames is determined relative to each other by starting from this offset address. Furthermore, this address offset is performed every time one frame of image extraction is completed.
This makes it possible to complete the product-sum calculation within an operation unit in the image extraction time of the number of frames equal to the total sum of weighting coefficients.

〔実施例〕〔Example〕

第2図は本発明による画像信号処理方法を適用
した装置の一実施例を示すブロツク図、第3図は
画像処理方法を説明するための図である。第2図
において、1は対象物(図示せず)を走査して1
フレーム当り例えば512×512画素から成る対象物
のアナログ画像信号AVを抽出する撮像装置、2
は撮像装置1から出力されるアナログ画像信号
AVをデイジタル画像信号Vに変換するAD変換
器、3はAD変換器2から出力されるデイジタル
画像信号Vと後述するフレームメモリ4から読出
された再生デイジタル画像信号RVとを加算また
は減算する演算器、4は演算器3から出力される
デイジタル画像信号V′を記憶するフレームメモ
リであり、1フレームの画像信号を記憶するのに
充分な記憶容量を有している。5はフレームメモ
リ4から読出された再生デイジタル画像信号RV
をアナログ画像信号ATVに変換するDA変換器、
6はアナログ画像信号ATVを受けて可視画像と
して表示する表示装置、7は前述の1〜6の各部
に必要な同期信号を分配供給すると共に、操作単
位(オペレータ)のサイズおよび重み係数の設定
を行い、これに基づき演算器3に対しては加算ま
たは減算の指令信号A/Sを与え、フレームメモ
リ4に対しては読出し、書込み、演算のサイクル
指令信号R/W/Aとアドレス信号ADRとを与
える制御回路であり、アドレス信号ADRの内容
を操作単位に対応して水平、垂直方向に1画素ず
つシフトする機能を有している。
FIG. 2 is a block diagram showing an embodiment of an apparatus to which the image signal processing method according to the present invention is applied, and FIG. 3 is a diagram for explaining the image processing method. In FIG. 2, 1 scans an object (not shown) and
an imaging device for extracting an analog image signal AV of an object consisting of, for example, 512 x 512 pixels per frame; 2;
is an analog image signal output from the imaging device 1
An AD converter that converts AV into a digital image signal V, and 3 an arithmetic unit that adds or subtracts the digital image signal V output from the AD converter 2 and a reproduced digital image signal RV read out from a frame memory 4, which will be described later. , 4 is a frame memory for storing the digital image signal V' output from the arithmetic unit 3, and has a storage capacity sufficient to store one frame of image signal. 5 is the reproduced digital image signal RV read out from the frame memory 4
A DA converter that converts the image into an analog image signal ATV,
6 is a display device that receives the analog image signal ATV and displays it as a visible image; 7 is a display device that distributes and supplies necessary synchronization signals to each of the units 1 to 6 described above, and also sets the size and weighting coefficient of the operating unit (operator); Based on this, an addition or subtraction command signal A/S is given to the arithmetic unit 3, and a cycle command signal R/W/A for reading, writing, and calculation and an address signal ADR are given to the frame memory 4. This control circuit has the function of shifting the contents of the address signal ADR one pixel at a time in the horizontal and vertical directions in accordance with the unit of operation.

このような構成において、制御回路7は撮像装
置1に対して同期信号を与え、該撮像装置1に対
象物の濃淡に応じた1フレームの画像信号AVを
繰返し抽出させる。また、AD変換器2に対して
も同期信号を与え、繰返し抽出させる画像信号
AVをデイジタル画像信号Vに変換させ、このデ
イジタル画像信号Vを演算器3の一方の演算入力
Aに入力させる。
In such a configuration, the control circuit 7 provides a synchronization signal to the imaging device 1, and causes the imaging device 1 to repeatedly extract one frame of image signal AV according to the shade of the object. In addition, a synchronization signal is also given to the AD converter 2, and the image signal is repeatedly extracted.
The AV is converted into a digital image signal V, and this digital image signal V is inputted to one calculation input A of the calculation unit 3.

一方、制御回路7は撮像装置1による対象物の
順次走査点の変化と同期して変化するアドレス信
号ADRをフレームメモリ4に与えると共に、ア
ドレス信号ADRが同一内容を示している時間
(1画素時間)内においてまずフレームメモリ4
を読出しモードに設定するサイクル指令信号R/
W/Aを出力し、次に演算器3の演算動作を開始
させるサイクル指令信号R/W/Aを出力し、最
後にフレームメモリ4を書込みモードに設定する
サイクル指令信号R/W/Aを出力する。また、
操作単位内のある重み係数に対応した演算が終了
するまで演算器3に対して加算または減算を実行
させるための指令信号A/Sを出力する。
On the other hand, the control circuit 7 provides the frame memory 4 with an address signal ADR that changes in synchronization with the change in the sequential scanning points of the object by the imaging device 1, and also provides the frame memory 4 with an address signal ADR that changes in synchronization with the change in the sequential scanning points of the object by the imaging device 1. ), first frame memory 4
Cycle command signal R/ to set the read mode.
W/A, then a cycle command signal R/W/A that starts the calculation operation of the arithmetic unit 3, and finally a cycle command signal R/W/A that sets the frame memory 4 to write mode. Output. Also,
A command signal A/S is outputted to the arithmetic unit 3 to cause the arithmetic unit 3 to perform addition or subtraction until the arithmetic operation corresponding to a certain weighting coefficient within the unit of operation is completed.

ここで、第3図aに示すようにb0〜b8から成る
サイズの操作単位が設定され、かつ各画素の重み
係数k〔b0〕〜k〔b8〕として第3図bに示すよう
な値が設定されたものとすると、制御回路7はま
ず中央の画素の画像信号Vをその重み係数k〔b0
=4に対応した回数だけ加算するため、デイジタ
ル画像信号Vと再生デイジタル画像信号RVの画
素位置関係が互に一致し、かつ再生デイジタル画
像信号RVの画素座標が「×=0,y=0」から
始まり「×=512,y=512」で終るアドレス信号
ADRを4回繰返し出力する。すなわち、制御回
路7はフレームメモリ4に対するアドレスオフセ
ツトが零のアドレス信号ADRを撮像装置1によ
る画像抽出動作と同期して4フレーム分だけ出力
する。同時に、演算器3には重み係数k〔b0〕が
正の値であるために加算動作を指示する。
Here, as shown in Fig. 3a, an operation unit of size consisting of b0 to b8 is set, and the weighting coefficients k[ b0 ] to k[ b8 ] for each pixel are shown in Fig. Assuming that such a value is set, the control circuit 7 first converts the image signal V of the center pixel into its weighting coefficient k [b 0 ].
= 4, the pixel positional relationship of the digital image signal V and the reproduced digital image signal RV match each other, and the pixel coordinates of the reproduced digital image signal RV are "x=0, y=0". Address signal starting from and ending with "x=512, y=512"
Output ADR repeatedly four times. That is, the control circuit 7 outputs the address signal ADR with zero address offset to the frame memory 4 for four frames in synchronization with the image extraction operation by the imaging device 1. At the same time, since the weighting coefficient k[b 0 ] is a positive value, the arithmetic unit 3 is instructed to perform an addition operation.

すると、演算器3においてはAD変換器2から
出力される画像信号Vとフレームメモリ4から読
出された再生デイジタル画像信号RVとの加算動
作が同一画素に関する信号同士で実行される。そ
して、この加算結果の信号V′は演算終了後に信
号R/W/Aによつてフレームメモリ4が書込み
モードに設定されるため、この時の信号RVの読
出しアドレスと同一アドレスに書込まれる。この
ような動作はアドレス信号ADRで示される画素
座標が変化するたびに実行され、しかも4フレー
ムの画像信号AVの抽出が終了するまで実行され
る。
Then, in the arithmetic unit 3, an addition operation between the image signal V outputted from the AD converter 2 and the reproduced digital image signal RV read out from the frame memory 4 is performed for signals related to the same pixel. Since the frame memory 4 is set to the write mode by the signal R/W/A after the calculation is completed, the signal V' resulting from this addition is written to the same address as the read address of the signal RV at this time. Such an operation is executed every time the pixel coordinates indicated by the address signal ADR changes, and is executed until the extraction of four frames of image signals AV is completed.

この結果、4フレームの画像信号AVの抽出が
終了した段階では、フレームメモリ4の各アドレ
スには1フレーム内の各画素における画像信号V
を4倍した画像信号4・Vが記憶される。
As a result, at the stage when the extraction of the image signal AV of four frames is completed, each address of the frame memory 4 has the image signal V at each pixel within one frame.
An image signal 4·V obtained by multiplying by 4 is stored.

次に制御回路7は操作単位内の画素b1の画像信
号Vをその重み係数k〔b1〕=−2に対応してフレ
ームメモリ4に既に記憶させた画像信号4・Vか
ら2回減算するため、デイジタル画像信号Vと再
生デイジタル画像信号RVの画素位置関係が第3
図cに示すように水平方向で「+1」、垂直方向
で「−1」だけずれるようにアドレス信号ADR
をオフセツトし、このオフセツトアドレスから始
まる512×512画素分のアドレス信号ADRを2回
出力する。すなわち、AD変換器2から演算器3
に入力される画像信号Vの画素座標は常に「x=
0,y=0」から始まり「x=511,y=511」で
終るが、例えば「x=m,y=n」の座標の再生
デイジタル画像信号RVが演算器3の一方の入力
Bに与えられるタイミングでは「x=m+1,y
=n−1」の座標の画像信号Vが他方の入力Aに
与えられるようにアドレス信号ADRの初期値を
「x=0−1=511」,「y=0+1=1」にオフセ
ツトし、このオフセツトアドレス「x=511,y
=1」から始まり「x=510,y=0」で終る512
×512画素分のアドレス信号ADRを2回繰返し出
力する。同時に、重み係数k〔b1〕が負の値であ
るために演算器3には減算動作を指示する。
Next, the control circuit 7 subtracts the image signal V of the pixel b 1 within the operation unit twice from the image signal 4·V already stored in the frame memory 4, corresponding to its weighting coefficient k[b 1 ]=-2. Therefore, the pixel positional relationship between the digital image signal V and the reproduced digital image signal RV is
As shown in Figure c, the address signal ADR is shifted by "+1" in the horizontal direction and "-1" in the vertical direction.
is offset, and the address signal ADR for 512×512 pixels starting from this offset address is output twice. In other words, from the AD converter 2 to the arithmetic unit 3
The pixel coordinates of the image signal V input to
0, y=0'' and ends at ``x=511, y=511,'' for example, if the reproduced digital image signal RV with the coordinates ``x=m, y=n'' is applied to one input B of the calculator 3. At the timing when “x=m+1,y
The initial values of the address signal ADR are offset to "x=0-1=511" and "y=0+1=1" so that the image signal V at the coordinates "=n-1" is given to the other input A. Offset address “x=511,y
512 starting from ``=1'' and ending with ``x=510, y=0''
The address signal ADR for ×512 pixels is repeatedly output twice. At the same time, since the weighting coefficient k[b 1 ] is a negative value, the arithmetic unit 3 is instructed to perform a subtraction operation.

すると、演算器3では「x=m,y=n」の座
標の再生デイジタル画像信号RV=4・Vが与え
られるタイミングにおいて「x=m+1,y=n
−1」の座標の画像信号Vが一方の入力Aに与え
られるため、「x=m,y=n」の画像信号RV
から水平方向で「+1」、垂直方向で「−1」だ
けずれた座標「x=m+1,y=n−1」の画像
信号Vを減算する動作がアドレス信号ADRの変
化毎に実行される。そして、この加算結果の信号
「RV−V=4・V−V」は演算終了後に「x=
m,y=n」で示されるフレームメモリ4のアド
レスに書込まれる。このような動作は2フレーム
の画像信号Vの抽出が終了するまで実行される。
Then, at the timing when the reproduced digital image signal RV=4·V of the coordinates "x=m, y=n" is given, the arithmetic unit 3 calculates "x=m+1, y=n".
Since the image signal V with the coordinates “-1” is given to one input A, the image signal RV with the coordinates “x=m, y=n”
The operation of subtracting the image signal V at the coordinates "x=m+1, y=n-1" shifted by "+1" in the horizontal direction and "-1" in the vertical direction from is performed every time the address signal ADR changes. Then, the signal “RV-V=4・V-V” as a result of this addition becomes “x=
The data is written to the address of the frame memory 4 indicated by "m, y=n". Such operations are executed until extraction of two frames of image signals V is completed.

この結果、2フレームの画像信号の抽出が終了
した段階では、フレームメモリ4の各アドレスに
は V〔x=m,y=n〕=4・V〔x=m,y =n〕−2・V〔x=m+1,y=n−1〕
……(2) で示される画像信号V〔x=m,y=n〕が記憶
される。
As a result, when the extraction of image signals for two frames is completed, each address in the frame memory 4 has V[x=m, y=n]=4・V[x=m,y=n]−2・V [x=m+1, y=n-1]
...(2) An image signal V [x=m, y=n] is stored.

次に、制御回路7は操作単位内の画素b2〜b8
画像信号Vの重み係数k〔b2〕〜k〔b8〕に対応し
て同様の演算を演算器3に実行させる。
Next, the control circuit 7 causes the arithmetic unit 3 to perform similar calculations corresponding to the weighting coefficients k[ b2 ] to k[b8] of the image signals V of the pixels b2 to b8 in the operation unit.

これにより、重み係数k〔b0〕〜k〔b8〕の絶対
値の総和に等しいフレーム数の画像信号Vを抽出
した段階では V〔x=m,y=n〕 =4・V〔x=m,y=n〕 −2・V〔x=m+1,y=n−1〕 −2・V〔x=m+1,y=n〕 −2・V〔x=m+1,y=n+1〕 −2・V〔x=m,y=n+1〕 −2・V〔x=m−1,y=n+1〕 −2・V〔x=m−1,y=n〕 −2・V〔x=m−1,y=n−1〕 −2・V〔x=m,y=n−1〕 ……(3) で示される画像信号V〔x=m,y=n〕がフレ
ームメモリの各アドレスに記憶される。すなわ
ち、従来方法と同一結果となる512×512画素の各
画像信号V〔x=m,y=n〕(但し、m=0〜
511、n=0〜511)の変換画像信号がフレームメ
モリ4に記憶される。
As a result, at the stage where the image signal V of the number of frames equal to the sum of the absolute values of the weighting coefficients k[b 0 ] to k[b 8 ] is extracted, V[x=m, y=n] = 4·V[x =m, y=n] -2・V[x=m+1,y=n-1] -2・V[x=m+1,y=n] -2・V[x=m+1,y=n+1] -2・V[x=m, y=n+1] −2・V[x=m−1, y=n+1] −2・V[x=m−1, y=n] −2・V[x=m− 1, y=n-1] -2・V[x=m, y=n-1] ...(3) The image signal V[x=m, y=n] shown in be remembered. That is, each image signal V [x=m, y=n] of 512×512 pixels gives the same result as the conventional method (however, m=0 to
511, n=0 to 511) are stored in the frame memory 4.

このようにしてフレームメモリ4に得られた変
換画像信号はDA変換器5においてアナログ画像
信号ATVに変換されて表示装置6に可視像とし
て表示される。
The converted image signal thus obtained in the frame memory 4 is converted into an analog image signal ATV by the DA converter 5 and displayed as a visible image on the display device 6.

従つて、重み係数k〔b0〕〜k〔b8〕を適切に設
定することにより、ノイズ成分が除去され、かつ
輪郭の強調された可視像を表示させることができ
る。そして、この可視像は、1フレーム当りの画
像抽出時間を例えば33msとすると、約0.7秒(33
×10-3×20=660ms)という極めて短時間で表示
させることができる。
Therefore, by appropriately setting the weighting coefficients k[b 0 ] to k[b 8 ], it is possible to remove noise components and display a visible image with enhanced contours. If the image extraction time per frame is, for example, 33 ms, this visible image will take about 0.7 seconds (33 ms).
×10 -3 ×20 = 660ms), which can be displayed in an extremely short time.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、p×q個のオペ
レータによる空間フイルタリング操作をフレーム
相互の画素位置関係のオフセツト操作と加減算操
作の組合せによつて行うようにしたものである。
このため、ノイズ成分の除去や輪郭の強調を極め
て短時間のうちに加減算のみで行うことが可能と
なる。従つて、X線画像の処理など各種の画像処
理に適用すれば極めて実用性のある装置を提供で
きる。
As described above, the present invention performs a spatial filtering operation using p.times.q operators by a combination of an offset operation of the pixel positional relationship between frames and an addition/subtraction operation.
Therefore, it is possible to remove noise components and enhance contours in a very short time by only adding and subtracting. Therefore, if applied to various image processing such as X-ray image processing, an extremely practical device can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の画像信号処理方法を説明するた
めの図、第2図は本発明の一実施例を示すブロツ
ク図、第3図は本発明の画像信号処理方法を説明
するための図である。 1……撮像装置、2……AD変換器、3……演
算器、4……フレームメモリ、5……DA変換
器、6……表示装置、7……制御回路。
FIG. 1 is a diagram for explaining a conventional image signal processing method, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a diagram for explaining the image signal processing method of the present invention. be. DESCRIPTION OF SYMBOLS 1... Imaging device, 2... AD converter, 3... Arithmetic unit, 4... Frame memory, 5... DA converter, 6... Display device, 7... Control circuit.

Claims (1)

【特許請求の範囲】 1 撮像装置によつて対象物を走査して抽出した
複数画素から成る画像信号に対して水平方向にp
個、垂直方向にq個のp×q個の画素領域を操作
単位として設定し、この操作単位内の各画像信号
に対して所定の重み係数を乗算してその総和を求
める操作を1画像フレームの全画素に亘つて実行
し、輪郭の強調やノイズ成分の除去を行う画像信
号処理方法において、 対象物画像信号を複数画像フレームに亘つて繰
返し抽出し、繰返し抽出される画像信号間におい
て各画像フレーム相互の画素相対位置関係を前記
操作単位に対応して1画素ずつ水平垂直方向に各
フレーム毎にずらしながら前記操作単位内の画像
信号に対して付与する重み係数に対応したフレー
ム数の画像信号を加減演算し、輪郭の強調やノイ
ズ成分の除去を行う画像信号処理方法。 2 撮像装置によつて対象物を走査して抽出した
複数画素から成る画像信号に対して水平方向にp
個垂直方向にq個のp×q個の画素領域を操作単
位として設定し、この操作単位内の各画像信号に
対して所定の重み係数を乗算してその総和を求め
る操作を1画像フレームの全画素に亘つて実行
し、輪郭の強調やノイズ成分の除去を行う画像信
号処理装置において、 複数画像フレームの画像信号を加減演算する演
算器と、前記撮像装置に対し対象物画像信号を複
数画像フレームに亘つて繰返し抽出させると共
に、繰返し抽出される画像信号間において各画像
フレーム相互の画素相対位置関係を前記操作単位
に対応して1画素ずつずらしながら前記操作単位
内の画像信号に対して付与する重み係数に対応し
たフレーム数の画像信号の加減演算を前記演算器
に実行させる制御装置とを備えたことを特徴とす
る画像信号処理装置。
[Claims] 1. P in the horizontal direction with respect to an image signal consisting of a plurality of pixels extracted by scanning an object with an imaging device.
One image frame is an operation in which a pxq pixel area of q pixels in the vertical direction is set as an operation unit, and each image signal within this operation unit is multiplied by a predetermined weighting coefficient and the sum is calculated. In an image signal processing method that is executed over all pixels of the image to emphasize contours and remove noise components, object image signals are repeatedly extracted over multiple image frames, and each image signal is extracted between the repeatedly extracted image signals. An image signal of a number of frames corresponding to a weighting coefficient given to an image signal within the operation unit while shifting the relative positional relationship of pixels between frames by one pixel horizontally and vertically for each frame corresponding to the operation unit. An image signal processing method that performs addition/subtraction operations to enhance contours and remove noise components. 2 P in the horizontal direction with respect to an image signal consisting of multiple pixels extracted by scanning the object with an imaging device.
Setting a pxq pixel area in the vertical direction as a unit of operation, multiplying each image signal in this unit of operation by a predetermined weighting coefficient and calculating the sum is performed in one image frame. An image signal processing device that performs processing on all pixels to enhance contours and remove noise components includes a computing unit that adds and subtracts image signals of multiple image frames; While repeatedly extracting the frames, the relative positional relationship between the pixels of each image frame is applied to the image signal within the operation unit while shifting the pixel relative positional relationship between each image frame by one pixel corresponding to the operation unit between the repeatedly extracted image signals. An image signal processing device comprising: a control device that causes the arithmetic unit to perform an addition/subtraction operation on an image signal of a number of frames corresponding to a weighting coefficient.
JP58073192A 1983-04-26 1983-04-26 Image signal processing method and device Granted JPS59200371A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58073192A JPS59200371A (en) 1983-04-26 1983-04-26 Image signal processing method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58073192A JPS59200371A (en) 1983-04-26 1983-04-26 Image signal processing method and device

Publications (2)

Publication Number Publication Date
JPS59200371A JPS59200371A (en) 1984-11-13
JPS6410871B2 true JPS6410871B2 (en) 1989-02-22

Family

ID=13511024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58073192A Granted JPS59200371A (en) 1983-04-26 1983-04-26 Image signal processing method and device

Country Status (1)

Country Link
JP (1) JPS59200371A (en)

Also Published As

Publication number Publication date
JPS59200371A (en) 1984-11-13

Similar Documents

Publication Publication Date Title
US4831447A (en) Method and apparatus for anti-aliasing an image boundary during video special effects
US4590582A (en) Image data processing apparatus for performing spatial filtering of image data
US4636850A (en) Apparatus and method for enhancement of video images
JPH1021387A (en) Image processing apparatus and processing method
JPS63121364A (en) Interpolator of television special effect apparatus
JPS6119077B2 (en)
JPS6410871B2 (en)
KR100463552B1 (en) Cubic convolution interpolation apparatus and method
JP3028626B2 (en) X-ray fluoroscopic image processing device
JPS6314285A (en) Picture blurring processing system
JPH0546744A (en) Image processing device
JPH05135169A (en) Two-dimensional spatial filter circuit
JP3455263B2 (en) Image processing device
JPH04354068A (en) Method and device for interpolating picture data
JPS61223888A (en) Graphic generator
JPH0918711A (en) Image shading elimination method and its device
JPH0658686B2 (en) Image processing device
JPH0223779A (en) Picture processing device
JPS62221076A (en) Picture processor
JPS62254276A (en) Histogram calculation system
JPH0289186A (en) Picture interpolating device
JPS63240680A (en) Image extension processing circuit
JPS58106592A (en) Image display
JPS59232538A (en) Ct apparatus
JPS5945577A (en) Addressing system of picture memory