JPS644372B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はシンセサイザ式受信装置に関するもの
である。

従来のシンセサイザ式受信装置のブロツクダイ
アグラムを第１図に示す。同図において、アンテ
ナ１から入来した信号電波は高周波アンプ２で増
幅され、局部発振器４および周波数混合器３によ
つて中間周波数に変換され、中間周波アンプ５を
経て検波器６で検波される。この出力はさらに低
周波アンプ７で増幅され、スピーカ８において音
声出力として再生される。一方、局部発振器４の
出力の一部はプログラマブルカウンタ１０に供給
され、分周比設定回路１３によつて設定された分
周比Ｎに応じて分周される。この出力は位相比較
器１１によつて基準周波数発生回路９の出力周波
数Ｆと比較され、その誤差成分がローパスフイル
タ１２を経て局部発振器４にフイードバツクされ
る。すなわち、位相同期ループ（以下PLL）回
路１６が構成され、局部発振器４は周波数Ｎ×Ｆ
にて安定に発振することになる。

ところで、分周比設定回路１３は選局パルス発
生器１５によつて制御されているため、アツプま
たはダウンパルス１７，１８が発生する毎に状態
が変わり、分周比Ｎがその都度変化していた。こ
の際、選局パルス発生の時間間隔がPLL回路１
６の応答時間に比べて十分長い場合は何ら問題は
ないが、前者に後者に比べて短くなつてくると、
PLL回路１６が完全に応答し終る前に分周比が
次々に変更されることになり、それが連続する
と、PLL回路１６がパルス発生器１５の回転に
対応しきれず、選局中の受信音が非常に不安定に
なるという欠点があつた。また、分周比設定回路
１３も入力パルスに対する応答速度に限界があ
り、アツプまたはダウンパルス１７，１８の繰り
返し速度がある一定値以上に早くなると、それ以
上の変化には追随できなくなり、パルス発生器１
５の回転操作速度と実際の周波数変化速度が対応
しなくなるという不都合があつた。

本発明は以上のような欠点を除去するものであ
り、以下、本発明について実施例の図面と共に説
明する。

第２図に本発明の一実施例を示す。同図におい
て、パルス発生器１５の出力はアツプダウンカウ
ンタ２１に供給され、この出力はラツチ回路２０
を経て分周比設定回路１３Ａに供給されている。

カウンタ２１は入力パルスに応じて状態が変化
し、その出力は周期パルス発生器２２により発生
されるラツチパルスにより時間Ｔ毎にラツチ回路
２０によつて読み込まれる。ラツチ回路２０によ
り読み込まれた値は、次のラツチパルスが来るま
で保持される。

分周比設定回路１３Ａではラツチ回路２０に新
しい値が読み込まれる度に、先の値とこの新しい
値とが加算（または減算）され、これが新しい分
周比Ｎとなるように動作する。

したがつて時間ＴをPLL回路１６の応答時間
に比べて大きくしておけば、PLL回路１６は時
間Ｔごとに分周比Ｎに対応して確実に追随して行
くことになる。なお、分周比設定回路１３Ａでの
加算または減算時間は時間Ｔに比べて十分小さ
い。

また、カウンタ２１の出力がラツチ回路２０に
読み込まれた直後に、周期パルス発生器２２から
発生されるリセツトパルスによつてカウンタ２１
はリセツトされ、再びパルス発生器１５からの入
力パルスをカウントする。

その後、先に述べた様にカウンタ２１の出力は
ラツチパルスによりラツチ回路２０に読み込ま
れ、分周比設定回路１３Ａで加算（または減算）
されるから、パルス発生器１５で発生されるパル
スの数と分周比設定回路１３Ａで設定される分周
比の増減数とが一致する。

これにより、実際の周波数がパルス発生器１５
により確実に制御されることになる。

すなわち、前述の従来例の様にパルス発生器１
５の回転操作速度と実際の周波数変化速度が対応
しないというような不都合がなくなる。

以上のように本発明によれば選局パルス発生器
１５から発生されるパルスの数が時間Ｔ毎に計数
され、その値に応じて分周比Ｎが増減されるとと
もに、このように設定された分周比Ｎに対応し
て、PLL回路が確実に応答するので、パルス発
生器１５により確実に周波数を制御することがで
きるばかりでなく、選局中の受信音が不安定にな
るということがなくなるなどすぐれた特徴を有す
るものである。

【図面の簡単な説明】

第１図は従来のシンセサイザ式受信装置のブロ
ツクダイヤグラム、第２図は本発明のシンセサイ
ザ式受信装置の１実施例を示す要部ブロツクダイ
ヤフラムである。 ３…周波数混合器、１６…PLL回路、４…選
局部発振器、１０…プログラマブルカウンタ、１
１…位相比較器、１３…分周比設定回路、１５…
選局パルス発生器、２０…ラツチ回路、２１…ア
ツプダウンカウンタ、２２…周期パルス発生器。

Claims (1)

【特許請求の範囲】
1. １ 位相同期ループ回路により制御される局部発
   振回路を有する受信装置において、選局のための
   入力によつてアツプパルスまたはダウンパルスを
   発生する選局パルス発生器と、周期的なラツチパ
   ルスとこのラツチパルスに続くリセツトパルスを
   発生する周期パルス発生器と、前記選局パルス発
   生器からのアツプパルスまたはダウンパルスを計
   数するとともに、前記周期パルス発生器からのリ
   セツトパルスによりリセツトされるカウンタと、
   前記周期パルス発生器により発生されるラツチパ
   ルスにより前記カウンタの出力が読み込まれるラ
   ツチ回路と、このラツチ回路の出力の値が変化す
   る度に、このラツチ回路にすでに設定されている
   値と前記ラツチ回路の出力値とを加算または減算
   して分周比Ｎとして前記位相同期ループ回路を構
   成するプログラマブルカウンタの分周比を設定す
   る分周比設定回路とを有し、前記プログラマブル
   カウンタの分周比の変化により前記発振周波数を
   変化させることを特徴とするシンセサイザ式受信
   装置。