JPS644664B2 - - Google Patents
Info
- Publication number
- JPS644664B2 JPS644664B2 JP56134925A JP13492581A JPS644664B2 JP S644664 B2 JPS644664 B2 JP S644664B2 JP 56134925 A JP56134925 A JP 56134925A JP 13492581 A JP13492581 A JP 13492581A JP S644664 B2 JPS644664 B2 JP S644664B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating
- layer
- semiconductor device
- layered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、第1の導電型を有する半導体基板内
に、その主面側から、第1の導電型とは逆の第2
の導電型を有する半導体領域が形成され、一方、
上記半導体基板の主面上に、上記半導体領域を外
部に臨ませる窓を有する絶縁性層状体が形成さ
れ、そして、その絶縁性層状体上に、上記窓を通
じて上記半導体領域にオーミツクに連結している
導電性層が形成されている半導体装置の改良に関
する。
に、その主面側から、第1の導電型とは逆の第2
の導電型を有する半導体領域が形成され、一方、
上記半導体基板の主面上に、上記半導体領域を外
部に臨ませる窓を有する絶縁性層状体が形成さ
れ、そして、その絶縁性層状体上に、上記窓を通
じて上記半導体領域にオーミツクに連結している
導電性層が形成されている半導体装置の改良に関
する。
このような半導体装置として、従来、第1図に
示す構成を有するものが提案されている。
示す構成を有するものが提案されている。
すなわち、例えば、N型の半導体基板1を有
し、その内に、その主面2側から、P型の半導体
領域3が形成されている。
し、その内に、その主面2側から、P型の半導体
領域3が形成されている。
一方、半導体基板1の主面2上に、半導体領域
3を外部に臨ませる窓4を有する絶縁性層状体5
が形成されている。
3を外部に臨ませる窓4を有する絶縁性層状体5
が形成されている。
この場合、絶縁性層状体5が、酸化物層6でな
る。この酸化物層6は、熱酸化処理によつて形成
される半導体基板1の表面の熱酸化膜である。
る。この酸化物層6は、熱酸化処理によつて形成
される半導体基板1の表面の熱酸化膜である。
また、絶縁性層状体5上に、窓4を通じて半導
体領域3にオーミツクに連結している導電性層7
が形成されている。
体領域3にオーミツクに連結している導電性層7
が形成されている。
さらに、半導体基板1の主面2と対向する他の
主面8上に、オーミツクに連結している導電性層
9が形成されている。
主面8上に、オーミツクに連結している導電性層
9が形成されている。
以上が、従来提案されている半導体装置の構成
である。
である。
このような構成を有する半導体装置は、半導体
基板1と半導体領域3との間に、PN接合10を
形成している。
基板1と半導体領域3との間に、PN接合10を
形成している。
このPN接合10を、半導体基板1と導電性層
7との間に、導電性層7側を負とする極性の電圧
を、導電性層9を介して印加することによつて、
逆バイアスしたとき、PN接合10の耐圧は、半
導体領域3の深さが一定であれば、半導体基板1
のドナー密度が小さい程大である。
7との間に、導電性層7側を負とする極性の電圧
を、導電性層9を介して印加することによつて、
逆バイアスしたとき、PN接合10の耐圧は、半
導体領域3の深さが一定であれば、半導体基板1
のドナー密度が小さい程大である。
しかしながら、一般に、半導体基板1の主面2
は、Na+などのイオンによつて汚染され、正の電
荷12を帯電している。このため、半導体基板1
の主面2側の電子密度が、内部に比し大になつて
いる。従つて、半導体基板1の主面2における正
の電荷12は、半導体基板1の主面2側に、正の
電荷12に応じた分、さらに、ドナーを導入して
いることと等価である。よつて、半導体基板1
が、ドナー密度の小なるものであつても、その主
面2側では、ドナー密度が大であるのと等価であ
る。
は、Na+などのイオンによつて汚染され、正の電
荷12を帯電している。このため、半導体基板1
の主面2側の電子密度が、内部に比し大になつて
いる。従つて、半導体基板1の主面2における正
の電荷12は、半導体基板1の主面2側に、正の
電荷12に応じた分、さらに、ドナーを導入して
いることと等価である。よつて、半導体基板1
が、ドナー密度の小なるものであつても、その主
面2側では、ドナー密度が大であるのと等価であ
る。
従つて、第1図に示す半導体装置の場合、PN
接合10の耐圧を高くすることに一定の限界を有
していた。
接合10の耐圧を高くすることに一定の限界を有
していた。
一方、第1図に示す半導体装置において、半導
体基板1と導電性層7との間に電圧を印加したと
きの絶縁性層状体5の絶縁耐圧は、その厚さが比
較的薄くても、PN接合10の耐圧に比し高い。
体基板1と導電性層7との間に電圧を印加したと
きの絶縁性層状体5の絶縁耐圧は、その厚さが比
較的薄くても、PN接合10の耐圧に比し高い。
その理由は、絶縁性層状体5が、半導体基板1
の表面の熱酸化膜でなる酸化物層6であるので、
その厚さが比較的薄くても、ピンホールやボイド
を実質的に有しないか、有するとしても無視し得
る程度にしか有さず、このため、絶縁破壊が生じ
難いからである。
の表面の熱酸化膜でなる酸化物層6であるので、
その厚さが比較的薄くても、ピンホールやボイド
を実質的に有しないか、有するとしても無視し得
る程度にしか有さず、このため、絶縁破壊が生じ
難いからである。
従つて、第1図に示す半導体装置の場合、PN
接合10の耐圧を高くすることに一定の限度を有
する理由で、半導体基板1と導電性層7との間に
印加される電圧に対する耐圧を高くすることに一
定の限度を有していた。
接合10の耐圧を高くすることに一定の限度を有
する理由で、半導体基板1と導電性層7との間に
印加される電圧に対する耐圧を高くすることに一
定の限度を有していた。
また、従来、第2図に示すような構成を有する
半導体装置も提案されている。
半導体装置も提案されている。
第2図に示す半導体装置は、第1図で上述した
半導体装置において、次に点が異なることを除い
て、第1図で上述した半導体装置と同様の構成を
有する。
半導体装置において、次に点が異なることを除い
て、第1図で上述した半導体装置と同様の構成を
有する。
すなわち、絶縁性層状体5が、半導体基板1側
の半絶縁性層21と、その半絶縁性層21上の絶
縁性層22とでなる。
の半絶縁性層21と、その半絶縁性層21上の絶
縁性層22とでなる。
この場合、半絶縁性層21は、酸素を含む例え
ば半絶縁性ポリシリコン層でなるか、または半絶
縁性アモルフアスシリコン層とその上に形成され
た窒素を含む、例えば半絶縁性ポリシリコン層ま
たは半絶縁性アモルフアスシリコン層とでなる。
また、絶縁層22は、いわゆるCVD法によつて
形成された、例えばシリコン酸化物層でなる。
ば半絶縁性ポリシリコン層でなるか、または半絶
縁性アモルフアスシリコン層とその上に形成され
た窒素を含む、例えば半絶縁性ポリシリコン層ま
たは半絶縁性アモルフアスシリコン層とでなる。
また、絶縁層22は、いわゆるCVD法によつて
形成された、例えばシリコン酸化物層でなる。
以上が、従来、提案されている他の半導体装置
の構成である。
の構成である。
このような構成を有する半導体装置は、絶縁性
層状体5が半絶縁性層21を有し、それが半導体
基板1の主面2に接している。また、半絶縁性層
21は、高抵抗ではあるが絶縁物ではない。この
ため、半導体基板1の主面2は、第1図の場合で
上述した正の電荷12を帯電していない。従つ
て、半導体基板1のドナー密度は、主面2側と内
部とで実質的に等しい。
層状体5が半絶縁性層21を有し、それが半導体
基板1の主面2に接している。また、半絶縁性層
21は、高抵抗ではあるが絶縁物ではない。この
ため、半導体基板1の主面2は、第1図の場合で
上述した正の電荷12を帯電していない。従つ
て、半導体基板1のドナー密度は、主面2側と内
部とで実質的に等しい。
従つて、第2図に示す半導体装置の場合、PN
接合10の耐圧を、第1図の場合に比し高くする
ことができる。
接合10の耐圧を、第1図の場合に比し高くする
ことができる。
しかしながら、第2図に示す半導体装置の場
合、半導体基板1と導電性層7との間に電圧を印
加したときの絶縁性層状体5を構成している絶縁
性層22の絶縁耐圧は、その厚さが比較的厚くて
も低い。
合、半導体基板1と導電性層7との間に電圧を印
加したときの絶縁性層状体5を構成している絶縁
性層22の絶縁耐圧は、その厚さが比較的厚くて
も低い。
その理由は、絶縁層22が、第1図の絶縁性層
状体5を構成している絶縁層6のような半導体基
板1の表面の熱酸化膜ではなく、CVD法などに
よつて形成されるので、その厚さが比較的厚くて
も、多くのピンホールやボイドを有し、このた
め、絶縁破壊が生じ易いからである。
状体5を構成している絶縁層6のような半導体基
板1の表面の熱酸化膜ではなく、CVD法などに
よつて形成されるので、その厚さが比較的厚くて
も、多くのピンホールやボイドを有し、このた
め、絶縁破壊が生じ易いからである。
従つて、第2図に示す半導体装置の場合、絶縁
性層状体5を構成している絶縁性層22の絶縁耐
圧が低い理由で、半導体基板1と導電性層7との
間に印加される電圧に対する耐圧を高くすること
に一定の限度を有していた。
性層状体5を構成している絶縁性層22の絶縁耐
圧が低い理由で、半導体基板1と導電性層7との
間に印加される電圧に対する耐圧を高くすること
に一定の限度を有していた。
また、これを回避するためには、絶縁性層22
の厚さを十分厚くする必要があり、また、このた
め、絶縁性層22を簡易に形成することができな
い、という欠点を有していた。
の厚さを十分厚くする必要があり、また、このた
め、絶縁性層22を簡易に形成することができな
い、という欠点を有していた。
よつて、本発明は、第1図及び第2図で上述し
た半導体装置の利点を有し、しかしながら、欠点
を有しない、新規な半導体装置を提案せんとする
もので、以下、述べるところから明らかとなるで
あろう。
た半導体装置の利点を有し、しかしながら、欠点
を有しない、新規な半導体装置を提案せんとする
もので、以下、述べるところから明らかとなるで
あろう。
第3図は、本発明による半導体装置の実施例を
示す。
示す。
第3図に示す本発明による半導体装置は、第2
図で上述した半導体装置において、次の点が異な
ることを除いて、第2図で上述した半導体装置と
同様の構成を有する。
図で上述した半導体装置において、次の点が異な
ることを除いて、第2図で上述した半導体装置と
同様の構成を有する。
すなわち、半導体基板1と、絶縁性層状体5を
構成している半絶縁性層21との間に、導電性層
7の絶縁性層状体5上の部下において、その部に
対応しているパターンを有し、且つ第1図の酸化
物層6と同様に、半導体基板1の主面2の熱酸化
膜でなる酸化物層31が配されている。
構成している半絶縁性層21との間に、導電性層
7の絶縁性層状体5上の部下において、その部に
対応しているパターンを有し、且つ第1図の酸化
物層6と同様に、半導体基板1の主面2の熱酸化
膜でなる酸化物層31が配されている。
この場合、酸化物層31は、実際上、導電性層
7の絶縁性層状体5上の部と等しいかそれよりも
一周り大であるパターンを有する。
7の絶縁性層状体5上の部と等しいかそれよりも
一周り大であるパターンを有する。
以上が、本発明による半導体装置の一例構成で
ある。
ある。
このような構成を有する半導体装置は、絶縁性
層状体5が、第2図の場合と同様に、半絶縁性層
21を有し、そして、それが、半導体基板1の主
面2と、酸化物層31が接している領域を除いて
接している。
層状体5が、第2図の場合と同様に、半絶縁性層
21を有し、そして、それが、半導体基板1の主
面2と、酸化物層31が接している領域を除いて
接している。
このため、半導体基板1の主面2には、半絶縁
性層21が接触している領域において、第2図の
場合と同様に、第1図の場合で上述した正の電荷
12を帯電していない。
性層21が接触している領域において、第2図の
場合と同様に、第1図の場合で上述した正の電荷
12を帯電していない。
従つて、半導体基板1のドナー密度は、半導体
基板1の主面2に半絶縁性層21が接している領
域において、主面2側と内部とで実質的に等し
い。
基板1の主面2に半絶縁性層21が接している領
域において、主面2側と内部とで実質的に等し
い。
一方、第3図に示す本発明による半導体装置の
場合、半導体基板1と、導電性層7との間で、酸
化物層31及び絶縁性層22を誘電体層としてい
るコンデンサが構成されている。従つて、半導体
基板1と導電性層7との間に、PN接合10が逆
バイアスされるような電圧が印加された場合、半
導体基板1の主面2側には、酸化物層31下の領
域において、正の電荷32が誘起される。これ
は、半導体基板1の主面2側のドナー密度が、酸
化物層31下の領域において、正の電荷に応じた
分、減少せしめられたことと等価になる。
場合、半導体基板1と、導電性層7との間で、酸
化物層31及び絶縁性層22を誘電体層としてい
るコンデンサが構成されている。従つて、半導体
基板1と導電性層7との間に、PN接合10が逆
バイアスされるような電圧が印加された場合、半
導体基板1の主面2側には、酸化物層31下の領
域において、正の電荷32が誘起される。これ
は、半導体基板1の主面2側のドナー密度が、酸
化物層31下の領域において、正の電荷に応じた
分、減少せしめられたことと等価になる。
以上のことから、第3図に示す本発明による半
導体装置の場合、PN接合10の耐圧を、第2図
の場合と同様に、第1図の場合に比し高くするこ
とができる。
導体装置の場合、PN接合10の耐圧を、第2図
の場合と同様に、第1図の場合に比し高くするこ
とができる。
また、第3図に示す本発明による半導体装置の
場合、酸化物層31が、第1図で上述した酸化物
層6と同様に、半導体基板1の表面の熱酸化膜で
あるので、高い絶縁耐圧を有する。
場合、酸化物層31が、第1図で上述した酸化物
層6と同様に、半導体基板1の表面の熱酸化膜で
あるので、高い絶縁耐圧を有する。
従つて、絶縁性層状体5を構成している絶縁性
層22が、第2図で上述したように、低い絶縁耐
圧を有していても、絶縁性層状体5が、半導体基
板1と導電性層7との間に印加される電圧に対し
て、第2図の場合に比し、高い絶縁耐圧を有す
る。
層22が、第2図で上述したように、低い絶縁耐
圧を有していても、絶縁性層状体5が、半導体基
板1と導電性層7との間に印加される電圧に対し
て、第2図の場合に比し、高い絶縁耐圧を有す
る。
よつて、第3図に示す本発明による半導体装置
の場合、PN接合10の耐圧と、絶縁性層状体5
の絶縁耐圧とが、ともに高いので、半導体基板1
と導電性層7との間に印加する電圧に対する耐圧
を、第1図及び第2図で上述した従来の半導体装
置の場合に比し、高くすることができる、という
特徴を有する。
の場合、PN接合10の耐圧と、絶縁性層状体5
の絶縁耐圧とが、ともに高いので、半導体基板1
と導電性層7との間に印加する電圧に対する耐圧
を、第1図及び第2図で上述した従来の半導体装
置の場合に比し、高くすることができる、という
特徴を有する。
ちなみに、半導体基板1と導電性層7との間に
印加する電圧に対する耐圧が、第2図に示す従来
の半導体装置の場合、300Vであつたとき、第3
図に示す本発明による半導体装置の場合、450V
以上であつた。また、6KVの静電気印加試験を
行つた結果、従来の半導体装置では、絶縁性層状
体に導電性層7下において、絶縁破壊が生じた
が、本発明による半導体装置ではそのような絶縁
破壊はなかつた。
印加する電圧に対する耐圧が、第2図に示す従来
の半導体装置の場合、300Vであつたとき、第3
図に示す本発明による半導体装置の場合、450V
以上であつた。また、6KVの静電気印加試験を
行つた結果、従来の半導体装置では、絶縁性層状
体に導電性層7下において、絶縁破壊が生じた
が、本発明による半導体装置ではそのような絶縁
破壊はなかつた。
また、第3図に示す本発明による半導体装置の
場合、第2図の場合と同様に、絶縁性層状体5を
構成している絶縁性層22の厚さを厚くする必要
がない、などの特徴を有する。
場合、第2図の場合と同様に、絶縁性層状体5を
構成している絶縁性層22の厚さを厚くする必要
がない、などの特徴を有する。
なお、上述においては、本発明の一例を示した
に留まり、上述において、「N型」を「P型」、
「P型」を「N型」と読替えた構成とすることも
できる。
に留まり、上述において、「N型」を「P型」、
「P型」を「N型」と読替えた構成とすることも
できる。
また、上述においては、1つのPN接合を有す
る半導体装置に本発明を適用した場合につき述べ
たが、多くのPN接合を有する半導体装置にも、
本発明を適用し得ること明らかであろう。
る半導体装置に本発明を適用した場合につき述べ
たが、多くのPN接合を有する半導体装置にも、
本発明を適用し得ること明らかであろう。
第1図Aは、従来の半導体装置の一例を示す略
線的平面図である。第1図Bは、そのB−B線上
の断面図である。第2図Aは、従来の半導体装置
の他の例を示す略線的平面図である。第2図B
は、そのB−B線上の断面図である。第3図A
は、本発明による半導体装置の一例を示す略線的
平面図である。第3図Bは、そのB−B線上の断
面図である。第3図Cは、第3図のAのC−C線
上の断面図である。 1……半導体基板、2……主面、3……半導体
領域、4……窓、5……絶縁性層状体、7,9…
…導電性層、21……半絶縁性層、22……絶縁
性層、31……酸化物層。
線的平面図である。第1図Bは、そのB−B線上
の断面図である。第2図Aは、従来の半導体装置
の他の例を示す略線的平面図である。第2図B
は、そのB−B線上の断面図である。第3図A
は、本発明による半導体装置の一例を示す略線的
平面図である。第3図Bは、そのB−B線上の断
面図である。第3図Cは、第3図のAのC−C線
上の断面図である。 1……半導体基板、2……主面、3……半導体
領域、4……窓、5……絶縁性層状体、7,9…
…導電性層、21……半絶縁性層、22……絶縁
性層、31……酸化物層。
Claims (1)
- 【特許請求の範囲】 1 第1の導電型を有する半導体基板内に、その
主面側から、第1の導電型とは逆の第2の導電型
を有する半導体領域が形成され、 上記半導体基板の主面上に、上記半導体領域を
外部に臨ませる窓を有する絶縁性層状体が形成さ
れ、 上記絶縁性層状体上に、上記窓を通じて、上記
半導体領域にオーミツクに連結している導電性層
が形成されている半導体層において、 上記絶縁性層状体が、上記半導体基板側の半絶
縁性層と、該半絶縁性層上の絶縁性層とを有し、 上記半導体基板と上記半絶縁性層との間に、上
記導電性層の上記絶縁性層状体上の部下におい
て、その部に対応しているパターンを有し且つ上
記半導体基板の主面の熱酸化膜でなる酸化物層
が、上記半導体基板と接して配され、 上記絶縁性層状体の上記半絶縁性層が、上記半
導体基板に、上記酸化物層が配されていない領域
において接していることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134925A JPS5835925A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134925A JPS5835925A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835925A JPS5835925A (ja) | 1983-03-02 |
| JPS644664B2 true JPS644664B2 (ja) | 1989-01-26 |
Family
ID=15139742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134925A Granted JPS5835925A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03169667A (ja) * | 1989-11-30 | 1991-07-23 | Mita Ind Co Ltd | インクリボンの巻取制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107177A (ja) * | 1973-02-13 | 1974-10-11 | ||
| JPS55133556A (en) * | 1979-04-03 | 1980-10-17 | Matsushita Electronics Corp | Planar semiconductor device and method of fabricating the same |
-
1981
- 1981-08-28 JP JP56134925A patent/JPS5835925A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03169667A (ja) * | 1989-11-30 | 1991-07-23 | Mita Ind Co Ltd | インクリボンの巻取制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835925A (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1070016A (en) | Semiconductor floating gate storage device | |
| JP2743391B2 (ja) | 半導体メモリの製造方法 | |
| JPS6010773A (ja) | 1素子型fet−記憶キヤパシタ回路の形成方法 | |
| KR890013777A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US4513304A (en) | Semiconductor memory device and process for producing the same | |
| EP0519741A2 (en) | High-breakdown-voltage semiconductor element | |
| KR930024165A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS644664B2 (ja) | ||
| US3579278A (en) | Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor | |
| JP2712098B2 (ja) | 半導体装置 | |
| JPS59161861A (ja) | 半導体装置 | |
| JPS60206040A (ja) | 半導体集積回路絶縁分離装置 | |
| JPS60236260A (ja) | 半導体記憶装置 | |
| JPH0329186B2 (ja) | ||
| JPS5978561A (ja) | 半導体記憶装置 | |
| JPS5835979A (ja) | 半導体装置 | |
| JP2705146B2 (ja) | Mos型半導体装置 | |
| JPH0195525A (ja) | 半導体素子 | |
| JPH0650765B2 (ja) | 半導体装置の製造方法 | |
| JPS6410663A (en) | Semiconductor device | |
| JPS61187357A (ja) | 半導体装置 | |
| JPS62183177A (ja) | 半導体装置 | |
| JPS5834946B2 (ja) | 半導体記憶装置 | |
| JPH0555511A (ja) | 半導体記憶装置 | |
| JPS63151073A (ja) | 半導体装置 |