JPS645312B2 - - Google Patents
Info
- Publication number
- JPS645312B2 JPS645312B2 JP57006987A JP698782A JPS645312B2 JP S645312 B2 JPS645312 B2 JP S645312B2 JP 57006987 A JP57006987 A JP 57006987A JP 698782 A JP698782 A JP 698782A JP S645312 B2 JPS645312 B2 JP S645312B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- data
- memory
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はデイスプレイ装置のメモリに記録され
ているデータの表示画面への表示方に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a method of displaying data recorded in a memory of a display device on a display screen.
(b) 技術の背景
画面メモリを有するデイスプレイ装置はメモリ
の表示領域が表示画面上で固定されており、メモ
リの或る位置に格納されているデータを表示画面
上の任意の位置に表示するには面倒な手順を要
し、簡易な手段で任意の位置に表示し得る表示方
法の出現が望まれている。(b) Background of the Technology In display devices with screen memory, the display area of the memory is fixed on the display screen, and data stored in a certain location in the memory cannot be displayed at any location on the display screen. requires a complicated procedure, and there is a desire for a display method that can be displayed at any position using simple means.
(c) 従来技術と問題点
従来のデイスプレイ装置のメモリのデータは、
該データが記録されたメモリの位置により表示画
面に表示される位置が決定されている。即ち表示
画面の中央に表示されるメモリの位置、即ちアド
レスに記録されたデータは常に表示画面の中央に
表示され、他の位置には表示されない。従つて他
の位置に表示したい場合はデータをメモリ表示領
域内で移動させたり、行データのリンクを取つた
りしていた。前者は表示速度が遅く、後者は表示
速度が遅い上データ記録領域の一部を書替えると
いう欠点がある。(c) Prior art and problems The data in the memory of a conventional display device is
The location where the data is displayed on the display screen is determined by the location in the memory where the data is recorded. That is, data recorded at a memory location, ie, an address, displayed at the center of the display screen is always displayed at the center of the display screen, and is not displayed at other locations. Therefore, if you want to display the data in another position, you have to move the data within the memory display area or link the row data. The former has a slow display speed, and the latter has the disadvantage that a part of the data recording area is rewritten.
(d) 発明の目的
本発明の目的は上記欠点を除くためメモリと表
示画面とを対応させることなくメモリ内のデータ
を任意の位置に表示することが可能なデイスプレ
イ装置を提供することにある。(d) Object of the Invention An object of the present invention is to provide a display device capable of displaying data in a memory at an arbitrary position without making the memory and the display screen correspond to each other in order to eliminate the above-mentioned drawbacks.
(e) 発明の構成
本発明の構成はメモリの表示データ展開領域の
任意の位置から表示データを読出すアドレスを
夫々指定する複数の表示テーブルと、該複数の表
示テーブルを選択するためのアドレスが設定され
る表示テーブルレジスタとを設け、該表示テーブ
ルレジスタに希望する該表示テーブルのアドレス
を予め設定することで、この設定されたアドレス
により選択された表示テーブルが指示するアドレ
スからメモリ内のデータを読出し、表示させるよ
うにしたものである。従つて表示テーブルのアド
レスを指定するレジスタを書き替えるだけで高速
に表示領域を移動するマルチスクリーン(複数画
面分のデータ表示)や縦のスクロール(一行ごと
順次移動して表示)及び横のスクロール(行を横
方向に順次移動して表示)を可能としたものであ
る。(e) Structure of the Invention The structure of the present invention includes a plurality of display tables each specifying an address for reading display data from an arbitrary position in a display data expansion area of a memory, and an address for selecting the plurality of display tables. By providing a display table register to be set and setting the address of the desired display table in the display table register in advance, data in the memory can be read from the address specified by the display table selected by the set address. It is designed to be read out and displayed. Therefore, by simply rewriting the register that specifies the address of the display table, it is possible to quickly move the display area on a multi-screen (displaying data for multiple screens), vertical scrolling (displaying by sequentially moving each line), and horizontal scrolling ( This allows the rows to be displayed by sequentially moving them horizontally.
(f) 発明の実施例
第1図は本発明の一実施例を示す回路のブロツ
ク図である。マイクロコンピユータMPU1のバ
ス9にメモリ2と表示テーブルレジスタ3が並列
に接続されMPU1の制御を受ける。メモリ2は、
MPU1が使用する作業領域、画面に表示するた
めのデータが記憶される画面メモリ、第2図に示
す表示テーブルを記憶する領域より構成される。
表示テーブルは第2図に示す如く、表示画面がn
行構成すると、第1行より第n行迄の各行に表示
すべき先頭文字が記憶されている画面メモリ上の
アドレスが指定されている。(f) Embodiment of the Invention FIG. 1 is a block diagram of a circuit showing an embodiment of the invention. A memory 2 and a display table register 3 are connected in parallel to the bus 9 of the microcomputer MPU1 and are controlled by the MPU1. Memory 2 is
It consists of a work area used by the MPU 1, a screen memory where data to be displayed on the screen is stored, and an area where the display table shown in FIG. 2 is stored.
The display table is as shown in Figure 2.
When configuring a line, the address on the screen memory where the first character to be displayed on each line from the first line to the nth line is stored is specified.
表示テーブルレジスタ3にはプログラムにより
表示を開始する表示テーブルの先頭アドレスが格
納されている。MPU1からの表示開始の指令に
より表示テーブルレジスタ3は表示テーブルの先
頭アドレスを表示テーブルカウンタ4に移し、表
示テーブルカウンタ4の指示するアドレスでメモ
リ2内の表示テーブルから表示画面の一行目に表
示する行の先頭アドレスを文字カウンタ5にセツ
トする。文字カウンタ5の指示するアドレスによ
りメモリ2の指定された行の先頭の文字より一行
分のデータはラインバツフア6に格納され、文字
発生器7により文字パターン信号に変換され、
並/直変換器8により並列信号が直列信号に変換
されビデオ信号となる。表示テーブルカウンタ4
はアドレスを1プラスして次行の表示先頭アドレ
スを文字カウンタ5にセツトし表示すべき行数分
のテーブルをすべて全画面表示した後初期値に戻
る。従つて第2図に示す表示テーブルを各種作成
しておけばプログラムで表示テーブルレジスタ3
を書き替えるだけで画面を切替えることが出来
る。 The display table register 3 stores the start address of the display table whose display is to be started by a program. In response to a display start command from the MPU 1, the display table register 3 transfers the start address of the display table to the display table counter 4, and displays the display table in the memory 2 on the first line of the display screen at the address specified by the display table counter 4. The start address of the line is set in character counter 5. Data for one line starting from the first character of the specified line in the memory 2 according to the address indicated by the character counter 5 is stored in the line buffer 6, and converted into a character pattern signal by the character generator 7.
The parallel signal is converted into a serial signal by the parallel/serial converter 8 and becomes a video signal. Display table counter 4
adds 1 to the address, sets the display start address of the next line in the character counter 5, displays all the tables for the number of lines to be displayed on the full screen, and then returns to the initial value. Therefore, if you create various display tables shown in Figure 2, you can use the display table register 3 by program.
You can switch screens just by rewriting .
(g) 発明の効果
以上説明した如く本発明はメモリに表示テーブ
ルを各種作成しておけば、表示テーブルレジスタ
を変えることで従来技術の如くメモリ内のデータ
を変更することなく自由に表示出来る。又表示テ
ーブル内の行先頭アドレスを変えるだけで表示行
や文字の移動が行なえるため縦、横のスクロール
が高速で実現出来る効果がある。更に表示をメモ
リ内のどこにでも高速で移せるためメモリのデー
タ検索が容易となるほかに、メモリのデータ列と
表示列が必ずしも対応しないためデータの挿入、
削除があたかもメモリに挿入、削除されたかの如
き表示も可能となる効果もある。(g) Effects of the Invention As explained above, in the present invention, by creating various display tables in the memory, by changing the display table register, data in the memory can be freely displayed without changing as in the prior art. Furthermore, since display lines and characters can be moved simply by changing the line start address in the display table, vertical and horizontal scrolling can be achieved at high speed. Furthermore, since the display can be moved anywhere in memory at high speed, it is easy to search for data in memory, and since the data columns in memory and display columns do not necessarily correspond, it is easier to insert data,
There is also the effect that the deletion can be displayed as if it were inserted into and deleted from the memory.
第1図は本発明の一実施例を示す回路のブロツ
ク図で第2図は表示テーブルの一例を示す図であ
る。1はマイクロコンピユータ、2はメモリ、3
は表示テーブルレジスタ、4は表示テーブルカウ
ンタ、5は文字カウンタ、6はラインバツフア、
7は文字発生器、8は並/直変換器である。
FIG. 1 is a block diagram of a circuit showing one embodiment of the present invention, and FIG. 2 is a diagram showing an example of a display table. 1 is a microcomputer, 2 is a memory, 3
is a display table register, 4 is a display table counter, 5 is a character counter, 6 is a line buffer,
7 is a character generator, and 8 is a parallel/direct converter.
Claims (1)
前記表示データを読出して表示画面上に表示する
デイスプレイ装置において、 該画面メモリ上の任意の位置から表示データを
読出すアドレスを夫々指定する複数の表示テーブ
ルと、 該複数の表示テーブルを選択するためのアドレ
スが設定されるアドレス設定手段とを設け、 該アドレス設定手段に希望する該表示テーブル
のアドレスを予め設定することで、この設定され
たアドレスにより選択された表示テーブルが指示
するアドレスから画面メモリ内の表示データを読
出し、表示画面に表示させることを特徴とするデ
イスプレイ装置。[Scope of Claims] 1. In a display device that reads display data from a screen memory that stores data to be displayed and displays the data on a display screen, each address for reading the display data from an arbitrary position on the screen memory is provided. This can be achieved by providing a plurality of display tables to be specified and an address setting means in which an address for selecting the plurality of display tables is set, and setting the address of the desired display table in the address setting means in advance. A display device characterized in that display data in a screen memory is read from an address specified by a display table selected by a set address and displayed on a display screen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006987A JPS58125091A (en) | 1982-01-20 | 1982-01-20 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006987A JPS58125091A (en) | 1982-01-20 | 1982-01-20 | Display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125091A JPS58125091A (en) | 1983-07-25 |
| JPS645312B2 true JPS645312B2 (en) | 1989-01-30 |
Family
ID=11653501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57006987A Granted JPS58125091A (en) | 1982-01-20 | 1982-01-20 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125091A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204027A (en) * | 1984-03-28 | 1985-10-15 | Chubu Nippon Hoso Kk | Chinese character scrolling system |
| JPH0762822B2 (en) * | 1986-03-26 | 1995-07-05 | 株式会社日立製作所 | Display controller |
| CA1337877C (en) * | 1988-04-11 | 1996-01-02 | Kim J. Watt | Ladder sequence controller |
| JPH0395596A (en) * | 1989-09-08 | 1991-04-19 | Anritsu Corp | Character display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250641A (en) * | 1975-10-22 | 1977-04-22 | Fujitsu Ltd | Character pattern generating device |
| JPS5454531A (en) * | 1977-10-11 | 1979-04-28 | Hitachi Ltd | Crt display unti |
-
1982
- 1982-01-20 JP JP57006987A patent/JPS58125091A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125091A (en) | 1983-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| JPS6067989A (en) | Image display circuit | |
| JP2797435B2 (en) | Display controller | |
| JPS645312B2 (en) | ||
| JPS62127888A (en) | video display control circuit | |
| GB2084836A (en) | Video processor and controller | |
| JPS6332392B2 (en) | ||
| JPS6364797B2 (en) | ||
| JPS60158482A (en) | Control system of crt display unit | |
| JPH0361199B2 (en) | ||
| JPH0131197B2 (en) | ||
| JPS6017485A (en) | Image split controller | |
| JPS5455330A (en) | Display unit | |
| JPS607478A (en) | Image display | |
| JPH0219466B2 (en) | ||
| JPS59177588A (en) | Animation display unit | |
| JPS5843774B2 (en) | Mojihiyoujihoushiki | |
| JPS58107583A (en) | Display unit | |
| JP2898283B2 (en) | Display control device | |
| JPS59152487A (en) | Display unit | |
| JPS59178486A (en) | Display control system | |
| JP2710314B2 (en) | Road information display control unit | |
| JPH0833720B2 (en) | Display controller | |
| JPS5995589A (en) | Crt display | |
| JPS59127093A (en) | Screen split controller |