JPS648346B2 - - Google Patents
Info
- Publication number
- JPS648346B2 JPS648346B2 JP421579A JP421579A JPS648346B2 JP S648346 B2 JPS648346 B2 JP S648346B2 JP 421579 A JP421579 A JP 421579A JP 421579 A JP421579 A JP 421579A JP S648346 B2 JPS648346 B2 JP S648346B2
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- signal
- segment
- segment electrode
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明はバーグラフなどの表示装置の駆動方法
に関するものである。 現在、液晶を用いたバーグラフ表示装置が多方
面にわたつて使用されており、その一例として以
下のようなものがある。例えば第１図には、３列
の表示部S1，S2，S3でそれぞれ独立したデータを
表示するものを示しており、リード線を少なくす
るため各セグメント電極群S11……S16，S21……
S26，S31……S36を第２のように10本のリード線
P0……P9で接続してある。各セグメント電極群
S11……S16，S21……S26，S31……S36にはそれぞ
れ第３図の共通電極C11……C16，C21……C26，
C31……C36を、液晶（図示せず。）を介して対向
させてある。 上記表示装置を駆動する方法として従来、以下
のような方法があつた。例えば第１図のような表
示を行なわせる場合には、総ての表示セグメント
を非選択とする表示ブロツクＢ 13……Ｂ 16，Ｂ 25 ，
Ｂ26，Ｂ 34，Ｂ 35，B36の共通電極C13……C16，
C25，C26，C34，C35，C36、のリード線q13……
q16，q25，q26，q34，q35，q36には第４図の制御信
号a1を常時供給する。 また総ての表示セグメントを選択すべき表示ブ
ロツクＢ 11，Ｂ 21，Ｂ 22，Ｂ 23，Ｂ 31，Ｂ 32の共通
電極C11，C21，C22，C23，C31，C32のリード線
q11，q21，q22，q23，q31，q32には制御信号a2を常
時供給する。 さらに選択すべき表示セグメントと非選択の表
示セグメントとが混在する表示ブロツクＢ 12，Ｂ
24，B33の共通電極C12，C24，C33のリード線q12，
q24，q33には、順次時分割的に制御信号a3を供給
し、それ以外のときには制御信号a1を供給する。
例えば時間t1においては、共通電極C12に制御信
号a3を供給するとともに供給電極C24，C33、には
制御信号a1を供給し、時間t2においては、共通電
極C24に制御信号a3を共通電極C12，C33には制御
信号a1を供給する。そして時間t3においては、共
通電極C33に制御信号a3を供給し、共通電極C12，
C24には制御信号a1を供給する。 一方第２図のリード線P0，P9には、上記制御
信号a3の共通電極C12，C33への供給に同期して制
御信号a4，a5を選択的に供給するものである。す
なわち時間t1においては、リード線P0，P1，P2に
制御信号a5を供給し、リード線P3……P9に制御
信号a4を供給する。これにより表示ブロツクＢ 12
の下方７つの表示セグメントには応答信号a6が印
加される。一方表示ブロツクＢ 24，Ｂ 33、の表示
セグメントには非応答信号a8あるいはa9が印加さ
れる。また時間t2においては、リード線P0……P4
に制御信号a5を供給し、リード線P5……P9には
制御信号a4を供給することにより、表示ブロツク
Ｂ24の下方５つの表示セグメントに応答信号a6を
印加し、他の表示セグメントには非応答信号a7を
印加する。このとき表示ブロツクＢ 12，Ｂ 33の表
示セグメントには非応答信号a8，a9のいずれかが
印加される。 さらに時間t3においては、リード線P0，P1に制
御信号a4を、リード線P2……P9に制御信号a5を供
給することにより、表示ブロツクＢ 33の下方２つ
の表示セグメントに応答信号a6が印加され、他の
表示セグメントには非応答信号a7が印加される。
このとき表示ブロツクＢ 12，Ｂ 24の表示セグメン
トには非応答信号a8，a9のいずれかが印加され
る。 一方選択すべき表示ブロツクＢ 11，Ｂ 21，Ｂ 22，
Ｂ23，Ｂ 31，Ｂ 32の表示セグメントには応答信号
a10，a11のいずれかが常時印加され、非選択の表
示ブロツクＢ 13，……Ｂ 16，Ｂ 25，Ｂ 26，Ｂ 34，Ｂ
35，Ｂ 36，の表示セグメントには、非応答信号a8，
a9のいずれかが印加される。 ところがこれによると各表示部ごとに共通電極
選択用のデコーダおよび駆動回路を必要とし、回
路構成が煩雑になるものであつた。また５種類の
電圧を必要とするため、電源回路が煩雑になり、
さらに選択すべき表示セグメントに印加される電
圧の実効値を総て等しくするために第４図から明
らかなように、制御信号ａは所定電圧Ｖの整数倍
でない電圧√３８・Ｖ、（３−√３８）Ｖが
含まれている。これらの電圧を抵抗分割で得よう
とすると、分割用の抵抗を液晶の抵抗値より十分
小さくする必要があるため、抵抗による消費電流
が多くなり、好ましくなつた。 また表示部の数に応じて制御信号a2の波形を変
える必要がある。すなわち表示部の数が変わる
と、選択および非選択が混在する表示ブロツクの
選択すべき表示セグメントに印加される電圧実効
値が変わり、応答信号a10，a11の電圧実効値をこ
れと同じにしなければならないためである。した
がつて表示部の数が変わるごとに、制御信号発生
回路の構成を変えなければならないものであつ
た。 そこで本発明は複数の表示部を二つずつ時分割
的に選択することにより０、Ｖ、2Vの電圧だけ
で駆動しうるようにし、しかも表示部の数が変わ
つても共通の制御信号を使用でき、かつ動作マー
ジンを大きくとれるようにしたものである。 以下本発明の一実施例を図面に基づいて説明す
る。第５図おいてOSCは水晶発振器、Ｄは分周
器、RCはリングカウンタ等からなるタイミング
パルス発生器であり、その出力端子r1，r2，r3か
らは時分割用のパルスを発生し、端子r0，から
は、端子r1，r2，r3からパルスが発生するごとに
狭幅のパルスを生じるものである。PGは信号発
生回路、RS1……RS6はレジスタであり、レジス
タRS1，RS2，RS3はそれぞれ表示部S1，S2，S3
の１位のデータを記憶し、レジスタRS4，RS5，
RS6はそれぞれ表示部、S1，S2，S3の10位のデー
タを記憶するものである。SE1……SE4は選択回
路、DE1……DE4はデコーダ、CT1，CT2は制御
回路、L1……L4はラツチ回路である。RS1，
RS2，RS3は信号選択回路、SWはスイツチング
回路である。 第６図、第７図および第８図はそれぞれ信号選
択回路PS1，信号選択回路PS2およびスイツチン
グ回路SWを示し、各図においてG1……G10はゲ
ート回路、TG1……TG22は伝達ゲート、VT1，
VT2，VT3はインバータである。 つぎに動作について説明する。第５図の信号発
生回路PGの端子Sss，Ssn，Sns，Snn，Cn，
Cma，Cmb，Csからはそれぞれ第９図の第１の
セグメント電極選択信号b1、第２のセグメント電
極選択信号b2、第３のセグメント電極選択信号
b3、セグメント電極非選択信号b4、共通電極非選
択信号b5、第１の共通電極選択信号b6、第２の共
通選択信号b7および共通電極全選択信号b8が生じ
るように設定してある。各信号b1……b8はいずれ
も電圧０、Ｖ、2V、のいずれかによつて構成し
てあるため、電源回路は最も単純な昇圧回路です
むものである。しかも信号b1……b7はいずれも同
じタイミング（図中左から３目盛目）において同
電位（本例では、０）となり、信号b8はこのタイ
ミングにおいて、他の電位となるように構成され
ている。 まず時間t1において、第５図のタイミングパル
ス発生器RCの端子r1からパルスが発生すると、
選択回路SE1……SE4によつてそれぞれレジスタ
RS1，RS2，RS4，RS5の出力が選択され、つま
り第１図の表示部S1，S2のデータが選択される。
つぎに時間t2において端子r2からパルスが発生す
ると、選択回路SE1……SE4によつてそれぞれレ
ジスタRS2，RS3，RS5，RS6の出力が選択され、
示部S2，S3のデータが選択される。さらに時間t3
において、端子r3からパルスが発生すると、選択
回路SE1……SE4によつてそれぞれレジスタRS3，
RS1，RS6，RS4の出力が選択され、表示部S3，
S1のデータが選択される。 まず端子r1からのパルスによつてレジスタ
RS1，RS2，RS4，RS5の出力が選択されると、
各出力はデコーダDE1，……DE4に供給され、デ
コーダDE3，DE4の出力は、タイミングパルス発
生器RCの端子r0からのパルスによつてラツチ回
路L3，L4にラツチされる。一方デコーダDE1，
DE2の出力は制御回路CT1，CT2に供給され、表
示部S1，S2の10位のデータが偶数のときには、端
子d10，d19，d20，……d29からの出力がそれぞれ
端子e10…e19，e20……e29に生じ、奇数のときに
は、端子d10……d19，d20……d29からの出力がそ
れぞれ端子e19……e10，e29……e20に生じるもの
である。これは、各セグメント電極群を共通のリ
ード線でジグザグに接続してあるため、偶数番目
のセグメント電極群と奇数番目のセグメント電極
群とではリード線が逆の順序で接続されているた
めである。したがつて第１図の表示を行なう場合
には、表示部S1，S2のデータの10位がともに奇数
であるため、デコーダDE1，DE2の端子d10………
d19，d20……d29の出力（1111111000）、
（1111100000）はそれぞれ制御回路CT1，CT2の
端子e19……e10，e29……e20に生じ、ラツチ回路
L1，L2に供給され、端子r0からの上記パルスによ
つてラツチされる。 こうして端子r1からのパルスの発生に伴つて、
表示部S1，S2の１位のデータのデコード出力がラ
ツチ回路L1，L2にラツチされ、10位のデータの
デコード出力がラツチ回路L3，L4にラツチされ
る。 そこでラツチ回路L3，L4の出力によつて共通
電極C11……C16，C21……C26には、以下のように
して信号b5……b8が選択的に供給されるものであ
る。ラツチ回路L3の出力端子m1……m6は表示部
S1の10位のデータが０……５のときそれぞれ端子
m1，m1，m2，m1，m2，m3……m1……m6が
“１”になるものであり、第１図のように17番目
までを表示する場合には、第７図の端子m1，m2
が“１”になる。そのためゲート回路G6，G7の
出力が“１”になり、伝達ゲートTG7，TG9がオ
ンになつて端子M1，M2にはそれぞれ端子Cs，
Cmaからの共通電極全選択信号b8および共通電
極非選択信号b6が生じる。一方端子M3……M6に
は端子Cnからの共通電極非選択信号b5が生じる。
つまり表示部S1の10位のデータが０……５のとき
端子M1……M6にはそれぞれ第１０図のように信
号が発生するものである。 また信号選択回路PS3の端子N1……N6からは、
表示部S2の10位のデータが０……５のとき、共通
電極非選択信号b5、第２の共通電極選択信号b7お
よび共通電極全選択信号b8が第１１図のように生
じるものである。 そして上記端子M1……M6，N1……N6からの
信号はスイツチング回路SWに供給され、第８図
のように伝達ゲートTG14，TG18，TG22および
伝達ゲートTG16，TG17，TG21に供給される。
いま端子r1にパルスが供給されているため、伝達
ゲートTG14，TG17，TG20がオンになり、端子
Mj，Nj（ｊ＝１、２……６）からの信号はそれ
ぞれ端子q1j，q2jを介して第３図の共通電極C1j，
C2jに供給され、端子Cnからの共通電極非選択信
号b5が端子q3jを介して共通電極C3jに供給される。 つまり時間t1においては、第１２図Ａ，Ｂ，Ｃ
のごとく共通電極C11……C16，C21……C26，C31
……C36に信号が供給されるものである。 一方ラツチ回路L1，L2の端子l10，l20……l19，
l29からの出力によつて信号選択回路PS1の出力端
子P0……P9には、第１のセグメント電極選択信
号b1、第２のセグメント電極選択信号b2、第３の
セグメント電極選択信号b3およびセグメント電極
非選択信号b4が以下のようにして生じる。いまラ
ツチ回路L1，L2の端子l10……l19，l20……l29はそ
れぞれ（0001111111）、（0000011111）に保持され
ており、端子P0に生じる信号についてみると、
端子l10，l20が“０”であるため、第６図のゲー
ト回路G4の出力によつて伝達ゲートTG4がオン
になる。そのため第１２図Ｄのごとく端子Snnか
らのセグメント電極非選択信号b4が端子P0に生じ
る。これと同様に端子l11，l21，l12，l22も“０”
であるため、端子P1，P2にもセグメント電極非
選択信号b4が供給される。また、端子l13，l23が
それぞれ“１”、“０”であるため、第６図のゲー
ト回路G2の出力によつて伝達ゲートTG2がオン
になり、端子P3には端子Ssnからの第２のセグメ
ント電極選択信号b2が生じ、端子P4にも同様に信
号b2が生じる。さらに端子l15……l19，l25……l29
は総て“１”であるため、端子P5……P9には端
子Sssからの第１セグメント電極選択信号b1が生
じる。 したがつて表示部S1の各表示セグメントには、
第１３図のごとく信号が印加され、このうち表示
ブロツクＢ 11には第９図の応答信号b9，b10，b12
が印加される。また表示ブロツクＢ 12の下方７つ
の表示セグメントには応答信号b17，b18が印加さ
れ、上方３つの表示セグメントには非応答信号
b20が印加される。 さらに表示ブロツクＢ 13……Ｂ 16には応答信号
b21，b22，b24が印加される。 一方表示部S2の各表示セグメントには第１４図
のごとく信号が印加され、表示ブロツクＢ 21，Ｂ
22，Ｂ 23の各表示セグメントに応答信号が印加さ
れるとともに表示ブロツクＢ 24の下方５つの表示
セグメントには応答信号が印加され、他の表示セ
グメントには非応答信号が印加される。 さらに表示部S3の各表示セグメントには非応答
信号b21，b22，b24が印加される。 つぎに時間t2において、タイミングパルス発生
器RCの端子r2からパルスが発生すると、レジス
タRS2，RS3の出力が選択されてデコーダDE1，
DE2に供給されるとともにレジスタRS4，RS5の
出力が選択されてデコーダDE3，DE4に供給され
る。デコーダDE1，DE2の出力は制御回路CT1，
CT2を介してラツチ回路L1，L2にラツチされデコ
ーダDE3，DE4の出力はラツチ回路L3，L4にラツ
チされる。そのためラツチ回路L3，L4の端子m1
……m6，n1……n6はそれぞれ（111100）、
（111000）となり、信号選択回路PS2，PS3の端子
M1……M6，N6……N6には、それぞれ信号b8，
b8，b8，b6，b5，b5，b8，b8，b7，b5，b5，b5が
生じる。第８図のスイツチング回路は端子r2から
のパルスによつて伝達ゲートTG15，TG18，
TG21がオンになつているため、端子M1……M6
からの信号はそれぞれ端子q21……q26を介して共
通電極C21……C26に供給される。一方端子N1…
…N6からの信号はそれぞれ端子q31……q36を介し
て共通電極C31……C36に供給される。さらに端子
q11……q16には端子Cnからの共通電極非選択信号
b5が生じ、共通電極C11……C16に供給される。こ
うして時間t2においては、各共通電極に第１２図
Ａ，Ｂ，Ｃのごとく信号が供給される。 一方ラツチ回路L1，L2の出力によつて信号選
択回路PS1からは上記と同様に信号が選択され、
端子P0……P9には第１２図Ｄの時間t2におけるご
とく信号が生じる。 これによつて第１図の表示部S2，S3のハツチン
グを施した表示ゼグメントに応答信号が印加さ
れ、他の表示セグメントには非応答信号が印加さ
れる。また表示部S1の各表示セグメントには総て
非応答信号が印加される。 つぎに時間t3において、タイミングパルス発生
器RCの端子r3からパルスが発生すると、表示部
S3，S1のデータが選択され、このデータに基づい
て各共通電極および端子P0……P9には第１２図
Ａ……Ｄの時間t3におけるごとく信号が供給され
る。これによつて表示部S3，S1のハツチングを施
した表示セグメントに応答信号が印加され、他の
表示セグメントには非応答信号が印加される。ま
た表示部S2の各表示セグメントには総て非応答信
号が印加される。 以上のようにして表示部を二つずつ時分割的に
選択していくものである。 ところで各表示セグメントに印加される信号の
電圧実効値についてみると、選択すべき表示セグ
メントには時分割の１周期内の３分の２は応答信
号が印加され、３分の１は非応答信号が印加され
てその実効値は√11９となる。また非選択の表
示セグメントは常時非応答信号が印加され、その
実効値は√１３となる。したがつて両実効値の
比である動作マージンは√11３となり、大きく
とれるため、コントラストの良好な表示が行なえ
る。 なお上記の実施例では３つの表示部を駆動する
場合について述べたが、これに限らず４つ以上の
表示部を同様に駆動してもよい。この場合にも上
記と全く同じ制御信号を使用でき、表示部の数を
Ｎとすると、動作マージンは√（８＋）で
表わされる。 また上記の実施例ではバーグラフ表示について
説明したが、これに限らず３つの表示部を同心円
状に配設して時、分、秒等を表示する場合に用い
てもよい。 以上詳述したように本発明によれば、積算表示
を行なう複数の表示部を二つずつ時分割的に順次
選択して駆動し、しかも０、Ｖ、2Vの電圧によ
つて各表示セグメントを駆動でき、電源回路とし
ては簡単な昇圧回路を用いればよく、構成的に簡
素化できるとともに低電圧で駆動できる。しかも
選択および非選択の表示セグメントに印加される
信号の動作マージンを√（８＋）（Ｎは表
示部の数）と大きくできるため、クロストローク
がなく、良好なコントラストが得られる。また表
示部の数が変わつても制御信号の波形は変える必
要がないため、制御信号発生回路の設計変更は必
要ない。
に関するものである。 現在、液晶を用いたバーグラフ表示装置が多方
面にわたつて使用されており、その一例として以
下のようなものがある。例えば第１図には、３列
の表示部S1，S2，S3でそれぞれ独立したデータを
表示するものを示しており、リード線を少なくす
るため各セグメント電極群S11……S16，S21……
S26，S31……S36を第２のように10本のリード線
P0……P9で接続してある。各セグメント電極群
S11……S16，S21……S26，S31……S36にはそれぞ
れ第３図の共通電極C11……C16，C21……C26，
C31……C36を、液晶（図示せず。）を介して対向
させてある。 上記表示装置を駆動する方法として従来、以下
のような方法があつた。例えば第１図のような表
示を行なわせる場合には、総ての表示セグメント
を非選択とする表示ブロツクＢ 13……Ｂ 16，Ｂ 25 ，
Ｂ26，Ｂ 34，Ｂ 35，B36の共通電極C13……C16，
C25，C26，C34，C35，C36、のリード線q13……
q16，q25，q26，q34，q35，q36には第４図の制御信
号a1を常時供給する。 また総ての表示セグメントを選択すべき表示ブ
ロツクＢ 11，Ｂ 21，Ｂ 22，Ｂ 23，Ｂ 31，Ｂ 32の共通
電極C11，C21，C22，C23，C31，C32のリード線
q11，q21，q22，q23，q31，q32には制御信号a2を常
時供給する。 さらに選択すべき表示セグメントと非選択の表
示セグメントとが混在する表示ブロツクＢ 12，Ｂ
24，B33の共通電極C12，C24，C33のリード線q12，
q24，q33には、順次時分割的に制御信号a3を供給
し、それ以外のときには制御信号a1を供給する。
例えば時間t1においては、共通電極C12に制御信
号a3を供給するとともに供給電極C24，C33、には
制御信号a1を供給し、時間t2においては、共通電
極C24に制御信号a3を共通電極C12，C33には制御
信号a1を供給する。そして時間t3においては、共
通電極C33に制御信号a3を供給し、共通電極C12，
C24には制御信号a1を供給する。 一方第２図のリード線P0，P9には、上記制御
信号a3の共通電極C12，C33への供給に同期して制
御信号a4，a5を選択的に供給するものである。す
なわち時間t1においては、リード線P0，P1，P2に
制御信号a5を供給し、リード線P3……P9に制御
信号a4を供給する。これにより表示ブロツクＢ 12
の下方７つの表示セグメントには応答信号a6が印
加される。一方表示ブロツクＢ 24，Ｂ 33、の表示
セグメントには非応答信号a8あるいはa9が印加さ
れる。また時間t2においては、リード線P0……P4
に制御信号a5を供給し、リード線P5……P9には
制御信号a4を供給することにより、表示ブロツク
Ｂ24の下方５つの表示セグメントに応答信号a6を
印加し、他の表示セグメントには非応答信号a7を
印加する。このとき表示ブロツクＢ 12，Ｂ 33の表
示セグメントには非応答信号a8，a9のいずれかが
印加される。 さらに時間t3においては、リード線P0，P1に制
御信号a4を、リード線P2……P9に制御信号a5を供
給することにより、表示ブロツクＢ 33の下方２つ
の表示セグメントに応答信号a6が印加され、他の
表示セグメントには非応答信号a7が印加される。
このとき表示ブロツクＢ 12，Ｂ 24の表示セグメン
トには非応答信号a8，a9のいずれかが印加され
る。 一方選択すべき表示ブロツクＢ 11，Ｂ 21，Ｂ 22，
Ｂ23，Ｂ 31，Ｂ 32の表示セグメントには応答信号
a10，a11のいずれかが常時印加され、非選択の表
示ブロツクＢ 13，……Ｂ 16，Ｂ 25，Ｂ 26，Ｂ 34，Ｂ
35，Ｂ 36，の表示セグメントには、非応答信号a8，
a9のいずれかが印加される。 ところがこれによると各表示部ごとに共通電極
選択用のデコーダおよび駆動回路を必要とし、回
路構成が煩雑になるものであつた。また５種類の
電圧を必要とするため、電源回路が煩雑になり、
さらに選択すべき表示セグメントに印加される電
圧の実効値を総て等しくするために第４図から明
らかなように、制御信号ａは所定電圧Ｖの整数倍
でない電圧√３８・Ｖ、（３−√３８）Ｖが
含まれている。これらの電圧を抵抗分割で得よう
とすると、分割用の抵抗を液晶の抵抗値より十分
小さくする必要があるため、抵抗による消費電流
が多くなり、好ましくなつた。 また表示部の数に応じて制御信号a2の波形を変
える必要がある。すなわち表示部の数が変わる
と、選択および非選択が混在する表示ブロツクの
選択すべき表示セグメントに印加される電圧実効
値が変わり、応答信号a10，a11の電圧実効値をこ
れと同じにしなければならないためである。した
がつて表示部の数が変わるごとに、制御信号発生
回路の構成を変えなければならないものであつ
た。 そこで本発明は複数の表示部を二つずつ時分割
的に選択することにより０、Ｖ、2Vの電圧だけ
で駆動しうるようにし、しかも表示部の数が変わ
つても共通の制御信号を使用でき、かつ動作マー
ジンを大きくとれるようにしたものである。 以下本発明の一実施例を図面に基づいて説明す
る。第５図おいてOSCは水晶発振器、Ｄは分周
器、RCはリングカウンタ等からなるタイミング
パルス発生器であり、その出力端子r1，r2，r3か
らは時分割用のパルスを発生し、端子r0，から
は、端子r1，r2，r3からパルスが発生するごとに
狭幅のパルスを生じるものである。PGは信号発
生回路、RS1……RS6はレジスタであり、レジス
タRS1，RS2，RS3はそれぞれ表示部S1，S2，S3
の１位のデータを記憶し、レジスタRS4，RS5，
RS6はそれぞれ表示部、S1，S2，S3の10位のデー
タを記憶するものである。SE1……SE4は選択回
路、DE1……DE4はデコーダ、CT1，CT2は制御
回路、L1……L4はラツチ回路である。RS1，
RS2，RS3は信号選択回路、SWはスイツチング
回路である。 第６図、第７図および第８図はそれぞれ信号選
択回路PS1，信号選択回路PS2およびスイツチン
グ回路SWを示し、各図においてG1……G10はゲ
ート回路、TG1……TG22は伝達ゲート、VT1，
VT2，VT3はインバータである。 つぎに動作について説明する。第５図の信号発
生回路PGの端子Sss，Ssn，Sns，Snn，Cn，
Cma，Cmb，Csからはそれぞれ第９図の第１の
セグメント電極選択信号b1、第２のセグメント電
極選択信号b2、第３のセグメント電極選択信号
b3、セグメント電極非選択信号b4、共通電極非選
択信号b5、第１の共通電極選択信号b6、第２の共
通選択信号b7および共通電極全選択信号b8が生じ
るように設定してある。各信号b1……b8はいずれ
も電圧０、Ｖ、2V、のいずれかによつて構成し
てあるため、電源回路は最も単純な昇圧回路です
むものである。しかも信号b1……b7はいずれも同
じタイミング（図中左から３目盛目）において同
電位（本例では、０）となり、信号b8はこのタイ
ミングにおいて、他の電位となるように構成され
ている。 まず時間t1において、第５図のタイミングパル
ス発生器RCの端子r1からパルスが発生すると、
選択回路SE1……SE4によつてそれぞれレジスタ
RS1，RS2，RS4，RS5の出力が選択され、つま
り第１図の表示部S1，S2のデータが選択される。
つぎに時間t2において端子r2からパルスが発生す
ると、選択回路SE1……SE4によつてそれぞれレ
ジスタRS2，RS3，RS5，RS6の出力が選択され、
示部S2，S3のデータが選択される。さらに時間t3
において、端子r3からパルスが発生すると、選択
回路SE1……SE4によつてそれぞれレジスタRS3，
RS1，RS6，RS4の出力が選択され、表示部S3，
S1のデータが選択される。 まず端子r1からのパルスによつてレジスタ
RS1，RS2，RS4，RS5の出力が選択されると、
各出力はデコーダDE1，……DE4に供給され、デ
コーダDE3，DE4の出力は、タイミングパルス発
生器RCの端子r0からのパルスによつてラツチ回
路L3，L4にラツチされる。一方デコーダDE1，
DE2の出力は制御回路CT1，CT2に供給され、表
示部S1，S2の10位のデータが偶数のときには、端
子d10，d19，d20，……d29からの出力がそれぞれ
端子e10…e19，e20……e29に生じ、奇数のときに
は、端子d10……d19，d20……d29からの出力がそ
れぞれ端子e19……e10，e29……e20に生じるもの
である。これは、各セグメント電極群を共通のリ
ード線でジグザグに接続してあるため、偶数番目
のセグメント電極群と奇数番目のセグメント電極
群とではリード線が逆の順序で接続されているた
めである。したがつて第１図の表示を行なう場合
には、表示部S1，S2のデータの10位がともに奇数
であるため、デコーダDE1，DE2の端子d10………
d19，d20……d29の出力（1111111000）、
（1111100000）はそれぞれ制御回路CT1，CT2の
端子e19……e10，e29……e20に生じ、ラツチ回路
L1，L2に供給され、端子r0からの上記パルスによ
つてラツチされる。 こうして端子r1からのパルスの発生に伴つて、
表示部S1，S2の１位のデータのデコード出力がラ
ツチ回路L1，L2にラツチされ、10位のデータの
デコード出力がラツチ回路L3，L4にラツチされ
る。 そこでラツチ回路L3，L4の出力によつて共通
電極C11……C16，C21……C26には、以下のように
して信号b5……b8が選択的に供給されるものであ
る。ラツチ回路L3の出力端子m1……m6は表示部
S1の10位のデータが０……５のときそれぞれ端子
m1，m1，m2，m1，m2，m3……m1……m6が
“１”になるものであり、第１図のように17番目
までを表示する場合には、第７図の端子m1，m2
が“１”になる。そのためゲート回路G6，G7の
出力が“１”になり、伝達ゲートTG7，TG9がオ
ンになつて端子M1，M2にはそれぞれ端子Cs，
Cmaからの共通電極全選択信号b8および共通電
極非選択信号b6が生じる。一方端子M3……M6に
は端子Cnからの共通電極非選択信号b5が生じる。
つまり表示部S1の10位のデータが０……５のとき
端子M1……M6にはそれぞれ第１０図のように信
号が発生するものである。 また信号選択回路PS3の端子N1……N6からは、
表示部S2の10位のデータが０……５のとき、共通
電極非選択信号b5、第２の共通電極選択信号b7お
よび共通電極全選択信号b8が第１１図のように生
じるものである。 そして上記端子M1……M6，N1……N6からの
信号はスイツチング回路SWに供給され、第８図
のように伝達ゲートTG14，TG18，TG22および
伝達ゲートTG16，TG17，TG21に供給される。
いま端子r1にパルスが供給されているため、伝達
ゲートTG14，TG17，TG20がオンになり、端子
Mj，Nj（ｊ＝１、２……６）からの信号はそれ
ぞれ端子q1j，q2jを介して第３図の共通電極C1j，
C2jに供給され、端子Cnからの共通電極非選択信
号b5が端子q3jを介して共通電極C3jに供給される。 つまり時間t1においては、第１２図Ａ，Ｂ，Ｃ
のごとく共通電極C11……C16，C21……C26，C31
……C36に信号が供給されるものである。 一方ラツチ回路L1，L2の端子l10，l20……l19，
l29からの出力によつて信号選択回路PS1の出力端
子P0……P9には、第１のセグメント電極選択信
号b1、第２のセグメント電極選択信号b2、第３の
セグメント電極選択信号b3およびセグメント電極
非選択信号b4が以下のようにして生じる。いまラ
ツチ回路L1，L2の端子l10……l19，l20……l29はそ
れぞれ（0001111111）、（0000011111）に保持され
ており、端子P0に生じる信号についてみると、
端子l10，l20が“０”であるため、第６図のゲー
ト回路G4の出力によつて伝達ゲートTG4がオン
になる。そのため第１２図Ｄのごとく端子Snnか
らのセグメント電極非選択信号b4が端子P0に生じ
る。これと同様に端子l11，l21，l12，l22も“０”
であるため、端子P1，P2にもセグメント電極非
選択信号b4が供給される。また、端子l13，l23が
それぞれ“１”、“０”であるため、第６図のゲー
ト回路G2の出力によつて伝達ゲートTG2がオン
になり、端子P3には端子Ssnからの第２のセグメ
ント電極選択信号b2が生じ、端子P4にも同様に信
号b2が生じる。さらに端子l15……l19，l25……l29
は総て“１”であるため、端子P5……P9には端
子Sssからの第１セグメント電極選択信号b1が生
じる。 したがつて表示部S1の各表示セグメントには、
第１３図のごとく信号が印加され、このうち表示
ブロツクＢ 11には第９図の応答信号b9，b10，b12
が印加される。また表示ブロツクＢ 12の下方７つ
の表示セグメントには応答信号b17，b18が印加さ
れ、上方３つの表示セグメントには非応答信号
b20が印加される。 さらに表示ブロツクＢ 13……Ｂ 16には応答信号
b21，b22，b24が印加される。 一方表示部S2の各表示セグメントには第１４図
のごとく信号が印加され、表示ブロツクＢ 21，Ｂ
22，Ｂ 23の各表示セグメントに応答信号が印加さ
れるとともに表示ブロツクＢ 24の下方５つの表示
セグメントには応答信号が印加され、他の表示セ
グメントには非応答信号が印加される。 さらに表示部S3の各表示セグメントには非応答
信号b21，b22，b24が印加される。 つぎに時間t2において、タイミングパルス発生
器RCの端子r2からパルスが発生すると、レジス
タRS2，RS3の出力が選択されてデコーダDE1，
DE2に供給されるとともにレジスタRS4，RS5の
出力が選択されてデコーダDE3，DE4に供給され
る。デコーダDE1，DE2の出力は制御回路CT1，
CT2を介してラツチ回路L1，L2にラツチされデコ
ーダDE3，DE4の出力はラツチ回路L3，L4にラツ
チされる。そのためラツチ回路L3，L4の端子m1
……m6，n1……n6はそれぞれ（111100）、
（111000）となり、信号選択回路PS2，PS3の端子
M1……M6，N6……N6には、それぞれ信号b8，
b8，b8，b6，b5，b5，b8，b8，b7，b5，b5，b5が
生じる。第８図のスイツチング回路は端子r2から
のパルスによつて伝達ゲートTG15，TG18，
TG21がオンになつているため、端子M1……M6
からの信号はそれぞれ端子q21……q26を介して共
通電極C21……C26に供給される。一方端子N1…
…N6からの信号はそれぞれ端子q31……q36を介し
て共通電極C31……C36に供給される。さらに端子
q11……q16には端子Cnからの共通電極非選択信号
b5が生じ、共通電極C11……C16に供給される。こ
うして時間t2においては、各共通電極に第１２図
Ａ，Ｂ，Ｃのごとく信号が供給される。 一方ラツチ回路L1，L2の出力によつて信号選
択回路PS1からは上記と同様に信号が選択され、
端子P0……P9には第１２図Ｄの時間t2におけるご
とく信号が生じる。 これによつて第１図の表示部S2，S3のハツチン
グを施した表示ゼグメントに応答信号が印加さ
れ、他の表示セグメントには非応答信号が印加さ
れる。また表示部S1の各表示セグメントには総て
非応答信号が印加される。 つぎに時間t3において、タイミングパルス発生
器RCの端子r3からパルスが発生すると、表示部
S3，S1のデータが選択され、このデータに基づい
て各共通電極および端子P0……P9には第１２図
Ａ……Ｄの時間t3におけるごとく信号が供給され
る。これによつて表示部S3，S1のハツチングを施
した表示セグメントに応答信号が印加され、他の
表示セグメントには非応答信号が印加される。ま
た表示部S2の各表示セグメントには総て非応答信
号が印加される。 以上のようにして表示部を二つずつ時分割的に
選択していくものである。 ところで各表示セグメントに印加される信号の
電圧実効値についてみると、選択すべき表示セグ
メントには時分割の１周期内の３分の２は応答信
号が印加され、３分の１は非応答信号が印加され
てその実効値は√11９となる。また非選択の表
示セグメントは常時非応答信号が印加され、その
実効値は√１３となる。したがつて両実効値の
比である動作マージンは√11３となり、大きく
とれるため、コントラストの良好な表示が行なえ
る。 なお上記の実施例では３つの表示部を駆動する
場合について述べたが、これに限らず４つ以上の
表示部を同様に駆動してもよい。この場合にも上
記と全く同じ制御信号を使用でき、表示部の数を
Ｎとすると、動作マージンは√（８＋）で
表わされる。 また上記の実施例ではバーグラフ表示について
説明したが、これに限らず３つの表示部を同心円
状に配設して時、分、秒等を表示する場合に用い
てもよい。 以上詳述したように本発明によれば、積算表示
を行なう複数の表示部を二つずつ時分割的に順次
選択して駆動し、しかも０、Ｖ、2Vの電圧によ
つて各表示セグメントを駆動でき、電源回路とし
ては簡単な昇圧回路を用いればよく、構成的に簡
素化できるとともに低電圧で駆動できる。しかも
選択および非選択の表示セグメントに印加される
信号の動作マージンを√（８＋）（Ｎは表
示部の数）と大きくできるため、クロストローク
がなく、良好なコントラストが得られる。また表
示部の数が変わつても制御信号の波形は変える必
要がないため、制御信号発生回路の設計変更は必
要ない。
第１図は表示部の正面図、第２図および第３図
はそれぞれセグメント電極および共通電極を示し
た説明図、第４図は従来の駆動方法による信号波
形図、第５図は本発明の一実施例の回路構成を示
したブロツク図、第６図、第７図および第８図は
それぞれ第５図の要部を示した論理回路図、第９
図は本発明による信号波形の一例を示した信号波
形図、第１０図〜第１４図はそれぞれ動作説明の
ための信号説明図である。 S1，S2，S3：表示部、Ｂ 11〜Ｂ 16，Ｂ 21〜Ｂ 26，
Ｂ31〜Ｂ 36：表示ブロツク、Ｓ 11〜Ｓ 16，Ｓ 21〜Ｓ
26：セグメント電極群、C11〜C16，C21〜C26，C31
〜C36：共通電極、b1：第１のセグメント電極選
択信号、b2：第２のセグメント電極選択信号、
b3：第３のセグメント電極選択信号、b4：セグメ
ント電極非選択信号、b5：共通電極非選択信号、
b6：第１の共通電極選択信号、b7：第２の共通電
極選択信号、b8：共通電極全選択信号、b9〜b13，
b15，b17，b18：応答信号、b14，b16，b19〜b24：
非応答信号。
はそれぞれセグメント電極および共通電極を示し
た説明図、第４図は従来の駆動方法による信号波
形図、第５図は本発明の一実施例の回路構成を示
したブロツク図、第６図、第７図および第８図は
それぞれ第５図の要部を示した論理回路図、第９
図は本発明による信号波形の一例を示した信号波
形図、第１０図〜第１４図はそれぞれ動作説明の
ための信号説明図である。 S1，S2，S3：表示部、Ｂ 11〜Ｂ 16，Ｂ 21〜Ｂ 26，
Ｂ31〜Ｂ 36：表示ブロツク、Ｓ 11〜Ｓ 16，Ｓ 21〜Ｓ
26：セグメント電極群、C11〜C16，C21〜C26，C31
〜C36：共通電極、b1：第１のセグメント電極選
択信号、b2：第２のセグメント電極選択信号、
b3：第３のセグメント電極選択信号、b4：セグメ
ント電極非選択信号、b5：共通電極非選択信号、
b6：第１の共通電極選択信号、b7：第２の共通電
極選択信号、b8：共通電極全選択信号、b9〜b13，
b15，b17，b18：応答信号、b14，b16，b19〜b24：
非応答信号。
Claims (1)
- 【特許請求の範囲】 １ 共通電極と、この共通電極に液晶を介して対
向するセグメント電極群とからなる表示ブロツク
を複数配設して積算表示を行うＮ（Ｎは２以上の
整数）本の表示部を有し、 上記各セグメント電極群を共通のリード線で接
続し、 上記各表示部を２つずつ時分割的に順次選択
し、この選択された表示部の共通電極に、電圧
０、Ｖおよび2Vのうち少なくともいずれか２つ
の電圧からなる共通電極非選択信号b5、第１の共
通電極選択信号b6、第２の共通電極選択信号b7お
よび共通電極全選択信号b8のいずれかを選択的に
供給するとともに、上記セグメント電極に、電圧
０、Ｖおよび2Vのうち少なくともいずれか２つ
の電圧からなる第１のセグメント電極選択信号
b1、第２のセグメント電極選択信号b2、第３のセ
グメント電極選択信号b3およびセグメント電極非
選択信号b4を選択的に供給して所望の液晶に応答
信号を印加し、 非選択の表示部の各共通電極には上記共通電極
非選択信号b5を供給してその総ての液晶に非応答
信号を印加するものであり、 上記共通電極非選択信号b5、上記第１の共通電
極選択信号b6、上記第２の共通電極選択信号b7、
上記第１のセグメント電極選択信号b1、上記第２
のセグメント電極選択信号b2、上記第３のセグメ
ント電極選択信号b3および上記セグメント電極非
選択信号b4はいずれも同じタイミングにおいて同
電位となる部分を有し、かつ上記共通電極全選択
信号b8は上記タイミングにおいては上記同電位と
は異なつた電位となるものであり、 上記共通電極非選択信号b5と上記第１のセグメ
ント電極選択信号b1、上記第２のセグメント電極
選択信号b2、上記第３のセグメント電極選択信号
b3および上記セグメント電極非選択信号b4との電
位差によつて液晶に印加される非応答信号と、上
記第１の共通電極選択信号b6と上記第３のセグメ
ント電極選択信号b3および上記セグメント電極非
選択信号b4との電位差によつて液晶に印加される
非応答信号と、上記第２の共通電極選択信号b7と
上記第２のセグメント電極選択信号b2および上記
セグメント電極非選択信号b4との電位差によつて
液晶に印加される非応答信号は電圧実効値が等し
く、 上記共通電極全選択信号b8と上記第１のセグメ
ント電極選択信号b1、上記第２のセグメント電極
選択信号b2、上記第３のセグメント電極選択信号
b3および上記セグメント電極非選択信号b4との電
位差によつて液晶に印加される応答信号と、上記
第１の共通電極選択信号b6と上記第１のセグメン
ト電極選択信号b1、上記第２のセグメント電極選
択信号b2との電位差によつて液晶に印加される応
答信号と、上記第２の共通電極選択信号b7と上記
第１のセグメント電極選択信号b1上記第３のセグ
メント電極選択信号b3との電位差によつて液晶に
印加される応答信号は電圧実効値が等しく、 かつ上記非応答信号と上記応答信号の電圧実効
値の比が√（８＋）となることを特徴とす
る表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP421579A JPS5595990A (en) | 1979-01-16 | 1979-01-16 | Display unit drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP421579A JPS5595990A (en) | 1979-01-16 | 1979-01-16 | Display unit drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5595990A JPS5595990A (en) | 1980-07-21 |
| JPS648346B2 true JPS648346B2 (ja) | 1989-02-13 |
Family
ID=11578388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP421579A Granted JPS5595990A (en) | 1979-01-16 | 1979-01-16 | Display unit drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5595990A (ja) |
-
1979
- 1979-01-16 JP JP421579A patent/JPS5595990A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5595990A (en) | 1980-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996428B2 (ja) | 液晶表示装置の画素行駆動回路及び駆動方法 | |
| US4499459A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| US20020041267A1 (en) | Driving device and a driving method for a display device | |
| US4158786A (en) | Display device driving voltage providing circuit | |
| US5583531A (en) | Method of driving a display apparatus | |
| JP2008287753A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| JPS59116790A (ja) | マトリクス型表示装置の駆動回路 | |
| US4356483A (en) | Matrix drive system for liquid crystal display | |
| JP2675060B2 (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| JPH05313129A (ja) | 液晶表示装置 | |
| JPH0579967B2 (ja) | ||
| JPS648346B2 (ja) | ||
| CN101116132B (zh) | 液晶显示装置的驱动电路及驱动方法 | |
| JPS648345B2 (ja) | ||
| JPH0943566A (ja) | 液晶表示器の駆動回路 | |
| JPH02127618A (ja) | 液晶表示回路 | |
| JP3271424B2 (ja) | 表示装置用走査回路および平面表示装置 | |
| JP3228180U (ja) | 液晶ドライバ | |
| JPS6342800B2 (ja) | ||
| US5805127A (en) | Microcontroller interfacing with an LCD | |
| JPS6215599A (ja) | アクチブマトリクス方式表示装置の走査回路 | |
| JP2534344B2 (ja) | 強誘電性液晶パネルの駆動方法 | |
| JPS6339687Y2 (ja) | ||
| JPS6142237B2 (ja) | ||
| JP2001281618A (ja) | 液晶表示装置 |