JPH0113134B2 - - Google Patents
Info
- Publication number
- JPH0113134B2 JPH0113134B2 JP60016869A JP1686985A JPH0113134B2 JP H0113134 B2 JPH0113134 B2 JP H0113134B2 JP 60016869 A JP60016869 A JP 60016869A JP 1686985 A JP1686985 A JP 1686985A JP H0113134 B2 JPH0113134 B2 JP H0113134B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- microprocessor
- slight variation
- function
- debugger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、マイクロプロセツサ応用機器の開発
時におけるデバツグ作業を支援する機器(デバツ
ガ)の改良に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an improvement in a device (debugger) that supports debugging work during the development of microprocessor application equipment.
(従来の技術)
従来より、マイクロプロセツサを応用した機器
やシステムを設計、検査、保守等する各段階でデ
バツグや不良原因を解明する機器としてマイクロ
プロセツサデバツガがある。このデバツガは、エ
ミユレーシヨン機能を有し、マイクロプロセツサ
応用機器に使用されるマイクロプロセツサの動作
をインサーキツト方式で試験ないし解析すること
ができるようになつており、第2図にその一構成
例を示す。同図において、マイクロプロセツサデ
バツガ本体1側には対象とするマイクロプロセツ
サ(ターゲツトプロセツサ)の種類に応じた専用
のパーソナルモジユール2が実装され、そのモジ
ユールからはケーブル20および21を介してマ
イクロプロセツサプローブ30とエクスターナル
プローブ40がそれぞれ接続されている。(Prior Art) Microprocessor debuggers have conventionally been used as devices for debugging and elucidating the cause of failures at each stage of designing, testing, and maintaining devices and systems that utilize microprocessors. This debugger has an emulation function and can test or analyze the operation of microprocessors used in microprocessor application equipment using an in-circuit method. An example of its configuration is shown in Figure 2. show. In the figure, a dedicated personal module 2 corresponding to the type of microprocessor (target processor) is mounted on the microprocessor debugger main body 1 side, and a personal module 2 is connected to the microprocessor debugger via cables 20 and 21. A microprocessor probe 30 and an external probe 40 are connected to each other.
マイクロプロセツサプローブ30には対象のマ
イクロプロセツサ(ターゲツトプロセツサ)を装
着する一方、このプローブ30から出ているソケ
ツトコネクタ32をターゲツトボード50上のマ
イクロプロセツサソケツト51に差込んで接続
し、マイクロプロセツサプローブ30上のマイク
ロプロセツサ31がターゲツトボードのメモリや
I/O装置(図示せず)をアクセスすることがで
きるようになつている。 A target microprocessor (target processor) is attached to the microprocessor probe 30, and the socket connector 32 protruding from the probe 30 is inserted into the microprocessor socket 51 on the target board 50 for connection. However, the microprocessor 31 on the microprocessor probe 30 can access the target board's memory and I/O devices (not shown).
他方、エクスターナルプローブ40は、クリツ
プ等を介してターゲツトボード50に接続され、
信号入力受付け、同期パルス出力およびクロツク
入力受付ができるようになつている。 On the other hand, the external probe 40 is connected to the target board 50 via a clip or the like.
It is designed to accept signal input, output synchronous pulses, and accept clock input.
また、デバツガ本体1には、機能選択や情報入
力(条件設定)のためのキー入力機構3と、
CRT等の表示手段を備えターゲツトプロセツサ
の実行経過や結果等をそこに表示することのでき
る表示部4が配設されている。また、デバツガ本
体内には、エミユレーシヨン方式によりターゲツ
トプロセツサを作動させ、動作を解析する機能を
有する制御処理装置(図示せず)が配設されてい
る。 The Debugger main body 1 also includes a key input mechanism 3 for selecting functions and inputting information (setting conditions).
A display unit 4 is provided which is equipped with a display means such as a CRT and can display the execution progress and results of the target processor. Further, a control processing device (not shown) having a function of operating the target processor using an emulation method and analyzing the operation is disposed within the debugger main body.
この様なデバツガにおいては、操作者はキー入
力機構3より条件を設定し、ターゲツトプログラ
ムの一部又は全部を走行させ、その結果と経過を
観測することができるようになつている。 In such a debugger, the operator can set conditions using the key input mechanism 3, run part or all of the target program, and observe the results and progress.
(発明が解決しようとする問題点)
しかしながら、十分なデバツグを実施するため
には設定条件の組合せが多くしかもその条件設定
の作業が比較的煩雑である等が原因で、実際に試
験される事項は少なくなりがちであり、デバツグ
作業は不完全な場合が多いと言う問題があつた。(Problems to be Solved by the Invention) However, in order to perform sufficient debugging, there are many combinations of setting conditions and the work of setting the conditions is relatively complicated. The problem was that debugging work was often incomplete.
本発明の目的は、この様な点に鑑み、デバツグ
作業における試験条件の項目数の許容量を多く
し、より十分なデバツグを容易に実現することが
できるようなマイクロプロセツサデバツガを提供
することにある。 In view of these points, an object of the present invention is to provide a microprocessor debugger that can increase the allowable number of test condition items in debugging work and easily realize more sufficient debugging. There is a particular thing.
本発明の他の目的は、受信走行条件データの性
質によつて、その条件の微変動データをデバツグ
用データとして生成し、このデータに基づいてデ
バツグを行うことができるようにしたマイクロプ
ロセツサデバツガを提供することにある。 Another object of the present invention is to develop a microprocessor device capable of generating data on slight fluctuations in conditions as debugging data depending on the nature of received running condition data, and debugging based on this data. It is to provide hemlock.
(問題点を解決するための手段)
この様な目的を達成するために本発明では、エ
ミユレーシヨン機能をもち、かつマイクロプロセ
ツサの動作シーケンスを監視することのできるデ
バツグ装置と、走行データをエントリできる機能
を有し、受信走行条件データの性質によつてその
条件の微変動データを生成する手段と、この各微
変動データについてのあらゆる組合せの条件を求
めこの条件下で走行テストを行うよう制御する機
能を有する制御手段を具備下ことを特徴とする。(Means for Solving the Problems) In order to achieve such an object, the present invention provides a debugging device that has an emulation function and can monitor the operation sequence of a microprocessor, and a debugging device that can input running data. A means for generating minute variation data of the conditions according to the nature of the received running condition data, and controlling to find all combinations of conditions for each of the slight variation data and perform a running test under these conditions. It is characterized in that it is equipped with a control means having a function.
(実施例)
以下図面を用いて本発明を詳しく説明する。第
1図は本発明に係るマイクロプロセツサデバツガ
の実施例構成図である。図において、第2図と異
なるところは、本体部分のキー入力機構、微変動
データ生成装置および制御処理装置である。(Example) The present invention will be explained in detail below using the drawings. FIG. 1 is a block diagram of an embodiment of a microprocessor debugger according to the present invention. The difference between the figure and FIG. 2 is the key input mechanism, minute fluctuation data generation device, and control processing device in the main body.
微変動データ生成装置10は、微変動量が設定
され、受信したデータの性質に対応して変動値を
その微変動量だけ変動させて新たなデータを生成
するものである。この微変動量はキー入力機構1
1より指定することができる。微変動指定は、例
えば、次のような指定である。 The slight variation data generation device 10 is configured to generate new data by varying the variation value by the amount of slight variation in accordance with the nature of the received data. This amount of slight fluctuation is the key input mechanism 1
It can be specified from 1. The slight fluctuation designation is, for example, the following designation.
無変動(基準パターンのみ出力)
+n変動:K,K+1,K+2,……,K+
n
−n変動:K,K−1,K−2,……,K−
n
制御処理装置12は、従来の機能の他に微変動
データ生成装置10で得られたデータをテストデ
ータとして記憶するとともに、各変数のあらゆる
組合せを行い、それぞれの条件下で実行し、その
時の結果をテストデータとともに記憶しておくこ
とができる機能を有する。 No fluctuation (output only the reference pattern) +n fluctuation: K, K+1, K+2, ..., K+
n -n variation: K, K-1, K-2, ..., K-
n In addition to the conventional functions, the control processing device 12 stores the data obtained by the minute fluctuation data generation device 10 as test data, and also performs all combinations of each variable, executes them under each condition, and It has the ability to store results together with test data.
なお、従来の機能としては、アドレスやデータ
バス、フラグ等をサンプリングし表示する機能、
ターゲツトボード上にある周辺ロジツク回路の各
部の信号波形をタイミング表示する機能、実時間
やループの回数を測定する機能、メモリや入出力
装置へのデータ書込みあるいは読出し等の命令を
作成し実行させる機能等がある。 In addition, conventional functions include a function to sample and display addresses, data buses, flags, etc.
A function to display the timing of signal waveforms of each part of peripheral logic circuits on the target board, a function to measure real time and the number of loops, a function to create and execute commands such as writing or reading data to memory or input/output devices. etc.
このような構成における本発明の特徴とする機
能の動作のみ説明すれば次の通りである。 The operation of the features of the present invention in such a configuration will be described as follows.
(i) キー入力機構11より起動条件である変数、
微変動量等を設定する。変数としては、10進数
m桁の値、バイトのビツトパターン、アスキ
ー(ASCII)文字列等で複数組指定することが
できる。(i) Variables that are activation conditions from the key input mechanism 11;
Set the amount of slight fluctuation, etc. Multiple sets of variables can be specified, such as m-digit decimal values, byte bit patterns, and ASCII character strings.
(ii) トリガ又はトレース条件を設定した後ターゲ
ツトプロセツサを走行させる。(ii) Run the target processor after setting the trigger or trace conditions.
(iii) 受信したデータの性質(数値データか文字デ
ータか等)に応じて設定した微変動量をそのデ
ータに与えて新たなデータを生成する。(iii) Generate new data by giving the data a slight variation amount set according to the nature of the received data (numeric data, character data, etc.).
(iv) 入力された全変数について前記(iii)の処理によ
りデータ加工を施し、これをテストデータとし
て保存する。(iv) Data processing is performed on all input variables by the process in (iii) above, and this is saved as test data.
(v) 試験時には、(iii)ないし(iv)で得たデータについ
て、自動的に変数間の組合せを行い、各組合せ
において試験を行い、その結果をテストデータ
とともに記憶し、必要に応じて表示ないし外部
記憶装置等に保存する。なお、試験結果は適宜
の形式で出力することができる。例えば表形式
で出力することができ、その場合には試験結果
の検証が極めて容易となる。(v) During testing, automatically combine variables for the data obtained in (iii) to (iv), perform tests on each combination, store the results together with the test data, and display them as necessary. Or save it to an external storage device, etc. Note that the test results can be output in an appropriate format. For example, it can be output in table format, in which case verification of test results becomes extremely easy.
(発明の効果)
以上説明したように、本発明によれば、次のよ
うな効果がある。(Effects of the Invention) As explained above, the present invention has the following effects.
通常デバツグのためのテストデータとしては試
験しようとする部分の出力メツセージに着目した
境界条件のデータが複数個選定され、このテスト
データを使つて試験を実施する。 Usually, as test data for debugging, a plurality of boundary condition data focusing on output messages of the part to be tested are selected, and tests are performed using this test data.
本発明のデバツガによれば、上記のような境界
条件と、その前後(近傍)のデータに対しても、
自動的にテストデータを生成し、試験を行うこと
ができる。 According to the debugger of the present invention, even for the above-mentioned boundary conditions and data before and after (nearby) them,
Test data can be automatically generated and tests can be performed.
また、この様な境界条件およびその近傍と、そ
れらの組合せ条件で発生するバグについて、総べ
ての組合せにおいて漏れなく試験することができ
るので、試験漏れを防止することができる。 In addition, since bugs occurring under such boundary conditions, their vicinity, and their combination conditions can be tested without exception in all combinations, omissions in tests can be prevented.
更に、テスト結果を表形式で出力することによ
り、試験結果の検証も容易となり、デバツグ工数
の短縮が図れる。 Furthermore, by outputting the test results in a table format, it becomes easy to verify the test results, and the number of debugging steps can be reduced.
第1図は本発明のマイクロプロセツサデバツガ
の一実施例を示す構成図、第2図は従来のマイク
ロプロセツサデバツガの一例を示す構成図であ
る。
1,1a…マイクロプロセツサデバツガ本体、
2…パーソナルモジユール、4…表示部、10…
微変動データ生成装置、11…キー入力機構、1
2…制御処理装置、20,21…ケーブル、30
…マイクロプロセツサプローブ、32…ソケツト
コネクタ、40…エクスターナルプローブ、50
…ターゲツトボード、51…マイクロプロセツサ
ソケツト。
FIG. 1 is a block diagram showing an embodiment of a microprocessor debugger of the present invention, and FIG. 2 is a block diagram showing an example of a conventional microprocessor debugger. 1, 1a...Microprocessor debugger main body,
2...Personal module, 4...Display section, 10...
Microfluctuation data generation device, 11...key input mechanism, 1
2... Control processing device, 20, 21... Cable, 30
...Microprocessor probe, 32...Socket connector, 40...External probe, 50
...Target board, 51...Microprocessor socket.
Claims (1)
ツサ応用機器のターゲツトプロセツサの動作をイ
ンサーキツト方式で観測することのできるデバツ
グ手段と、ターゲツトプロセツサより受けた走行
条件データに対してその種類に応じて予め設定さ
れた微変動量を与えて新たな走行条件データを生
成する微変動データ生成装置と、前記微変動量を
設定するための情報入力の機能を含むキー入力機
構と、前記微変動データ生成装置で生成した新た
な走行条件データをテストデータとして記憶して
おくとともに、これらの走行条件テストデータの
あらゆる組合せを求めその各組合せの条件下で走
行させる機能を含む制御処理装置を具備したこと
を特徴とするマイクロプロセツサデバツガ。1. A debugging means that has an emulation function and can observe the operation of a target processor of a microprocessor application device using an in-circuit method, and a debugging means that is configured in advance according to the type of running condition data received from the target processor. a slight variation data generation device that generates new driving condition data by giving a slight variation amount, a key input mechanism including a function of inputting information for setting the slight variation amount, and a key input mechanism that generates new driving condition data by giving the slight variation amount. The vehicle is characterized by being equipped with a control processing device that stores new running condition data as test data, and has a function of determining all combinations of these running condition test data and causing the vehicle to run under each combination. Microprocessor debugger.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016869A JPS61175832A (en) | 1985-01-31 | 1985-01-31 | Microprocessor debugger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016869A JPS61175832A (en) | 1985-01-31 | 1985-01-31 | Microprocessor debugger |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61175832A JPS61175832A (en) | 1986-08-07 |
| JPH0113134B2 true JPH0113134B2 (en) | 1989-03-03 |
Family
ID=11928208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016869A Granted JPS61175832A (en) | 1985-01-31 | 1985-01-31 | Microprocessor debugger |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61175832A (en) |
-
1985
- 1985-01-31 JP JP60016869A patent/JPS61175832A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61175832A (en) | 1986-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516428B2 (en) | On-chip debug system | |
| US4338660A (en) | Relational break signal generating device | |
| US4720778A (en) | Software debugging analyzer | |
| US4709366A (en) | Computer assisted fault isolation in circuit board testing | |
| US20110271256A1 (en) | Bi-directional probing of software | |
| CN100412811C (en) | Test program debugging device and method, semiconductor test device and test method | |
| JP2962239B2 (en) | Semiconductor integrated circuit inspection apparatus and inspection method thereof | |
| JPH0113134B2 (en) | ||
| US20010016923A1 (en) | Program execution system for semiconductor testing apparatus | |
| US4622652A (en) | Signal identification | |
| JP4132499B2 (en) | Program debugging device for semiconductor testing | |
| JPH02220145A (en) | Program tracing system | |
| Krummel et al. | Advances in microcomputer development systems | |
| Lee | Microprocessor analysers in the development and support of microprocessor-based systems | |
| Cluley | System Testing and Development | |
| JPS63103985A (en) | Inspecting device for integrated circuit element | |
| JPH05173830A (en) | Abnormal operation detecting method and emulator | |
| JP2000112781A (en) | Electronic circuit analysis device, electronic circuit analysis method, and storage medium | |
| JPH0749797A (en) | Program creation device | |
| JPS62260234A (en) | Fault diagnosis device | |
| JPH06266575A (en) | Emulator | |
| JPS6166171A (en) | In-circuit ic tester | |
| KR19990031688A (en) | How to automatically generate a test program for advent testing | |
| JPH0711785B2 (en) | Evaluation device and evaluation method for semiconductor device incorporating MPU | |
| JPS61166641A (en) | Program action analyzer |