JPH0113670B2 - - Google Patents
Info
- Publication number
- JPH0113670B2 JPH0113670B2 JP55185115A JP18511580A JPH0113670B2 JP H0113670 B2 JPH0113670 B2 JP H0113670B2 JP 55185115 A JP55185115 A JP 55185115A JP 18511580 A JP18511580 A JP 18511580A JP H0113670 B2 JPH0113670 B2 JP H0113670B2
- Authority
- JP
- Japan
- Prior art keywords
- signal conversion
- channel
- common
- signal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、接続信号変換装置を具備するPCM
端局装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a PCM equipped with a connection signal conversion device.
Regarding terminal equipment.
従来形の接続信号変換装置を具備するPCM端
局装置が第１図に示される。第１図には、接続信
号変換装置１１および音声多重装置１２を有する
PCM端局装置１、対局側のPCM端局装置１′、
トランク２、交換機３、および、電話機４が示さ
れる。接続信号変換装置１１には、ｎチヤンネル
（ｎは２４または３０）の信号変換盤１１１を有
し、各チヤンネルに信号変換盤を制御する制御部
１１２が個別に設けられている。このように各チ
ヤンネルの信号変換盤１１１に個別の制御部１１
２が設けられることは、接続信号変換装置１１が
大型になりかつ高価なものになるという問題があ
る。また、制御のシーケンスを変更する場合に、
制御部１１２のハードウエアを変更する必要があ
るという問題がある。 A PCM terminal equipment equipped with a conventional connection signal conversion device is shown in FIG. In FIG. 1, a connection signal conversion device 11 and an audio multiplexing device 12 are shown.
PCM terminal device 1, PCM terminal device 1' on the opposing side,
A trunk 2, a switch 3, and a telephone 4 are shown. The connection signal conversion device 11 has a signal conversion board 111 with n channels (n is 24 or 30), and a control unit 112 for controlling the signal conversion board is individually provided for each channel. In this way, the signal conversion board 111 of each channel has an individual control section 11.
2, there is a problem that the connection signal conversion device 11 becomes large and expensive. Also, when changing the control sequence,
There is a problem in that the hardware of the control unit 112 needs to be changed.
このため、各チヤンネルの信号変換盤を共通の
制御部において共通制御することが考えられる
が、このことは、単に各チヤンネルの信号変換盤
の制御部を１カ所に集合させるだけでは、実現す
ることはできない。なぜならば、信号変換盤は、
多種類であり、従つて、制御部もまた、信号変換
盤の種類に応じて、一般用、MH用、MP用等で
それぞれ異なるものであり、また、各種の信号変
換盤のいずれもが任意のチヤンネルに実装可能で
あることが必要であるからである。 For this reason, it is possible to commonly control the signal converter boards for each channel using a common control unit, but this cannot be achieved by simply gathering the control units of the signal converter boards for each channel in one place. I can't. This is because the signal converter board
There are many types of signal converters, and therefore, the control units are also different for general use, MH use, MP use, etc. depending on the type of signal conversion board, and any of the various signal conversion boards can be This is because it needs to be able to be implemented in the channel.
本発明の主な目的は、従来形の欠点にかんが
み、接続信号変換装置を具備するPCM端局装置
において、多種類の信号変換盤の各個に種類をあ
らわす特定のパターン信号を発生する回路を設け
るという着想にもとづき、各チヤンネルの信号変
換盤のパターン信号を共通部において判別し、各
チヤンネルに実装された各種の信号変換盤を共通
部において共通制御させ、それにより、装置を小
型化しかつ安価にし、ハードウエアを変換するこ
となく制御シーケンスを変更することを可能にす
ることにある。 In view of the drawbacks of the conventional type, the main object of the present invention is to provide a PCM terminal station equipment equipped with a connection signal conversion device with a circuit that generates a specific pattern signal representing the type of signal conversion board for each of many types of signal conversion boards. Based on this idea, the pattern signals of the signal converter boards of each channel are discriminated in a common part, and the various signal converters installed in each channel are commonly controlled in the common part, thereby making the device smaller and cheaper. The purpose of this invention is to make it possible to change the control sequence without converting the hardware.
本発明においては、接続信号変換装置を具備す
るPCM端局装置において、該接続信号変換装置
に多種類の信号変換盤を共通制御するための共通
部、該信号変換盤の各個に特定のパターンの発生
回路、該接続信号変換装置の共通部にマイクロプ
ロセツサ回路を設け、該信号変換盤により出力さ
れる特定のパターン信号を共通部において判別
し、該多種類の信号変換盤を共通制御することを
特徴とするPCM端局装置が提供される。 In the present invention, in a PCM terminal device equipped with a connection signal conversion device, the connection signal conversion device includes a common part for common control of many types of signal conversion boards, and a specific pattern for each of the signal conversion boards. A microprocessor circuit is provided in a common part of the generation circuit and the connected signal conversion device, and the common part discriminates a specific pattern signal outputted by the signal conversion board, and the various types of signal conversion boards are commonly controlled. A PCM terminal device is provided.
本発明の一実施例としてのPCM端局装置が第
２図および第３図に示される。第２図には、
PCM端局装置５、対局側のPCM端局装置５′、
トランク２、交換機３、および、電話機４が示さ
れる。PCM端局装置５は、接続信号変換装置５
１および音声多重装置５２を有する。接続信号変
換装置５１は、１チヤンネルからｎチヤンネルま
での信号変換盤５１１、共通部５１２、および、
共通バス５１３を有する。第３図は、接続信号変
換装置５１のより詳細な回路図である。第３図に
おいて、MPUはマイクロプロセツサ回路、
ROMはリードオンメモリ、RAMはランダムア
クセスメモリ、SR１，SR２はシフトレジスタで
ある。またDBUS，ABUS，CBUSは、それぞ
れ、データバス、アンドレスバス、制御バスであ
り、GT１，ST２……GT８はゲート回路であ
り、FF１，FF２，FF３はフリツプフロツプ回
路である。ADECはアドレスデコーダ、TIFはト
ランクインターフエース部である。 A PCM terminal equipment as an embodiment of the present invention is shown in FIGS. 2 and 3. In Figure 2,
PCM terminal station device 5, PCM terminal station device 5' on the opposing side,
A trunk 2, a switch 3, and a telephone 4 are shown. The PCM terminal device 5 is a connection signal converter 5
1 and an audio multiplexing device 52. The connection signal conversion device 51 includes a signal conversion board 511 from channel 1 to channel N, a common section 512, and
It has a common bus 513. FIG. 3 is a more detailed circuit diagram of the connection signal conversion device 51. In Figure 3, MPU is a microprocessor circuit,
ROM is read-on memory, RAM is random access memory, and SR1 and SR2 are shift registers. Further, DBUS, ABUS, and CBUS are a data bus, an address bus, and a control bus, respectively, GT1, ST2, . . . GT8 are gate circuits, and FF1, FF2, and FF3 are flip-flop circuits. ADEC is an address decoder, and TIF is a trunk interface section.
第２図において、各チヤンネルの信号変換盤５
１１は、トランク２からのアナログ交換機用の接
続信号（起動応答、閉塞信号等）をPCMデイジ
タル信号に変換する。各チヤンネルには、任意の
種類の信号変換盤が実装されるものとする。各チ
ヤンネルの信号変換盤５１１からの接続信号は、
共通バス５１３を介して共通部５１２に読込ま
れ、共通部５１２から音声多重装置５２に伝送さ
れる。また、各チヤンネルの信号変換盤５１１か
らの音声信号は、音声多重装置５２に直接接続さ
れる。 In Figure 2, the signal converter board 5 for each channel
11 converts connection signals for the analog exchange (activation response, blockage signal, etc.) from the trunk 2 into PCM digital signals. It is assumed that each channel is equipped with any type of signal conversion board. The connection signal from the signal conversion board 511 of each channel is
The signal is read into the common section 512 via the common bus 513 and transmitted from the common section 512 to the audio multiplexing device 52 . Further, the audio signals from the signal conversion board 511 of each channel are directly connected to the audio multiplexing device 52.
第３図において、チヤンネル１に装着された信
号変換盤５１１が示される。チヤンネル１の信号
変換盤５１１には、アドレスデコーダADEC、ト
ランクインターフエース部TIF、ゲート回路GT
１，GT２……GT８、フリツプフロツプ回路FF
１，FF２，FF３が設けられている。ゲート回路
GT１，GT２……GT８の出力側およびフリツプ
フロツプ回路FF１，FF２，FF３の入力側は、
データバスDBUSに接続される。アドレスデコー
ダADECは、アドレスバスABUSおよび制御バス
CBUSに接続され、MPUからのアドレス信号を
デコーダして、ゲート回路およびフリツプフロツ
プ回路に制御クロツク信号を供給する。フリツプ
フロツプ回路FF１，FF２，FF３は、MPUによ
り制御された信号を信号変換盤に記憶する回路で
ある。フリツプフロツプ回路FF１，FF２，FF
３の出力信号は、トランクインターフエース部
TIFを介して、トランク２に供給される。 In FIG. 3, a signal conversion board 511 attached to channel 1 is shown. The signal conversion board 511 of channel 1 includes an address decoder ADEC, a trunk interface unit TIF, and a gate circuit GT.
1, GT2...GT8, flip-flop circuit FF
1, FF2, and FF3 are provided. gate circuit
GT1, GT2...The output side of GT8 and the input side of flip-flop circuits FF1, FF2, FF3 are as follows.
Connected to data bus DBUS. The address decoder ADEC is connected to the address bus ABUS and the control bus
Connected to the CBUS, it decodes address signals from the MPU and supplies control clock signals to the gate circuits and flip-flop circuits. Flip-flop circuits FF1, FF2, and FF3 are circuits that store signals controlled by the MPU in the signal conversion board. Flip-flop circuit FF1, FF2, FF
The output signal of 3 is the trunk interface section.
It is supplied to Trunk 2 via TIF.
ゲート回路GT１，GT２……GT５は、信号変
換盤５１１の種類に応じて特定のパターン信号を
発生する回路である。ゲート回路GT１，GT２
……GT５の入力は、0Vまたは5Vのいずれかに
接続されそれに応じて「０」または「１」の信号
を共通部に送出する。従つてパターンの種類とし
て25＝32種類のものが発生され得る。第３図に示
される信号変換盤においては、パターン「１」
「０」「１」「０」「１」が発生される。 Gate circuits GT1, GT2...GT5 are circuits that generate specific pattern signals depending on the type of signal conversion board 511. Gate circuit GT1, GT2
...The input of GT5 is connected to either 0V or 5V and sends a "0" or "1" signal to the common section accordingly. Therefore, 2 5 =32 types of patterns can be generated. In the signal converter board shown in Figure 3, pattern "1"
"0", "1", "0", and "1" are generated.
ゲート回路GT６，GT７，GT８は、トランク
インタフエース回路TIFを介してトランク２から
伝送される接続信号をデータバスDBUSに送出す
る回路である。 The gate circuits GT6, GT7, and GT8 are circuits that send connection signals transmitted from the trunk 2 via the trunk interface circuit TIF to the data bus DBUS.
共通部５１２においては、チヤンネル毎にパタ
ーン発生回路から送出される信号をランダムアク
セスメモリRAMに記憶し、MPUにおいて、チ
ヤンネル毎に記憶されたパターン信号から、実装
されている信号変換盤の種類を判別する。ROM
には、信号変換盤の種類別に制御プログラムが記
憶されている。MPUは、チヤンネル１，チヤン
ネル２……チヤンネルｎの順に時分割でROMに
記憶されている該当する信号変換盤の制御プログ
ラムを実行し、シフトレジスタSR２に得られた
データを出力する。このデータは、シスフトレジ
スタSR２から音声多重信号に送出され、音声多
重装置において音声信号と多重化され対局の
PCM端局装置５′に伝送される。シフトレジスタ
SR１には、対局のPCM装置から伝送された接続
信号が書込まれ、MPUにより対応するチヤンネ
ルの信号変換盤に記憶される。 In the common section 512, the signals sent from the pattern generation circuit for each channel are stored in the random access memory RAM, and the MPU determines the type of the installed signal conversion board from the pattern signals stored for each channel. do. ROM
Control programs are stored for each type of signal conversion board. The MPU executes the control program for the corresponding signal conversion board stored in the ROM in a time-division manner in the order of channel 1, channel 2, . . . channel n, and outputs the obtained data to the shift register SR2. This data is sent to the audio multiplex signal from the system register SR2, and is multiplexed with the audio signal in the audio multiplexer to play the game.
It is transmitted to the PCM terminal equipment 5'. shift register
The connection signal transmitted from the PCM device of the opposing team is written into SR1, and is stored by the MPU in the signal conversion board of the corresponding channel.
信号変換盤の制御プログラムの変更は、ROM
の内容を取換えることにより、ハードウエアの変
更なしで容易に実行され得る。 To change the control program of the signal converter board, use the ROM.
It can be easily implemented without changing the hardware by replacing the contents of .
本発明によれば、接続信号変換装置を具備する
PCM端局装置において、各チヤンネルの信号変
換盤の種類を共通部において判別し、各チヤンネ
ルに実装された各種の信号変換盤を共通部におい
て共通制御することができ、それにより装置が小
型化され安価にすることができ、また、ハードウ
エアを変更することなく制御シーケンスを変更す
ることができる。 According to the present invention, the connection signal conversion device is provided.
In PCM terminal equipment, the type of signal conversion board for each channel can be determined in the common part, and the various signal conversion boards installed in each channel can be commonly controlled in the common part, thereby making the equipment more compact. It can be made inexpensive, and the control sequence can be changed without changing the hardware.
第１図は、従来形の接続信号変換装置を有する
PCM端局装置の回路図、第２図は、本発明の一
実施例としての接続信号変換装置を具備する
PCM端局装置の回路図、第３図は、第２図の装
置における信号変換盤および共通部の回路図であ
る。
符号の説明、１，１′：PCM端局装置、１１：
接続信号変換装置、１１１：信号変換盤、１１
２：制御部、１２：音声多重装置、２，２１，２
２……２ｎ：トランク、３：交換機、４：電話
機、５，５′：PCM端局装置、５１：接続信号変
換装置、５１１：信号変換盤、５１２：共通部、
５１３：共通バス、５２：音声多重装置、
MPU：マイクロプロセツサ回路、ROM：リー
ドオンメモリ、RAM：ランダムアクセスメモ
リ、SR１，SR２：シフトレジスタ、DBUS：デ
ータバス、ADEC：アドレスバス、CBUS：制御
バス、GT１，GT２……GT８：ゲート回路、
FF１，FF２，FF３：フリツプフロツプ回路、
ADEC：アドレスデコーダ、TIF：トランクイン
ターフエース部。
Figure 1 shows a conventional connection signal conversion device.
FIG. 2 is a circuit diagram of a PCM terminal device equipped with a connection signal conversion device as an embodiment of the present invention.
The circuit diagram of the PCM terminal equipment, FIG. 3, is a circuit diagram of the signal conversion board and common parts in the equipment of FIG. Explanation of symbols, 1, 1': PCM terminal equipment, 11:
Connection signal converter, 111: Signal converter board, 11
2: Control unit, 12: Audio multiplexer, 2, 21, 2
2...2n: Trunk, 3: Exchange, 4: Telephone, 5, 5': PCM terminal equipment, 51: Connection signal converter, 511: Signal converter board, 512: Common section,
513: common bus, 52: audio multiplexing device,
MPU: Microprocessor circuit, ROM: Read-on memory, RAM: Random access memory, SR1, SR2: Shift register, DBUS: Data bus, ADEC: Address bus, CBUS: Control bus, GT1, GT2...GT8: Gate circuit ,
FF1, FF2, FF3: flip-flop circuit,
ADEC: Address decoder, TIF: Trunk interface section.
Claims (1)
において、該接続信号変換装置に多種類の信号変
換盤を共通制御するための共通部、該信号変換盤
の各個に特定のパターンの発生回路、および、該
接続信号変換装置の共通部にマイクロプロセツサ
回路を設け、該信号変換盤により出力される特定
のパターン信号を該共通部において判別し該多種
類の信号変換盤を共通制御することを特徴とする
PCM端局装置。1. In a PCM terminal device equipped with a connection signal conversion device, the connection signal conversion device includes a common part for common control of many types of signal conversion boards, a generation circuit with a specific pattern for each of the signal conversion boards, and , characterized in that a microprocessor circuit is provided in a common section of the connection signal conversion device, and a specific pattern signal outputted by the signal conversion board is discriminated in the common section to commonly control the various types of signal conversion boards. to be
PCM terminal equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18511580A JPS57111149A (en) | 1980-12-27 | 1980-12-27 | Pulse code modulation terminal station equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18511580A JPS57111149A (en) | 1980-12-27 | 1980-12-27 | Pulse code modulation terminal station equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111149A JPS57111149A (en) | 1982-07-10 |
| JPH0113670B2 true JPH0113670B2 (en) | 1989-03-07 |
Family
ID=16165117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18511580A Granted JPS57111149A (en) | 1980-12-27 | 1980-12-27 | Pulse code modulation terminal station equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57111149A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451836A (en) * | 1987-08-24 | 1989-02-28 | Nec Corp | Signal converter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057103A (en) * | 1973-09-17 | 1975-05-19 |
-
1980
- 1980-12-27 JP JP18511580A patent/JPS57111149A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111149A (en) | 1982-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893310A (en) | Digital key telephone system | |
| JPS6025399A (en) | Peripheral control system for switching system of digital signal and peripheral control system for switching system | |
| JPH0113670B2 (en) | ||
| CA2177781A1 (en) | Digital pb exchanger with multi-processor control system using asynchronous transfer mode | |
| JP2969783B2 (en) | Performance information transceiver | |
| JP2921286B2 (en) | Digital tone generation circuit | |
| JPS5671358A (en) | Control system for button telephone | |
| KR100207826B1 (en) | Voice mail system using a single processor | |
| JP2521957B2 (en) | Transmission system | |
| JPH0750949B2 (en) | Tone signal transmission control method | |
| FI78375B (en) | DIGITALT TELEFONSYSTEM. | |
| JPH0118463B2 (en) | ||
| JPH01270483A (en) | Time division channel switching memory | |
| KR840002801A (en) | Storage of a telecommunication exchange | |
| JPS637520B2 (en) | ||
| JPS5728466A (en) | Control system for communication control device | |
| JP2870158B2 (en) | Digital electronic button telephone | |
| JPS58140840A (en) | Baud rate control device | |
| JPH0126208B2 (en) | ||
| JPS61146055A (en) | Electronic exchange | |
| JPS6051058A (en) | Data writing system of audible sound data storing circuit of electronic exchange | |
| JPS61281795A (en) | System for changing over and controlling of analog/ digital terminal in time division exchange | |
| JPS63152263A (en) | Digital tone control system | |
| JPS61109257U (en) | ||
| JPH04124928A (en) | Data rate converting device |