JPH0118630B2 - - Google Patents
Info
- Publication number
- JPH0118630B2 JPH0118630B2 JP54072014A JP7201479A JPH0118630B2 JP H0118630 B2 JPH0118630 B2 JP H0118630B2 JP 54072014 A JP54072014 A JP 54072014A JP 7201479 A JP7201479 A JP 7201479A JP H0118630 B2 JPH0118630 B2 JP H0118630B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- charge
- substrate
- region
- transfer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は電荷結合素子（以後CCDと略す）を
用いたシフトレジスタとその駆動法に関する。 CCDは1970年にその概念が発表されて以来従
来からの高度の集積回路技術を背景として急速な
開発が進められ近年固体撮像デバイス、アナログ
遅延線、フイルタ、デイジタルメモリー等の各種
の応用が行われるようになつた。 特にCCDの固体撮像素子は低消費電力、小型
軽量、残像がない等の特徴があるほか従来の
MOS型固体撮像素子と比較してＳ／Ｎが良く、
高集積化が可能であるという利点を持つている。
更に現在では光電変換領域をＰ−Ｎ接合で形成
し、光電変換された信号電荷を読みだすための垂
直および水平レジスタをCCDシフトレジスタで
構成したインターライン方式の高感度二次元固体
撮像素子が開発されている。この固体撮像素子は
従来のMOS型固体撮像素子とCCD固体撮像素子
両者の特徴を併せ持ち光電感度が高くＳ／Ｎが良
いという利点がある。 しかしながら従来のデバイスは、シフトレジス
タの転送可能電荷量が少なくＰ−Ｎ接合への入射
光量が増加して信号電荷が多くなるとシフトレジ
スタがオーバーフローしてしまうという欠点があ
つた。実際Ｐ−Ｎ接合を受光素子とし、CCDレ
ジスタを垂直および水平のシフトレジスタとして
用いた実用的なインターライン方式の固体撮像デ
バイスにおいては、水平方向の受光素子数は少く
とも400程度は必要であるのに加えて水平方向に
はチヤネルストツパーＰ−Ｎ接合、トランスフア
ーゲート、CCDシフトレジスタをこの順に各400
回並べなければならないので、受光面積を1″ビジ
コンコンパチプルの12.8H×9.6Vmm2とする垂直レ
ジスタの巾は広くても約15μmになつてしまう。
また、垂直方向にも少くともTVの有効走査線の
数、すなわち約500個の素子を必要とするのでシ
フトレジスタの一転送段（１個のＰ−Ｎ接合当
り、一転送段とする）あたりの長さは長くても
20μmになる。２相駆動のCCDレジスタでは各転
送段はよく知られるように蓄積領域とバリア領域
の二領域を必要とし、電荷は蓄積領域だけにたく
わえられるのであるがこのとき蓄積領域の電子の
ポテンシヤルが電子のないバリア領域のポテンシ
ヤルよりも常に大であるという制約が高効率で電
荷の転送のために必要なので、シフトレジスタの
蓄積領域に蓄わえられる転送可能な電荷量は非常
に少なくなる。 また実用的なCCDインターライン撮像デバイ
スにおいては電荷の非転送に基づく解像度の劣化
を少なくするために垂直、水平レジスタに表面チ
ヤネルCCDより転送可能電荷量は少ないけれど
も非転送効率の小さい埋込チヤネルCCDを用い
なければならない。 また、デバイスの駆動の容易さや、デバイス製
造時の配線、コンタクトなど加工の容易さに対す
る要請から電荷転送量が大きい４相駆動モードは
望ましくなく転送可能電荷量が一般には４相駆動
モードより少ない２相駆動モードを使用さぜるを
得ない。 従来の埋込チヤネルデバイスを２相駆動モード
で用いた場合には電荷転送時に電荷がSi−SiO2
表面と干渉することなく転送されるので電荷がSi
−SiO2界面と干渉しながら転送する表面チヤネ
ルモードより転送効率は非常に良いが、転送電荷
量を多くするのに必要な表面チヤネルモードは決
してあらわれない。このようなことから従来構造
の垂直レジスターでは転送可能電荷量は非常に少
くなつている。 しかし、一般にCCD撮像デバイスにおいては
出力増巾器の雑音が小さいので先の条件を課した
垂直レジスタでも最大量の電荷を転送した場合に
はＳ／Ｎ＝60dB程度は容易に得られるのである
がＰ−Ｎ接合からシフトレジスタに送りこまれる
電荷量が更に増加した場合にはＳ／Ｎがこれ以上
良くならないだけでなくシフトレジスタがオーバ
ーフローしていわゆるブルーミング現象を起す。 本発明の目的は、多量の電荷がＰ−Ｎ接合から
シフトレジスタにおくりこまれてもブルーミング
を起し難いような多量の電荷の転送が可能なシフ
トレジスタおよびその駆動法を提供することにあ
る。 本発明によれば第１の駆動パルス相に接続され
た第１の電荷転送電極群と第２の駆動パルス相に
接続された第２の電荷転送電極群を有し各群の電
荷転送電極が一つおきに配置され各転送電極下に
は電荷の蓄積領域とバリアー領域を有する二相駆
動電荷転送デバイスにおいて、バリアー領域が基
板側から基板、基板と反対の導電形を有する層、
基板と同一の導電形を有する層、絶縁膜、転送電
極の順の積層構造を有し、前記絶縁膜と前記基板
と同一の導電形を有する層の境界のポテンシヤル
が前記基板と反対の導電形を有する層の中の最大
ポテンシヤルより小さく、しかも共に転送電極に
印加する電圧からフラツトバンド電圧を減じたポ
テンシヤルより小さいように構成したことを特徴
とするシフトレジスタが得られる。 さらに、本発明によれば、前記シフトレジスタ
において電荷蓄積時の蓄積領域のポテンシヤルが
蓄積領域の無電荷時のポテンシヤルからバリアー
領域の基板と反対の導電形を有する層の最大ポテ
ンシヤルの間で変化せしめることを特徴とするシ
フトレジスタの駆動方法が得られる。 前記本発明によれば、シフトレジスタが容易に
オーバーフローするという従来の欠点を持たない
シフトレジスタが得られる。 以下、本発明について図面を用いて詳細に説明
する。 第１図はインターライン方式を用いた従来の
CCD二次元撮像デバイスの受光部および垂直レ
ジスタ部の上面図である。本明細書においては半
導体基板としてＰ基板を用いた場合について説明
するがその内容がＮ基板を用いた場合にも適用出
来ることは当然である。まず、１０１はシリコン
基板上に形成された厚さ5000〜10000ÅのSiO2層
でチヤンネルの形成を防止するフイールド酸化膜
と呼ばれる。通常フイルード酸化膜下はチヤネル
ストツプ拡散がおこなわれ基板と同一導電形では
あるが基板よりは高不純物濃度になつている。シ
リコン基板上にはN+領域１０２，Ｎ領域１０４，
N-領域１０５が形成されている。N+領域は基板
とＰ−N+接合を形成して光電変換用のダイオー
ドとして働らき、Ｎ領域１０４およびN-領域１
０５は垂直CCDレジスタ１０８の蓄積領域およ
びバリアー領域として働らく。N+領域、Ｎ領域、
N-領域上には図示しない1000〜3000ÅのSiO2層
が設けられ更にその上からトランスフアーゲート
電極１０３と転送電極１０９が設けられている。
トランスフアーゲート電極はＰ−N+接合に蓄わ
えられた電荷をシフトレジスタ１０８に送りこむ
際のコントロールゲートとして作用し、転送電極
１０９はシフトレジスタ１０８内の電荷転送を制
御する。これらの転送電極は各水平ラインごとに
それぞれ結線され、１ラインおきに垂直転送用パ
ルスΦ1、１０６およびΦ2１０７が供給されてい
る。 次に本発明の効果を鮮明にするためにこのデバ
イスの動作を簡単に説明しておく。 先ず入射した光によつて生じた電子はN+領域
に蓄わえられる。生じた電子の数は入射した光の
強度に比例する。第１のフイールドではΦ1１０
６をON、Φ2をOFFにした状態でトランスフアー
ゲート電極１０３をONにするとΦ1パルスが印加
されている転送電極の蓄積領域に対向したN+領
域から、この蓄積領域に光によつて生じた電子が
転送される。次にトランスフアーゲート電極１０
３をオフにしたのちΦ1をOFF、Φ2をONにすれ
ば電子はΦ1に連らなる転送電極下の蓄積領域か
らその下方にあるΦ2に連らなる転送電極下の蓄
積領域に移る。このようにΦ1，Φ2のON，OFF
を反転する度に電荷は一段ずつ下方に移動してい
く。 かくしてシフトレジスタの最下段に達した電荷
は次にΦ1，Φ2のON，OFFが逆転したとき図示
されていない水平CCDレジスタに送りこまれ、
このレジスタから映像信号として読みだされる。
次のフイールドではΦ2に連らなる転送電極下の
蓄積領域に対向したN+領域から電子が垂直レジ
スタに取り出され前述したと同様の手段によつて
映像信号としてよみだされる。この二つのフイー
ルドを順次くり返すことによつてインターレース
された映像信号を得ることが出来る。 今、一つのＰ−N+接合に光が入射している場
合、トランスフアーゲート１０３をONにすると
垂直レジスタ１０８の蓄積領域に対応する電荷が
注入されるが、垂直レジスタの転送可能電荷量は
シリコン基板の濃度、Ｎ領域の濃度、前記の図示
しない酸化膜の厚さ、転送電極のON，OFFの際
に印加される電圧によつて決められているので一
定以上の入射光量に対しては垂直レジスタはオー
バーフローする。 第２図は第１図に示したような従来の二相駆
動、埋込チヤネルシフトレジスタの蓄積領域、バ
リア領域の深さ方向のポテンシヤル分布を蓄積領
域に存在する信号電荷量の関数として示したもの
である。本図において２０１は第１図における図
示しないSiO2層であり２０２は第１図のＮ領域
またはN-領域であり、２０３はＰ型シリコン基
板であり、２０４はＰ−Ｎ接合境界であり、VG
−VFBはΦ1或はΦ2がON状態において実効的に転
送電極に印加された電圧である。本図において第
１図と同一番号は同一物であり同一の働らきをす
る。以下の図においてもこのことは同様である。
S1，S2，S3はそれぞれ蓄積領域の信号電荷０の状
態、やゝ増加した状態、更に増加して電子とSi−
SiO2表面との干渉が丁度始まろうとする状態で
電子のポテンシヤルがVG−VFBに等しくなつた状
態を示している。これ以上電子の量が増加すると
電子は表面と干渉を始めるからS3の状態の電荷量
が埋込チヤネルで転送出来る最大の電荷量にな。
従つて従来構造の電荷転送デバイスではこの電荷
量の転送を可能にするためにバリヤ領域のポテン
シヤルの形状はＢに示すようにSi−SiO2界面で
最大の値VG−VFBになり基板の方向に行くに従つ
て小さくなつている。 このとき最大の転送可能電荷量は図から解るよ
うに蓄積領域の面積をＳとすればqsNo（Xj−Xn）
となる。但しｑは単位電荷Noはドナー密度、Xj
は接合深さ、Xn（＜Xj）は接合面から電荷が存
在する位置までの深さである。 第３図は本発明による転送可能電荷量が多い二
相駆動、埋込チヤネルシフトレジスタの蓄積領
域、バリア領域の深さ方向のポテンシヤル分布を
示している。本発明のデバイスにおいても蓄積領
域は第２図と同一の不純物プロフアイルを持ちポ
テンシヤルプロフアイルS1，S3は第１図のS1，S3
と同一にしてある。しかし本発明によるデバイス
のバリア領域のポテンシヤルは第２図の場合と異
なり３０５で示される形状をもつ。 またバリア領域の不純物プロフアイルも基板側
からＰ基板２０３，Ｎ領域３０１，Ｐ領域３０２
となつていて第２図の場合と異なつている。各領
域における不純物濃度が一定であるとすると各領
域の電界は第４図のようにあらわされる。ここで
電界の向きはSiO2から基板に向う側に正とした。 第４図においてX1〜X5はすべてSi−SiO2界面
３０４から測定した距離を示しておりX1はＰ層
３０２中のポテンシヤル極大点、X2はＰ層３０
２とＮ層３０１の境界、X3はＮ層３０１中のポ
テンシヤル極小点、X4はＮ層３０１ととＰ基板
２０３の境界、X5はＰ基板２０３の空乏化が始
まる位置を示している。第３図のポテンシヤルが
第４図の電界を積分して得られることは一見して
あきらかである。このことから現実に３０５で示
されるようなポテンシヤルを得るような不純物プ
ロフアイルが存在することがわかる。 従つてバリア領域のポテンシヤル３０３を第３
図に示すようにSi−SiO2界面３０４でVG−VFBよ
り小さい値V1をもち、Ｐ層３０２中のX1で極小
になりＰ層３０２とＮ層３０１の境界X2で変曲
点をもち、Ｎ層３０１中のX3においてVG−VFBよ
り小さくてV1より大きい極大値V2をもち、Ｎ層
３０１とＰ基板２０３の境界X4で変曲点をもち、
Ｐ基板２０３に向つて更に小さくすることが出来
る。 このシフトレジスタの蓄積領域に電荷が流れこ
んで来ると先ず第３図のポテンシヤルプロフアイ
ルS1のポテンシヤル最大点から蓄積し始め電荷量
が多くなつて電子のポテンシヤルがVG−VFBにな
ると表面と干渉を始める。更に電荷が流れこむと
Ｐ層、Ｎ層に蓄積する電荷はほとんど増加せずほ
とんどの電荷はSi−SiO2界面に蓄わえられて電
子のポテンシヤルが図３のX3点のV2に達するま
で増加する。これ以上電子が増加すると点X3か
ら次の転送段へオーバーフローする。 電子のポテンシヤルがVG−VFBになつて表面と
丁度干渉し始める時点での電荷量は先にものべた
ようにqND（Xj−Xn）Ｓであらわされ電子のポテ
ンシヤルがV2になつたときの電荷量は大体 pND（Xj−Xn）Ｓ ＋Co｛V2−（VG−VFB）｝ で与えられる。ここでCoは蓄積領域の酸化膜容
量である。 このようにしてバリア領域のポテンシヤルプロ
フアイルを従来構造と変化させることによつて転
送可能電荷量を純粋な埋込みチヤネルの場合より
第２項分だけ多くすることが出来た。 次にこのようなバリア領域のポテンシヤル分布
を実現する上での若干の注意点を述べておく。ま
ずSi−SiO2界面３０４のポテンシヤルV1をVG−
VFBより小とするためには点X5からX1までに含ま
れるドナーおよびアクセプターイオンの総量がゼ
ロになりX1からSi−SiO2界面まで存在するアク
セプターイオンが酸化膜中２０１に正の電界を作
るような不純物分布にしなければならない。また
Ｎ層中のポテンシヤル極大の点X3の電位V2がVG
−VFBより小であるためにはX5からX3までの間に
存在するドナーおよびアクセプタによるポテンシ
ヤル上昇分をVG−VFB以下にするような不純物分
布にする必要がある。 もう一つの重要な点は転送電荷量が少なくても
転送時に電荷がバリアをこえるときに表面と干渉
しないようにするためにはV1＜V2とすることで
あるがこれにはX1からSiO2までの電位上昇をX1
からX3までの電位上昇より大とするような不純
物分布が必要になる。このような所望のポテンシ
ヤル分布をもつような不純物分布は一般にＰ基板
２０３、Ｎ領域３０１、Ｐ層３０２、SiO2層２
０１、を含む領域について基板電圧と転送電極電
圧を与えて一次元のポアソンの方程式を解けば得
られる。 次に本発明によるポテンシヤルバリアをもつシ
フトレジスタの動作上の特徴をポアソンの方程式
を解くことによつて得られるポテンシヤル分布を
参考にして転送電極電圧を埋込モード、表面モー
ドによる最大転送電荷量の間の関係を調べること
によつて更にあきらかにしよう。 第５図ａは第３図に示したような特徴を有する
ポテンシヤルバリアの形状が実効転送電極電圧
（VG−VFG）によつてどのように変化するかを示
したものであり、実効転送電極電圧がVA→VB→
VC→VDと高くなると、Si−SiO2界面のポテンシ
ヤルもそれに応じてV1A→V1B→V1C→V1Dと高く
なりＮ領域中のポテンシヤル最大点の電圧もV2A
→V2B→V2C→V2Dと高くなることを示している。
第５図ｂは蓄積領域のポテンシヤルの形状の実効
電極電圧依存性をａ図と同一のたて軸、横軸で示
している。 この図からVG−VFBがVA→VB→VC→VDと高く
なると当然のことではあるが、電荷が表面と干渉
し始める電位が図のようにVA→VB→VC→VDと大
きくなること、表面と干渉し始めた状態での信号
電荷が存在する表面からの深さがXA→XB→XC→
XDと小さくなること、蓄積領域の最大電位も大
きくなることがわかる。 これらの図を利用して各々のVG−VFBの値につ
いて転送可能電荷量を求めると大略次のようにな
る。ここでXA，XB，XC，XDはそれぞれVG−VFB
がVA，VB，VC，VDのときの信号電荷が存在する
最大の深さを示す。
用いたシフトレジスタとその駆動法に関する。 CCDは1970年にその概念が発表されて以来従
来からの高度の集積回路技術を背景として急速な
開発が進められ近年固体撮像デバイス、アナログ
遅延線、フイルタ、デイジタルメモリー等の各種
の応用が行われるようになつた。 特にCCDの固体撮像素子は低消費電力、小型
軽量、残像がない等の特徴があるほか従来の
MOS型固体撮像素子と比較してＳ／Ｎが良く、
高集積化が可能であるという利点を持つている。
更に現在では光電変換領域をＰ−Ｎ接合で形成
し、光電変換された信号電荷を読みだすための垂
直および水平レジスタをCCDシフトレジスタで
構成したインターライン方式の高感度二次元固体
撮像素子が開発されている。この固体撮像素子は
従来のMOS型固体撮像素子とCCD固体撮像素子
両者の特徴を併せ持ち光電感度が高くＳ／Ｎが良
いという利点がある。 しかしながら従来のデバイスは、シフトレジス
タの転送可能電荷量が少なくＰ−Ｎ接合への入射
光量が増加して信号電荷が多くなるとシフトレジ
スタがオーバーフローしてしまうという欠点があ
つた。実際Ｐ−Ｎ接合を受光素子とし、CCDレ
ジスタを垂直および水平のシフトレジスタとして
用いた実用的なインターライン方式の固体撮像デ
バイスにおいては、水平方向の受光素子数は少く
とも400程度は必要であるのに加えて水平方向に
はチヤネルストツパーＰ−Ｎ接合、トランスフア
ーゲート、CCDシフトレジスタをこの順に各400
回並べなければならないので、受光面積を1″ビジ
コンコンパチプルの12.8H×9.6Vmm2とする垂直レ
ジスタの巾は広くても約15μmになつてしまう。
また、垂直方向にも少くともTVの有効走査線の
数、すなわち約500個の素子を必要とするのでシ
フトレジスタの一転送段（１個のＰ−Ｎ接合当
り、一転送段とする）あたりの長さは長くても
20μmになる。２相駆動のCCDレジスタでは各転
送段はよく知られるように蓄積領域とバリア領域
の二領域を必要とし、電荷は蓄積領域だけにたく
わえられるのであるがこのとき蓄積領域の電子の
ポテンシヤルが電子のないバリア領域のポテンシ
ヤルよりも常に大であるという制約が高効率で電
荷の転送のために必要なので、シフトレジスタの
蓄積領域に蓄わえられる転送可能な電荷量は非常
に少なくなる。 また実用的なCCDインターライン撮像デバイ
スにおいては電荷の非転送に基づく解像度の劣化
を少なくするために垂直、水平レジスタに表面チ
ヤネルCCDより転送可能電荷量は少ないけれど
も非転送効率の小さい埋込チヤネルCCDを用い
なければならない。 また、デバイスの駆動の容易さや、デバイス製
造時の配線、コンタクトなど加工の容易さに対す
る要請から電荷転送量が大きい４相駆動モードは
望ましくなく転送可能電荷量が一般には４相駆動
モードより少ない２相駆動モードを使用さぜるを
得ない。 従来の埋込チヤネルデバイスを２相駆動モード
で用いた場合には電荷転送時に電荷がSi−SiO2
表面と干渉することなく転送されるので電荷がSi
−SiO2界面と干渉しながら転送する表面チヤネ
ルモードより転送効率は非常に良いが、転送電荷
量を多くするのに必要な表面チヤネルモードは決
してあらわれない。このようなことから従来構造
の垂直レジスターでは転送可能電荷量は非常に少
くなつている。 しかし、一般にCCD撮像デバイスにおいては
出力増巾器の雑音が小さいので先の条件を課した
垂直レジスタでも最大量の電荷を転送した場合に
はＳ／Ｎ＝60dB程度は容易に得られるのである
がＰ−Ｎ接合からシフトレジスタに送りこまれる
電荷量が更に増加した場合にはＳ／Ｎがこれ以上
良くならないだけでなくシフトレジスタがオーバ
ーフローしていわゆるブルーミング現象を起す。 本発明の目的は、多量の電荷がＰ−Ｎ接合から
シフトレジスタにおくりこまれてもブルーミング
を起し難いような多量の電荷の転送が可能なシフ
トレジスタおよびその駆動法を提供することにあ
る。 本発明によれば第１の駆動パルス相に接続され
た第１の電荷転送電極群と第２の駆動パルス相に
接続された第２の電荷転送電極群を有し各群の電
荷転送電極が一つおきに配置され各転送電極下に
は電荷の蓄積領域とバリアー領域を有する二相駆
動電荷転送デバイスにおいて、バリアー領域が基
板側から基板、基板と反対の導電形を有する層、
基板と同一の導電形を有する層、絶縁膜、転送電
極の順の積層構造を有し、前記絶縁膜と前記基板
と同一の導電形を有する層の境界のポテンシヤル
が前記基板と反対の導電形を有する層の中の最大
ポテンシヤルより小さく、しかも共に転送電極に
印加する電圧からフラツトバンド電圧を減じたポ
テンシヤルより小さいように構成したことを特徴
とするシフトレジスタが得られる。 さらに、本発明によれば、前記シフトレジスタ
において電荷蓄積時の蓄積領域のポテンシヤルが
蓄積領域の無電荷時のポテンシヤルからバリアー
領域の基板と反対の導電形を有する層の最大ポテ
ンシヤルの間で変化せしめることを特徴とするシ
フトレジスタの駆動方法が得られる。 前記本発明によれば、シフトレジスタが容易に
オーバーフローするという従来の欠点を持たない
シフトレジスタが得られる。 以下、本発明について図面を用いて詳細に説明
する。 第１図はインターライン方式を用いた従来の
CCD二次元撮像デバイスの受光部および垂直レ
ジスタ部の上面図である。本明細書においては半
導体基板としてＰ基板を用いた場合について説明
するがその内容がＮ基板を用いた場合にも適用出
来ることは当然である。まず、１０１はシリコン
基板上に形成された厚さ5000〜10000ÅのSiO2層
でチヤンネルの形成を防止するフイールド酸化膜
と呼ばれる。通常フイルード酸化膜下はチヤネル
ストツプ拡散がおこなわれ基板と同一導電形では
あるが基板よりは高不純物濃度になつている。シ
リコン基板上にはN+領域１０２，Ｎ領域１０４，
N-領域１０５が形成されている。N+領域は基板
とＰ−N+接合を形成して光電変換用のダイオー
ドとして働らき、Ｎ領域１０４およびN-領域１
０５は垂直CCDレジスタ１０８の蓄積領域およ
びバリアー領域として働らく。N+領域、Ｎ領域、
N-領域上には図示しない1000〜3000ÅのSiO2層
が設けられ更にその上からトランスフアーゲート
電極１０３と転送電極１０９が設けられている。
トランスフアーゲート電極はＰ−N+接合に蓄わ
えられた電荷をシフトレジスタ１０８に送りこむ
際のコントロールゲートとして作用し、転送電極
１０９はシフトレジスタ１０８内の電荷転送を制
御する。これらの転送電極は各水平ラインごとに
それぞれ結線され、１ラインおきに垂直転送用パ
ルスΦ1、１０６およびΦ2１０７が供給されてい
る。 次に本発明の効果を鮮明にするためにこのデバ
イスの動作を簡単に説明しておく。 先ず入射した光によつて生じた電子はN+領域
に蓄わえられる。生じた電子の数は入射した光の
強度に比例する。第１のフイールドではΦ1１０
６をON、Φ2をOFFにした状態でトランスフアー
ゲート電極１０３をONにするとΦ1パルスが印加
されている転送電極の蓄積領域に対向したN+領
域から、この蓄積領域に光によつて生じた電子が
転送される。次にトランスフアーゲート電極１０
３をオフにしたのちΦ1をOFF、Φ2をONにすれ
ば電子はΦ1に連らなる転送電極下の蓄積領域か
らその下方にあるΦ2に連らなる転送電極下の蓄
積領域に移る。このようにΦ1，Φ2のON，OFF
を反転する度に電荷は一段ずつ下方に移動してい
く。 かくしてシフトレジスタの最下段に達した電荷
は次にΦ1，Φ2のON，OFFが逆転したとき図示
されていない水平CCDレジスタに送りこまれ、
このレジスタから映像信号として読みだされる。
次のフイールドではΦ2に連らなる転送電極下の
蓄積領域に対向したN+領域から電子が垂直レジ
スタに取り出され前述したと同様の手段によつて
映像信号としてよみだされる。この二つのフイー
ルドを順次くり返すことによつてインターレース
された映像信号を得ることが出来る。 今、一つのＰ−N+接合に光が入射している場
合、トランスフアーゲート１０３をONにすると
垂直レジスタ１０８の蓄積領域に対応する電荷が
注入されるが、垂直レジスタの転送可能電荷量は
シリコン基板の濃度、Ｎ領域の濃度、前記の図示
しない酸化膜の厚さ、転送電極のON，OFFの際
に印加される電圧によつて決められているので一
定以上の入射光量に対しては垂直レジスタはオー
バーフローする。 第２図は第１図に示したような従来の二相駆
動、埋込チヤネルシフトレジスタの蓄積領域、バ
リア領域の深さ方向のポテンシヤル分布を蓄積領
域に存在する信号電荷量の関数として示したもの
である。本図において２０１は第１図における図
示しないSiO2層であり２０２は第１図のＮ領域
またはN-領域であり、２０３はＰ型シリコン基
板であり、２０４はＰ−Ｎ接合境界であり、VG
−VFBはΦ1或はΦ2がON状態において実効的に転
送電極に印加された電圧である。本図において第
１図と同一番号は同一物であり同一の働らきをす
る。以下の図においてもこのことは同様である。
S1，S2，S3はそれぞれ蓄積領域の信号電荷０の状
態、やゝ増加した状態、更に増加して電子とSi−
SiO2表面との干渉が丁度始まろうとする状態で
電子のポテンシヤルがVG−VFBに等しくなつた状
態を示している。これ以上電子の量が増加すると
電子は表面と干渉を始めるからS3の状態の電荷量
が埋込チヤネルで転送出来る最大の電荷量にな。
従つて従来構造の電荷転送デバイスではこの電荷
量の転送を可能にするためにバリヤ領域のポテン
シヤルの形状はＢに示すようにSi−SiO2界面で
最大の値VG−VFBになり基板の方向に行くに従つ
て小さくなつている。 このとき最大の転送可能電荷量は図から解るよ
うに蓄積領域の面積をＳとすればqsNo（Xj−Xn）
となる。但しｑは単位電荷Noはドナー密度、Xj
は接合深さ、Xn（＜Xj）は接合面から電荷が存
在する位置までの深さである。 第３図は本発明による転送可能電荷量が多い二
相駆動、埋込チヤネルシフトレジスタの蓄積領
域、バリア領域の深さ方向のポテンシヤル分布を
示している。本発明のデバイスにおいても蓄積領
域は第２図と同一の不純物プロフアイルを持ちポ
テンシヤルプロフアイルS1，S3は第１図のS1，S3
と同一にしてある。しかし本発明によるデバイス
のバリア領域のポテンシヤルは第２図の場合と異
なり３０５で示される形状をもつ。 またバリア領域の不純物プロフアイルも基板側
からＰ基板２０３，Ｎ領域３０１，Ｐ領域３０２
となつていて第２図の場合と異なつている。各領
域における不純物濃度が一定であるとすると各領
域の電界は第４図のようにあらわされる。ここで
電界の向きはSiO2から基板に向う側に正とした。 第４図においてX1〜X5はすべてSi−SiO2界面
３０４から測定した距離を示しておりX1はＰ層
３０２中のポテンシヤル極大点、X2はＰ層３０
２とＮ層３０１の境界、X3はＮ層３０１中のポ
テンシヤル極小点、X4はＮ層３０１ととＰ基板
２０３の境界、X5はＰ基板２０３の空乏化が始
まる位置を示している。第３図のポテンシヤルが
第４図の電界を積分して得られることは一見して
あきらかである。このことから現実に３０５で示
されるようなポテンシヤルを得るような不純物プ
ロフアイルが存在することがわかる。 従つてバリア領域のポテンシヤル３０３を第３
図に示すようにSi−SiO2界面３０４でVG−VFBよ
り小さい値V1をもち、Ｐ層３０２中のX1で極小
になりＰ層３０２とＮ層３０１の境界X2で変曲
点をもち、Ｎ層３０１中のX3においてVG−VFBよ
り小さくてV1より大きい極大値V2をもち、Ｎ層
３０１とＰ基板２０３の境界X4で変曲点をもち、
Ｐ基板２０３に向つて更に小さくすることが出来
る。 このシフトレジスタの蓄積領域に電荷が流れこ
んで来ると先ず第３図のポテンシヤルプロフアイ
ルS1のポテンシヤル最大点から蓄積し始め電荷量
が多くなつて電子のポテンシヤルがVG−VFBにな
ると表面と干渉を始める。更に電荷が流れこむと
Ｐ層、Ｎ層に蓄積する電荷はほとんど増加せずほ
とんどの電荷はSi−SiO2界面に蓄わえられて電
子のポテンシヤルが図３のX3点のV2に達するま
で増加する。これ以上電子が増加すると点X3か
ら次の転送段へオーバーフローする。 電子のポテンシヤルがVG−VFBになつて表面と
丁度干渉し始める時点での電荷量は先にものべた
ようにqND（Xj−Xn）Ｓであらわされ電子のポテ
ンシヤルがV2になつたときの電荷量は大体 pND（Xj−Xn）Ｓ ＋Co｛V2−（VG−VFB）｝ で与えられる。ここでCoは蓄積領域の酸化膜容
量である。 このようにしてバリア領域のポテンシヤルプロ
フアイルを従来構造と変化させることによつて転
送可能電荷量を純粋な埋込みチヤネルの場合より
第２項分だけ多くすることが出来た。 次にこのようなバリア領域のポテンシヤル分布
を実現する上での若干の注意点を述べておく。ま
ずSi−SiO2界面３０４のポテンシヤルV1をVG−
VFBより小とするためには点X5からX1までに含ま
れるドナーおよびアクセプターイオンの総量がゼ
ロになりX1からSi−SiO2界面まで存在するアク
セプターイオンが酸化膜中２０１に正の電界を作
るような不純物分布にしなければならない。また
Ｎ層中のポテンシヤル極大の点X3の電位V2がVG
−VFBより小であるためにはX5からX3までの間に
存在するドナーおよびアクセプタによるポテンシ
ヤル上昇分をVG−VFB以下にするような不純物分
布にする必要がある。 もう一つの重要な点は転送電荷量が少なくても
転送時に電荷がバリアをこえるときに表面と干渉
しないようにするためにはV1＜V2とすることで
あるがこれにはX1からSiO2までの電位上昇をX1
からX3までの電位上昇より大とするような不純
物分布が必要になる。このような所望のポテンシ
ヤル分布をもつような不純物分布は一般にＰ基板
２０３、Ｎ領域３０１、Ｐ層３０２、SiO2層２
０１、を含む領域について基板電圧と転送電極電
圧を与えて一次元のポアソンの方程式を解けば得
られる。 次に本発明によるポテンシヤルバリアをもつシ
フトレジスタの動作上の特徴をポアソンの方程式
を解くことによつて得られるポテンシヤル分布を
参考にして転送電極電圧を埋込モード、表面モー
ドによる最大転送電荷量の間の関係を調べること
によつて更にあきらかにしよう。 第５図ａは第３図に示したような特徴を有する
ポテンシヤルバリアの形状が実効転送電極電圧
（VG−VFG）によつてどのように変化するかを示
したものであり、実効転送電極電圧がVA→VB→
VC→VDと高くなると、Si−SiO2界面のポテンシ
ヤルもそれに応じてV1A→V1B→V1C→V1Dと高く
なりＮ領域中のポテンシヤル最大点の電圧もV2A
→V2B→V2C→V2Dと高くなることを示している。
第５図ｂは蓄積領域のポテンシヤルの形状の実効
電極電圧依存性をａ図と同一のたて軸、横軸で示
している。 この図からVG−VFBがVA→VB→VC→VDと高く
なると当然のことではあるが、電荷が表面と干渉
し始める電位が図のようにVA→VB→VC→VDと大
きくなること、表面と干渉し始めた状態での信号
電荷が存在する表面からの深さがXA→XB→XC→
XDと小さくなること、蓄積領域の最大電位も大
きくなることがわかる。 これらの図を利用して各々のVG−VFBの値につ
いて転送可能電荷量を求めると大略次のようにな
る。ここでXA，XB，XC，XDはそれぞれVG−VFB
がVA，VB，VC，VDのときの信号電荷が存在する
最大の深さを示す。
【表】
この表より転送電極電圧が大きくなると埋込モ
ードでの電送電荷量は減少すること、ある一定の
値まで転送電極電圧が大きくなると表面モードの
転送が始まり転送可能電荷量はだんだん増大する
ことが判る。一般に表面モードでの転送は （電極電圧−バリア領域のＮ層中の最大ポテンシ
ヤル）×酸化膜容量 で与えられ（ ）内の値が２〜３ボルトもあれば
通常の埋込モードで転送電荷量より多くなる。従
つてVG−VFBを増すことは必ずしもよい転送効率
が必要でない場合には埋込モードと表面モードを
共存させて転送電荷量を増大させることに大きな
効果がある。 第６図は実効転送電極電圧（VG−VFB）とバリ
ア領域のポテンシヤル分布の関係をＰ領域３０２
の不純物濃度をパラメータとして示したものａ，
ｂ，ｃの順にVG−VFBが大になつている。また図
中の１，２，３はＰ領域の濃度が最も高い場合、
中間の場合、最も低い場合を示す。この図より
VG−VFBが低い場合１，２，３共に完全な埋込モ
ードで転送がおこなわれ表面モードは決してあら
わないのに、VG−VFBが中間の場合、１では表面
モードでの転送が可能、２では表面モードの転送
が可能となつたところ、３では完全な埋込モード
になつており、VG−VFBが高い場合には１，２，
３共に表面モードでの転送が可能になつている。
またＰ領域の濃度が高いほどＮ層中の最大ポテン
シヤルは低くなる（すなわちVG−VFBとこの最大
ポテンシヤルとの差が大きくなる）ことが判る。 これらをまとめれば、Ｐ領域の濃度が高いほど
低い転送電極電圧で表面チヤネルによる転送が許
されるようになり、同一の転送電極電圧時の表面
モード、埋込モードいずれに対しても転送可能電
荷量は増加することがわかる。従つて一般にＰ領
域の濃度が高い方が有利である。 第７図は第５〜６図で述べた事を実験で示した
もので異つたＰ領域濃度をもつ第３図の構造をも
つデバイスにおいてVG−VFBを横軸にとり、縦軸
に全転送電荷量と埋込チヤネルによる転送電荷量
をとつてそれらの間の関係を示したものである。
この図よりVG−VFBが大となると埋込モードの転
送可能量は減少するが表面モードが増加するので
全体として転送可能電荷量は増加していること、
Ｐ領域の濃度が大であるほど埋込表面モード共に
転送可能電荷量は大となること、Ｐ領域の濃度が
大であるほど低いVG−VFBで表面モードの転送が
可能になること等わかる。これらは、第５〜６図
に関連させて説明したことをよく一致している。 従つてこの図からもバリア領域のポテンシヤル
の形状を第３図に関して述べて要件が満たされる
範囲でＰ領域の濃度を高くしてＮ領域中の最大電
位を出来る限り低くすることが転送電荷量の点か
ら最もよいことが知れる。 本発明によるシフトレジスタを第１図の垂直レ
ジスタとして用いると転送電荷量を従来の埋込モ
ードだけの場合に比して大巾に増加することが出
来たので強い入射光に対しても垂直シフトレジス
タの飽和現象は起い難くなり、ブルーミングは大
巾に緩和された。 また通常の撮像デバイスにおいては、所定の
Ｓ／Ｎが得られるまでの入射光に対しては高い解
像度すなわち高い転送効率を必要とするが、それ
以上に強い入射光に対しては解像度は多少劣化し
てもかまわないので本発明のレジスタを用いた撮
像デバイスにおいては前記所定のＳ／Ｎをうるの
に必要な電荷量までは埋込チヤネルモードを使用
し、それ以上の電荷量に対しては表面チヤネルモ
ードも許し合計した電荷量の増大を計ることが出
来る。
ードでの電送電荷量は減少すること、ある一定の
値まで転送電極電圧が大きくなると表面モードの
転送が始まり転送可能電荷量はだんだん増大する
ことが判る。一般に表面モードでの転送は （電極電圧−バリア領域のＮ層中の最大ポテンシ
ヤル）×酸化膜容量 で与えられ（ ）内の値が２〜３ボルトもあれば
通常の埋込モードで転送電荷量より多くなる。従
つてVG−VFBを増すことは必ずしもよい転送効率
が必要でない場合には埋込モードと表面モードを
共存させて転送電荷量を増大させることに大きな
効果がある。 第６図は実効転送電極電圧（VG−VFB）とバリ
ア領域のポテンシヤル分布の関係をＰ領域３０２
の不純物濃度をパラメータとして示したものａ，
ｂ，ｃの順にVG−VFBが大になつている。また図
中の１，２，３はＰ領域の濃度が最も高い場合、
中間の場合、最も低い場合を示す。この図より
VG−VFBが低い場合１，２，３共に完全な埋込モ
ードで転送がおこなわれ表面モードは決してあら
わないのに、VG−VFBが中間の場合、１では表面
モードでの転送が可能、２では表面モードの転送
が可能となつたところ、３では完全な埋込モード
になつており、VG−VFBが高い場合には１，２，
３共に表面モードでの転送が可能になつている。
またＰ領域の濃度が高いほどＮ層中の最大ポテン
シヤルは低くなる（すなわちVG−VFBとこの最大
ポテンシヤルとの差が大きくなる）ことが判る。 これらをまとめれば、Ｐ領域の濃度が高いほど
低い転送電極電圧で表面チヤネルによる転送が許
されるようになり、同一の転送電極電圧時の表面
モード、埋込モードいずれに対しても転送可能電
荷量は増加することがわかる。従つて一般にＰ領
域の濃度が高い方が有利である。 第７図は第５〜６図で述べた事を実験で示した
もので異つたＰ領域濃度をもつ第３図の構造をも
つデバイスにおいてVG−VFBを横軸にとり、縦軸
に全転送電荷量と埋込チヤネルによる転送電荷量
をとつてそれらの間の関係を示したものである。
この図よりVG−VFBが大となると埋込モードの転
送可能量は減少するが表面モードが増加するので
全体として転送可能電荷量は増加していること、
Ｐ領域の濃度が大であるほど埋込表面モード共に
転送可能電荷量は大となること、Ｐ領域の濃度が
大であるほど低いVG−VFBで表面モードの転送が
可能になること等わかる。これらは、第５〜６図
に関連させて説明したことをよく一致している。 従つてこの図からもバリア領域のポテンシヤル
の形状を第３図に関して述べて要件が満たされる
範囲でＰ領域の濃度を高くしてＮ領域中の最大電
位を出来る限り低くすることが転送電荷量の点か
ら最もよいことが知れる。 本発明によるシフトレジスタを第１図の垂直レ
ジスタとして用いると転送電荷量を従来の埋込モ
ードだけの場合に比して大巾に増加することが出
来たので強い入射光に対しても垂直シフトレジス
タの飽和現象は起い難くなり、ブルーミングは大
巾に緩和された。 また通常の撮像デバイスにおいては、所定の
Ｓ／Ｎが得られるまでの入射光に対しては高い解
像度すなわち高い転送効率を必要とするが、それ
以上に強い入射光に対しては解像度は多少劣化し
てもかまわないので本発明のレジスタを用いた撮
像デバイスにおいては前記所定のＳ／Ｎをうるの
に必要な電荷量までは埋込チヤネルモードを使用
し、それ以上の電荷量に対しては表面チヤネルモ
ードも許し合計した電荷量の増大を計ることが出
来る。
第１図はインターライン方式のCCD撮像デバ
イスの上面図、第２図はこのデバイスに用いたシ
フトレジスタの蓄積領域およびバリア領域の深さ
方向のポテンシヤル分布、第３図は本発明の
CCDレジスタの蓄積領域およびバリア領域の構
造とポテンシヤル分布、第４図は第３図に示した
レジスタのバリア領域の電界分布、第５図は第３
図のレジスタのバリア領域のポテンシヤル分布の
転送電極電圧依存性、第６図は第３図のレジスタ
のバリア領域のポテンシヤルの不純物分布依存性
および転送電極電圧依存性を示す。第７図はVG
−VFB対信号電荷量の関係を示す図である。 １０１はフイールド酸化膜、１０２はN+領域、
１０３はトランスフアーゲート、１０４は蓄積領
域、１０５はバリア領域、１０６，１０７はクロ
ツクパルス、１０８はシフトレジスタ、１０９は
転送電極、２０１はゲート酸化膜、２０２はＮ領
域あるいはN-領域、２０３はＰ基板、２０４は
Ｐ−Ｎ接合、３０１はＮ領域、３０２はＰ領域、
３０３はＮ領域、３０４はSi−SiO2界面、３０
５はバリアポテンシヤル。
イスの上面図、第２図はこのデバイスに用いたシ
フトレジスタの蓄積領域およびバリア領域の深さ
方向のポテンシヤル分布、第３図は本発明の
CCDレジスタの蓄積領域およびバリア領域の構
造とポテンシヤル分布、第４図は第３図に示した
レジスタのバリア領域の電界分布、第５図は第３
図のレジスタのバリア領域のポテンシヤル分布の
転送電極電圧依存性、第６図は第３図のレジスタ
のバリア領域のポテンシヤルの不純物分布依存性
および転送電極電圧依存性を示す。第７図はVG
−VFB対信号電荷量の関係を示す図である。 １０１はフイールド酸化膜、１０２はN+領域、
１０３はトランスフアーゲート、１０４は蓄積領
域、１０５はバリア領域、１０６，１０７はクロ
ツクパルス、１０８はシフトレジスタ、１０９は
転送電極、２０１はゲート酸化膜、２０２はＮ領
域あるいはN-領域、２０３はＰ基板、２０４は
Ｐ−Ｎ接合、３０１はＮ領域、３０２はＰ領域、
３０３はＮ領域、３０４はSi−SiO2界面、３０
５はバリアポテンシヤル。
Claims (1)
- 【特許請求の範囲】 １ 第１の駆動パルス相に接続された第１の電荷
転送電極群と第２の駆動パルス相に接続された第
２の電荷転送電極群を有し各群の電荷転送電極が
一つおきに配置され各転送電極下には電荷の蓄積
領域とバリアー領域を有する二相駆動電荷転送デ
バイスにおいて、バリアー領域が基板側から基
板、基板と反対の導電形を有する層、基板と同一
の導電形を有する層、絶縁膜、転送電極の順の積
層構造を有し、前記絶縁膜と前記基板と同一の導
電形を有する層の境界のポテンシヤルが前記基板
と反対の導電形を有する層の中の最大ポテンシヤ
ルより小さく、しかも共に転送電極に印加する電
圧からフラツトバンド電圧を減じたポテンシヤル
より小さいように構成したことを特徴とするシフ
トレジスタ。 ２ 第１の駆動パルス相に接続された第１の電荷
転送電極群と第２の駆動パルス相に接続された第
２の電荷転送電極群を有し各群の電荷転送電極が
一つおきに配置され各転送電極下には電荷の蓄積
領域とバリアー領域を有する二相駆動電荷転送デ
バイスにおいて、バリアー領域が基板側から基
板、基板と反対の導電形を有する層、基板と同一
の導電形を有する層、絶縁膜、転送電極の順の積
層構造を有し、前記絶縁膜と前記基板と同一の導
電形を有する層の境界のポテンシヤルが前記基板
と反対の導電形を有する層の中の最大ポテンシヤ
ルより小さく、しかも共に転送電極に印加する電
圧からフラツトバンド電圧を減じたポテンシヤル
より小さいように構成したシフトレジスタの駆動
方法であつて、電荷蓄積時の蓄積領域のポテンシ
ヤルが蓄積領域の無電荷時のポテンシヤルからバ
リアー領域の基板と反対の導電形を有する層の最
大ポテンシヤルの間で変化せしめることを特徴と
するシフトレジスタの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201479A JPS55163956A (en) | 1979-06-08 | 1979-06-08 | Shift register and its driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201479A JPS55163956A (en) | 1979-06-08 | 1979-06-08 | Shift register and its driving method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55163956A JPS55163956A (en) | 1980-12-20 |
| JPH0118630B2 true JPH0118630B2 (ja) | 1989-04-06 |
Family
ID=13477127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201479A Granted JPS55163956A (en) | 1979-06-08 | 1979-06-08 | Shift register and its driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55163956A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451318A (en) * | 1977-09-29 | 1979-04-23 | Sony Corp | Solid pickup unit |
-
1979
- 1979-06-08 JP JP7201479A patent/JPS55163956A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55163956A (en) | 1980-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
| US6974975B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and method for processing image signal | |
| KR100266417B1 (ko) | 증폭형 고체촬상소자 및 증폭형 고체촬상장치 | |
| CN102623479A (zh) | 电荷积分多线性图像传感器 | |
| JPH02100363A (ja) | 固体撮像素子 | |
| JPH0831988B2 (ja) | 固体撮像デバイス | |
| JPH0590554A (ja) | 固体撮像素子 | |
| JP3252804B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH0424870B2 (ja) | ||
| JPS59178769A (ja) | 固体撮像装置 | |
| JPH0118630B2 (ja) | ||
| US6891243B2 (en) | Solid-state image pick-up device | |
| KR100281664B1 (ko) | 작은 라인간 거리를 갖는 칼라 선형 화상 센서 및 그 구동 방법 | |
| JP2007096084A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0681280B2 (ja) | 電荷結合素子の駆動法 | |
| JPH0421351B2 (ja) | ||
| KR100790224B1 (ko) | Ｓｔｉ 기술로 구현된 고해상도 ｃｍｏｓ 이미지 센서를위한 성층형 포토다이오드 | |
| JP2901328B2 (ja) | 固体撮像素子 | |
| JP2738589B2 (ja) | 固体撮像素子 | |
| JP3562128B2 (ja) | 固体撮像素子 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| EP0607874A1 (en) | Solid state image sensor | |
| JPS627751B2 (ja) | ||
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 |