JPH0122657B2 - - Google Patents
Info
- Publication number
- JPH0122657B2 JPH0122657B2 JP54139564A JP13956479A JPH0122657B2 JP H0122657 B2 JPH0122657 B2 JP H0122657B2 JP 54139564 A JP54139564 A JP 54139564A JP 13956479 A JP13956479 A JP 13956479A JP H0122657 B2 JPH0122657 B2 JP H0122657B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- address
- calculation
- numerical information
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は入力された数値情報あるいは演算命令
を、再度読み上げる機能あるいは再度実行する機
能を備えている計算器に関するものである。
を、再度読み上げる機能あるいは再度実行する機
能を備えている計算器に関するものである。
上記機能は、一般に、検算機能といわれ、あら
かじめ用意された検算用メモリに入力時に数値情
報あるいは演算命令あるいはその結果を記憶つま
り登録し、特定キーにより検算を開始するもので
ある。
かじめ用意された検算用メモリに入力時に数値情
報あるいは演算命令あるいはその結果を記憶つま
り登録し、特定キーにより検算を開始するもので
ある。
従来、検算機能をもつ電卓を使用した場合、入
力したキー情報全てが検算用メモリへ登録されて
しまうことにより不要な数値情報、演算命令等が
登録されていた。一例を示せば、大量の数値情報
の加算時に、一時的な掛算の演算を割り込ませて
使用した場合、一時的な上記演算までも登録さ
れ、不合理であつた。従つて、本発明は入力手段
により入力する情報を必要に応じて記憶できる様
にした計算器を提供する。
力したキー情報全てが検算用メモリへ登録されて
しまうことにより不要な数値情報、演算命令等が
登録されていた。一例を示せば、大量の数値情報
の加算時に、一時的な掛算の演算を割り込ませて
使用した場合、一時的な上記演算までも登録さ
れ、不合理であつた。従つて、本発明は入力手段
により入力する情報を必要に応じて記憶できる様
にした計算器を提供する。
以下本発明による計算器の１実施例を図面を参
照して説明する。
照して説明する。
第１図は本発明による計算器の外観図である。
同図に於いて、MEM−INはスイツチで、検算用
メモリへの登録の可否を選択するものである。例
えば、検算すべき大量の数値情報を加算中に検算
の必要ない割込演算を行なうとき、スイツチ
MEM−INはOFF位置に設定すれば良く、キー
入力による数値情報あるいは演算命令およびそれ
による結果を登録する場合VERの位置に設定す
れば良い。他に、＝・キー押下直後の演算結果の
みを登録する場合はANSの位置に設定すれば良
い。
同図に於いて、MEM−INはスイツチで、検算用
メモリへの登録の可否を選択するものである。例
えば、検算すべき大量の数値情報を加算中に検算
の必要ない割込演算を行なうとき、スイツチ
MEM−INはOFF位置に設定すれば良く、キー
入力による数値情報あるいは演算命令およびそれ
による結果を登録する場合VERの位置に設定す
れば良い。他に、＝・キー押下直後の演算結果の
みを登録する場合はANSの位置に設定すれば良
い。
さらに同図について説明すると、PRTはプリ
ンタ、SPは音声出力を行うためのスピーカであ
り、DiSPは数値情報を可視表示するための表示
管であり、KBは操作パネルであり、次のキー・
スイツチを備えている。NoLは音量調節用のス
イツチ、SPEEDは単語発音間隔を指定するため
のスイツチ、SOUNDは音声出力の可否を指定す
るスイツチ、KKは検算機能に必要なキースイツ
チ群であり、CLR・キーは検算用メモリのクリ
ア、PEP・キーは検算用メモリにある情報によ
る再実行、BK・キーは逆方向の検算、ST／
SP・キーは検算のスタートおよびストツプ、を
行うものである。
ンタ、SPは音声出力を行うためのスピーカであ
り、DiSPは数値情報を可視表示するための表示
管であり、KBは操作パネルであり、次のキー・
スイツチを備えている。NoLは音量調節用のス
イツチ、SPEEDは単語発音間隔を指定するため
のスイツチ、SOUNDは音声出力の可否を指定す
るスイツチ、KKは検算機能に必要なキースイツ
チ群であり、CLR・キーは検算用メモリのクリ
ア、PEP・キーは検算用メモリにある情報によ
る再実行、BK・キーは逆方向の検算、ST／
SP・キーは検算のスタートおよびストツプ、を
行うものである。
TKは置数時に必要なキースイツチ群であり、
FKは演算命令を指示するためのキースイツチ群
である。
FKは演算命令を指示するためのキースイツチ群
である。
第２図は、第１図で説明した計算器のブロツク
図を示す。同図で、SWは第１図のスイツチ
MEM−INに対応するもので、スライドスイツチ
である。Ｒ１およびＲ２はプルアツプ抵抗であ
り、Ｇ１は負論理のオアゲート、Ｇ２およびＧ３
は負論理のアンドゲートである。AIはアドレス
インクリメンタであり、後述する演算制御部
CONTからバスPORTBUSおよび信号線Ｌ８お
よびゲートＧ３を通じてアドレスインクリメンタ
AIのＣ端子（クロツク端子）にストローブパル
スを与えることによりアドレスは１だけ増加し、
アドレスバス（AB）に確定アドレス情報を送出
している。アドレスインクリメンタAIに対する
イニシヤライズ（リセツト）はアドレスインクリ
メンタAIのＲ端子をアースレベルにすれば良い。
RAMは検算用メモリであり、書き込みを行う場
合、アドレスインクリメンタAIにより確定アド
レスバスABを通じてセツトし、書き込むべきデ
ータを演算制御部CONTよりバスPORTBUSお
よびデータバス（DB）を通じてセツトしてお
き、メモリRAMの端子に負論理のストロー
ブパルスを与えることにより書き込まれる。読み
出しを行なう場合はアドレス情報をセツトし、
RD端子にアースレベルの信号を与えることによ
り、メモリRAMの内部より演算制御部CONTの
方向へデータバスDBを通じて読み出されたデー
タが送出されるので演算制御部CONTはメモリ
RAMの内容を読み出すことができる。FFはＤ型
フリツプフロツプであり、端子Ｄはデータ入力
用、Ｃはデータをラツチするためのクロツク端
子、は出力端子、Ｒはリセツト端子である。
CONTは検算機能を備え、内部に処理部CPUお
よび記憶装置MEM、キーバツフアメモリKBM
を備えた演算処理部である。演算処理部CONT
はキーバツフアKBMを介して入力部KEY・
SSW（第１図に示す操作パネルKBに対応する）
に接続されている。入出力専用ポートバス
PORTBUSは演算制御部CONTの入出力ポート
PORTと接続されている。
図を示す。同図で、SWは第１図のスイツチ
MEM−INに対応するもので、スライドスイツチ
である。Ｒ１およびＲ２はプルアツプ抵抗であ
り、Ｇ１は負論理のオアゲート、Ｇ２およびＧ３
は負論理のアンドゲートである。AIはアドレス
インクリメンタであり、後述する演算制御部
CONTからバスPORTBUSおよび信号線Ｌ８お
よびゲートＧ３を通じてアドレスインクリメンタ
AIのＣ端子（クロツク端子）にストローブパル
スを与えることによりアドレスは１だけ増加し、
アドレスバス（AB）に確定アドレス情報を送出
している。アドレスインクリメンタAIに対する
イニシヤライズ（リセツト）はアドレスインクリ
メンタAIのＲ端子をアースレベルにすれば良い。
RAMは検算用メモリであり、書き込みを行う場
合、アドレスインクリメンタAIにより確定アド
レスバスABを通じてセツトし、書き込むべきデ
ータを演算制御部CONTよりバスPORTBUSお
よびデータバス（DB）を通じてセツトしてお
き、メモリRAMの端子に負論理のストロー
ブパルスを与えることにより書き込まれる。読み
出しを行なう場合はアドレス情報をセツトし、
RD端子にアースレベルの信号を与えることによ
り、メモリRAMの内部より演算制御部CONTの
方向へデータバスDBを通じて読み出されたデー
タが送出されるので演算制御部CONTはメモリ
RAMの内容を読み出すことができる。FFはＤ型
フリツプフロツプであり、端子Ｄはデータ入力
用、Ｃはデータをラツチするためのクロツク端
子、は出力端子、Ｒはリセツト端子である。
CONTは検算機能を備え、内部に処理部CPUお
よび記憶装置MEM、キーバツフアメモリKBM
を備えた演算処理部である。演算処理部CONT
はキーバツフアKBMを介して入力部KEY・
SSW（第１図に示す操作パネルKBに対応する）
に接続されている。入出力専用ポートバス
PORTBUSは演算制御部CONTの入出力ポート
PORTと接続されている。
上述の構成より成る実施例の作動を説明する。
第２図に示すスライドスイツチSW（第１図に
示すスイツチMEM−IN）は３つの定位置を有す
る。
示すスイツチMEM−IN）は３つの定位置を有す
る。
以下にそれぞれの３種の位置における動作を説
明する。スライドスイツチSWが位置ANSにある
場合、スイツチ情報送出線（L5）はアースレベ
ルになり、演算制御部CONTに対し、スライド
スイツチSWが位置ANSにあることを知せる。す
ると第３図に示すように演算制御部CONTは、
キー＝・が押下せられた後演算結果をメモリ
RAMへ書き込む前に、線Ｌ３および線Ｌ４を用
いてフリツプフロツプFFをセツトし、をアー
スレベルにする。このときアンドゲートＧ１を介
してオアゲートＧ２の端子１がアースレベルにな
るので、オアゲートＧ２は開き、書き込み信号は
線Ｌ１を通じてメモリRAMへ与えられる。さら
にこのとき、同様にオアゲートＧ３もゲートを開
き、CONTのアドレス更新を行なうためのアド
レスインクリメントパルスは線Ｌ８を通じてアド
レスインクリメンタAIのＣ端子に入力されるの
で、アドレスも更新される。また、スライドスイ
ツチSWが位置VERにある場合、線Ｌ５は＋レベ
ルであり、演算制御部CONTはフリツプフロツ
プFFをリセツトした状態にしているのでアンド
ゲートGIの端子２は＋レベルである。ところが、
アンドゲートＧ１の端子１はスライドスイツチ
SWを介してアースレベルであるのでオアゲート
Ｇ２とＧ３は開く。従つて書き込み信号が端子
WTに、アドレスイクリメントパルスが端子Ｃに
印加されうる。このとき、演算制御部CONTは
前の例（ANSの位置の場合）と異なり、フリツ
プフロツプFFをセツトする必要がない。従つて
全てのキー入力情報（数値情報あるいは演算命
令）等がメモリRAMに書き込まれアドレスの更
新も行なわれる。スライドスイツチSWがOFFの
位置にある場合、アンドゲートGIの端子１が＋
レベルに、CONTは線Ｌ５の＋レベルを検知し、
フリツプフロツプFFをリセツトする為、Ｇ１の
端子２も＋レベルとなりオアゲートＧ２，Ｇ３は
閉じており、メモリRAMへの書き込みおよびア
ドレスの更新も行なわれない。尚、メモリRAM
からの読み出しを行う場合、フリツプフロツプ
FFを常時セツトすることによりスライドスイツ
チオアゲートＧ３を開成しSWの如何によらず、
アドレスインクリメンタAIのアドレスを更新し、
任意に読み出しを行なえる。
明する。スライドスイツチSWが位置ANSにある
場合、スイツチ情報送出線（L5）はアースレベ
ルになり、演算制御部CONTに対し、スライド
スイツチSWが位置ANSにあることを知せる。す
ると第３図に示すように演算制御部CONTは、
キー＝・が押下せられた後演算結果をメモリ
RAMへ書き込む前に、線Ｌ３および線Ｌ４を用
いてフリツプフロツプFFをセツトし、をアー
スレベルにする。このときアンドゲートＧ１を介
してオアゲートＧ２の端子１がアースレベルにな
るので、オアゲートＧ２は開き、書き込み信号は
線Ｌ１を通じてメモリRAMへ与えられる。さら
にこのとき、同様にオアゲートＧ３もゲートを開
き、CONTのアドレス更新を行なうためのアド
レスインクリメントパルスは線Ｌ８を通じてアド
レスインクリメンタAIのＣ端子に入力されるの
で、アドレスも更新される。また、スライドスイ
ツチSWが位置VERにある場合、線Ｌ５は＋レベ
ルであり、演算制御部CONTはフリツプフロツ
プFFをリセツトした状態にしているのでアンド
ゲートGIの端子２は＋レベルである。ところが、
アンドゲートＧ１の端子１はスライドスイツチ
SWを介してアースレベルであるのでオアゲート
Ｇ２とＧ３は開く。従つて書き込み信号が端子
WTに、アドレスイクリメントパルスが端子Ｃに
印加されうる。このとき、演算制御部CONTは
前の例（ANSの位置の場合）と異なり、フリツ
プフロツプFFをセツトする必要がない。従つて
全てのキー入力情報（数値情報あるいは演算命
令）等がメモリRAMに書き込まれアドレスの更
新も行なわれる。スライドスイツチSWがOFFの
位置にある場合、アンドゲートGIの端子１が＋
レベルに、CONTは線Ｌ５の＋レベルを検知し、
フリツプフロツプFFをリセツトする為、Ｇ１の
端子２も＋レベルとなりオアゲートＧ２，Ｇ３は
閉じており、メモリRAMへの書き込みおよびア
ドレスの更新も行なわれない。尚、メモリRAM
からの読み出しを行う場合、フリツプフロツプ
FFを常時セツトすることによりスライドスイツ
チオアゲートＧ３を開成しSWの如何によらず、
アドレスインクリメンタAIのアドレスを更新し、
任意に読み出しを行なえる。
本発明によれば、数値情報、演算命令、演算実
行命令、第１のモード、第２のモード、第３のモ
ードおよび検算の指示を入力するためのキーボー
ド入力手段と、 キーボード入力手段から入力された前記数値情
報または前記演算命令を演算する為の複数の記憶
位置を有する記憶手段と、 前記記憶手段の記憶位置を指定する為のアドレ
ス情報を記憶するアドレス手段と、 前記第１のモードにおいて、前記キーボード入
力手段より入力された数値情報および該数値情報
に関する演算情報を演算実行命令により実行し、
前記アドレス手段のアドレス情報を保持して前記
記憶手段には情報を記憶しないようにし、前記第
２のモードにおいて、前記キーボード入力手段よ
り入力された数値情報および外数値情報に関する
演算情報を演算実行命令により実行し、前記アド
レス手段のアドレス情報を更新して前記記憶手段
に演算結果情報を記憶し、前記第３のモードにお
いて、前記キーボード入力手段より入力された数
値情報および該数値情報に関する演算情報を演算
実行命令により実行し、前記アドレス手段のアド
レス情報を更新して当該アドレスに基づき当該数
値情報、演算情報および演算結果情報を前記記憶
手段に記憶させ、前記アドレス手段のアドレス情
報に基づき前記記憶手段の前記複数の記憶位置の
各々から記憶情報を検算のため読み出す処理手段
とを有することにより必要に応じて入力情報を記
憶させることができるので、不必要な情報を入れ
なくても良くなるし、またその必要な情報の幅を
選択することができる。
行命令、第１のモード、第２のモード、第３のモ
ードおよび検算の指示を入力するためのキーボー
ド入力手段と、 キーボード入力手段から入力された前記数値情
報または前記演算命令を演算する為の複数の記憶
位置を有する記憶手段と、 前記記憶手段の記憶位置を指定する為のアドレ
ス情報を記憶するアドレス手段と、 前記第１のモードにおいて、前記キーボード入
力手段より入力された数値情報および該数値情報
に関する演算情報を演算実行命令により実行し、
前記アドレス手段のアドレス情報を保持して前記
記憶手段には情報を記憶しないようにし、前記第
２のモードにおいて、前記キーボード入力手段よ
り入力された数値情報および外数値情報に関する
演算情報を演算実行命令により実行し、前記アド
レス手段のアドレス情報を更新して前記記憶手段
に演算結果情報を記憶し、前記第３のモードにお
いて、前記キーボード入力手段より入力された数
値情報および該数値情報に関する演算情報を演算
実行命令により実行し、前記アドレス手段のアド
レス情報を更新して当該アドレスに基づき当該数
値情報、演算情報および演算結果情報を前記記憶
手段に記憶させ、前記アドレス手段のアドレス情
報に基づき前記記憶手段の前記複数の記憶位置の
各々から記憶情報を検算のため読み出す処理手段
とを有することにより必要に応じて入力情報を記
憶させることができるので、不必要な情報を入れ
なくても良くなるし、またその必要な情報の幅を
選択することができる。
第１図は本発明による計算器の外観図、第２図
はブロツク図、第３図はスライドスイツチSWが
ANSにあるときの信号波形図 MEN−IN……スイツチ、Ｇ１……アンドゲー
ト、Ｇ２，Ｇ３……オアゲート。
はブロツク図、第３図はスライドスイツチSWが
ANSにあるときの信号波形図 MEN−IN……スイツチ、Ｇ１……アンドゲー
ト、Ｇ２，Ｇ３……オアゲート。
Claims (1)
- 【特許請求の範囲】 １ 数値情報、演算命令、演算実行命令、第１の
モード、第２のモード、第３のモードおよび検算
の指示を入力するためのキーボード入力手段と、
キーボード入力手段から入力された前記数値情報
または前記演算命令を検算する為の複数の記憶位
置を有する記憶手段と、 前記記憶手段の記憶位置を指定する為のアドレ
ス情報を記憶するアドレス手段と、 前記第１のモードにおいて、前記キーボード入
力手段より入力された数値情報および該数値情報
に関する演算情報を演算実行命令により実行し、
前記アドレス手段のアドレス情報を保持して前記
記憶手段には情報を記憶しないようにし、前記第
２のモードにおいて、前記キーボード入力手段よ
り入力された数値情報および外数値情報に関する
演算情報を演算実行命令により実行し、前記アド
レス手段のアドレス情報を更新して前記記憶手段
に演算結果情報を記憶し、前記第３のモードにお
いて、前記キーボード入力手段より入力された数
値情報および該数値情報に関する演算情報を演算
実行命令により実行し、前記アドレス手段のアド
レス情報を更新して当該アドレスに基づき当該数
値情報、演算情報および演算結果情報を前記記憶
手段に記憶させ、前記アドレス手段のアドレス情
報に基づき前記記憶手段の前記複数の記憶位置の
各々から記憶情報を検算のため読み出す処理手段
とを有する計算器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13956479A JPS5663660A (en) | 1979-10-26 | 1979-10-26 | Computer |
| DE19803040163 DE3040163A1 (de) | 1979-10-26 | 1980-10-24 | Rechner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13956479A JPS5663660A (en) | 1979-10-26 | 1979-10-26 | Computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5663660A JPS5663660A (en) | 1981-05-30 |
| JPH0122657B2 true JPH0122657B2 (ja) | 1989-04-27 |
Family
ID=15248194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13956479A Granted JPS5663660A (en) | 1979-10-26 | 1979-10-26 | Computer |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5663660A (ja) |
| DE (1) | DE3040163A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372649U (ja) * | 1986-10-31 | 1988-05-16 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA986226A (en) * | 1972-12-26 | 1976-03-23 | David S. Maitland | Adaptable programmed calculator |
| US3982230A (en) * | 1974-01-07 | 1976-09-21 | Texas Instruments Incorporated | Programmable logic controller with flag storage |
| US3983380A (en) * | 1975-08-11 | 1976-09-28 | Mcdonnell Douglas Corporation | Auxiliary memory unit for use with an electronic display calculator |
| JPS5290244A (en) * | 1976-01-23 | 1977-07-29 | Sharp Corp | Computer with function for verifying accounts |
-
1979
- 1979-10-26 JP JP13956479A patent/JPS5663660A/ja active Granted
-
1980
- 1980-10-24 DE DE19803040163 patent/DE3040163A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3040163A1 (de) | 1981-05-14 |
| JPS5663660A (en) | 1981-05-30 |
| DE3040163C2 (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004434B1 (ko) | 표시 에뮬레이션 장치 | |
| JPH0122657B2 (ja) | ||
| US4970673A (en) | Electronic apparatus effecting voice output | |
| GB1528231A (en) | Information processing systems | |
| US4873628A (en) | Command translating computer | |
| CN115774506A (zh) | 用户界面的图标控制方法及图标控制装置 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPH0537314Y2 (ja) | ||
| SU1339544A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPS5853380B2 (ja) | プログラム消去方式 | |
| JPS60243762A (ja) | デ−タ入力方式 | |
| JPS6217782B2 (ja) | ||
| JPS6364141A (ja) | 記憶装置 | |
| JPS6027417B2 (ja) | デ−タ処理装置 | |
| JPS6338732B2 (ja) | ||
| SU951991A1 (ru) | Вычислительна машина | |
| JP2793447B2 (ja) | コントローラのアクセス制御方式 | |
| JPS628235A (ja) | 動作履歴記憶装置 | |
| JPS56117398A (en) | Data processor | |
| JPS6226498B2 (ja) | ||
| JPS62210572A (ja) | 文書作成装置 | |
| JPH0680494B2 (ja) | マイクロコンピュータのエミュレーションチップ | |
| JPS6118771B2 (ja) | ||
| JPS5921069B2 (ja) | プログラム書込方式 | |
| JPH0540661A (ja) | シミユレータ装置 |