JPH0122657B2 - - Google Patents
Info
- Publication number
- JPH0122657B2 JPH0122657B2 JP54139564A JP13956479A JPH0122657B2 JP H0122657 B2 JPH0122657 B2 JP H0122657B2 JP 54139564 A JP54139564 A JP 54139564A JP 13956479 A JP13956479 A JP 13956479A JP H0122657 B2 JPH0122657 B2 JP H0122657B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- address
- calculation
- numerical information
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は入力された数値情報あるいは演算命令
を、再度読み上げる機能あるいは再度実行する機
能を備えている計算器に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a calculator having a function of rereading or re-executing input numerical information or arithmetic instructions.
上記機能は、一般に、検算機能といわれ、あら
かじめ用意された検算用メモリに入力時に数値情
報あるいは演算命令あるいはその結果を記憶つま
り登録し、特定キーにより検算を開始するもので
ある。 The above function is generally referred to as a verification function, and stores or registers numerical information, arithmetic instructions, or their results at the time of input into a verification memory prepared in advance, and starts verification by pressing a specific key.
従来、検算機能をもつ電卓を使用した場合、入
力したキー情報全てが検算用メモリへ登録されて
しまうことにより不要な数値情報、演算命令等が
登録されていた。一例を示せば、大量の数値情報
の加算時に、一時的な掛算の演算を割り込ませて
使用した場合、一時的な上記演算までも登録さ
れ、不合理であつた。従つて、本発明は入力手段
により入力する情報を必要に応じて記憶できる様
にした計算器を提供する。 Conventionally, when a calculator with a verification function is used, all input key information is registered in the verification memory, resulting in unnecessary numerical information, calculation instructions, etc. being registered. For example, when adding a large amount of numerical information, if a temporary multiplication operation is used, the temporary multiplication operation is also registered, which is unreasonable. Accordingly, the present invention provides a calculator capable of storing information inputted by an input means as necessary.
以下本発明による計算器の1実施例を図面を参
照して説明する。 An embodiment of the calculator according to the present invention will be described below with reference to the drawings.
第1図は本発明による計算器の外観図である。
同図に於いて、MEM−INはスイツチで、検算用
メモリへの登録の可否を選択するものである。例
えば、検算すべき大量の数値情報を加算中に検算
の必要ない割込演算を行なうとき、スイツチ
MEM−INはOFF位置に設定すれば良く、キー
入力による数値情報あるいは演算命令およびそれ
による結果を登録する場合VERの位置に設定す
れば良い。他に、=・キー押下直後の演算結果の
みを登録する場合はANSの位置に設定すれば良
い。 FIG. 1 is an external view of a calculator according to the present invention.
In the figure, MEM-IN is a switch that selects whether or not to register in the verification memory. For example, when performing an interrupt operation that does not require verification while adding a large amount of numerical information to be verified, the switch
MEM-IN may be set to the OFF position, and when registering numerical information or arithmetic commands and their results by key input, it may be set to the VER position. Alternatively, if you want to register only the calculation result immediately after pressing the = key, you can set it in the ANS position.
さらに同図について説明すると、PRTはプリ
ンタ、SPは音声出力を行うためのスピーカであ
り、DiSPは数値情報を可視表示するための表示
管であり、KBは操作パネルであり、次のキー・
スイツチを備えている。NoLは音量調節用のス
イツチ、SPEEDは単語発音間隔を指定するため
のスイツチ、SOUNDは音声出力の可否を指定す
るスイツチ、KKは検算機能に必要なキースイツ
チ群であり、CLR・キーは検算用メモリのクリ
ア、PEP・キーは検算用メモリにある情報によ
る再実行、BK・キーは逆方向の検算、ST/
SP・キーは検算のスタートおよびストツプ、を
行うものである。 To further explain the figure, PRT is a printer, SP is a speaker for audio output, DiSP is a display tube for visually displaying numerical information, and KB is an operation panel, with the following keys and keys.
It is equipped with a switch. NoL is a switch for adjusting the volume, SPEED is a switch for specifying the word pronunciation interval, SOUND is a switch for specifying whether to output audio, KK is a group of key switches necessary for the verification function, and CLR/key is a memory for verification. clear, PEP key to re-execute using information in the verification memory, BK key to reverse verification, ST/
The SP key is used to start and stop the calculation.
TKは置数時に必要なキースイツチ群であり、
FKは演算命令を指示するためのキースイツチ群
である。 TK is the key switch group required when setting numbers,
FK is a group of keyswitches for instructing arithmetic instructions.
第2図は、第1図で説明した計算器のブロツク
図を示す。同図で、SWは第1図のスイツチ
MEM−INに対応するもので、スライドスイツチ
である。R1およびR2はプルアツプ抵抗であ
り、G1は負論理のオアゲート、G2およびG3
は負論理のアンドゲートである。AIはアドレス
インクリメンタであり、後述する演算制御部
CONTからバスPORTBUSおよび信号線L8お
よびゲートG3を通じてアドレスインクリメンタ
AIのC端子(クロツク端子)にストローブパル
スを与えることによりアドレスは1だけ増加し、
アドレスバス(AB)に確定アドレス情報を送出
している。アドレスインクリメンタAIに対する
イニシヤライズ(リセツト)はアドレスインクリ
メンタAIのR端子をアースレベルにすれば良い。
RAMは検算用メモリであり、書き込みを行う場
合、アドレスインクリメンタAIにより確定アド
レスバスABを通じてセツトし、書き込むべきデ
ータを演算制御部CONTよりバスPORTBUSお
よびデータバス(DB)を通じてセツトしてお
き、メモリRAMの端子に負論理のストロー
ブパルスを与えることにより書き込まれる。読み
出しを行なう場合はアドレス情報をセツトし、
RD端子にアースレベルの信号を与えることによ
り、メモリRAMの内部より演算制御部CONTの
方向へデータバスDBを通じて読み出されたデー
タが送出されるので演算制御部CONTはメモリ
RAMの内容を読み出すことができる。FFはD型
フリツプフロツプであり、端子Dはデータ入力
用、Cはデータをラツチするためのクロツク端
子、は出力端子、Rはリセツト端子である。
CONTは検算機能を備え、内部に処理部CPUお
よび記憶装置MEM、キーバツフアメモリKBM
を備えた演算処理部である。演算処理部CONT
はキーバツフアKBMを介して入力部KEY・
SSW(第1図に示す操作パネルKBに対応する)
に接続されている。入出力専用ポートバス
PORTBUSは演算制御部CONTの入出力ポート
PORTと接続されている。 FIG. 2 shows a block diagram of the calculator described in FIG. In the same figure, SW is the switch in Figure 1.
It corresponds to MEM-IN and is a slide switch. R1 and R2 are pull-up resistors, G1 is a negative logic OR gate, G2 and G3 are
is a negative logic AND gate. AI is an address incrementer, and the calculation control section will be described later.
Address incrementer from CONT through bus PORTBUS, signal line L8 and gate G3
By applying a strobe pulse to the C terminal (clock terminal) of AI, the address increases by 1,
Confirmed address information is being sent to the address bus (AB). Initializing (resetting) the address incrementer AI can be done by setting the R terminal of the address incrementer AI to the ground level.
RAM is a memory for verification, and when writing, the address incrementer AI sets it through the fixed address bus AB, and the data to be written is set from the arithmetic control unit CONT through the bus PORTBUS and data bus (DB). Data is written by applying a negative logic strobe pulse to the RAM terminal. When reading, set address information,
By applying a ground level signal to the RD terminal, the data read from inside the memory RAM is sent through the data bus DB toward the arithmetic control unit CONT.
The contents of RAM can be read. FF is a D-type flip-flop, terminal D is for data input, C is a clock terminal for latching data, is an output terminal, and R is a reset terminal.
CONT is equipped with a calculation function, and includes a processing unit CPU, storage device MEM, and key buffer memory KBM.
It is an arithmetic processing unit equipped with. Arithmetic processing unit CONT
is the input section KEY through the key buffer KBM.
SSW (corresponds to the operation panel KB shown in Figure 1)
It is connected to the. I/O dedicated port bus
PORTBUS is the input/output port of the arithmetic control unit CONT
Connected to PORT.
上述の構成より成る実施例の作動を説明する。 The operation of the embodiment configured as described above will be explained.
第2図に示すスライドスイツチSW(第1図に
示すスイツチMEM−IN)は3つの定位置を有す
る。 The slide switch SW shown in FIG. 2 (switch MEM-IN shown in FIG. 1) has three fixed positions.
以下にそれぞれの3種の位置における動作を説
明する。スライドスイツチSWが位置ANSにある
場合、スイツチ情報送出線(L5)はアースレベ
ルになり、演算制御部CONTに対し、スライド
スイツチSWが位置ANSにあることを知せる。す
ると第3図に示すように演算制御部CONTは、
キー=・が押下せられた後演算結果をメモリ
RAMへ書き込む前に、線L3および線L4を用
いてフリツプフロツプFFをセツトし、をアー
スレベルにする。このときアンドゲートG1を介
してオアゲートG2の端子1がアースレベルにな
るので、オアゲートG2は開き、書き込み信号は
線L1を通じてメモリRAMへ与えられる。さら
にこのとき、同様にオアゲートG3もゲートを開
き、CONTのアドレス更新を行なうためのアド
レスインクリメントパルスは線L8を通じてアド
レスインクリメンタAIのC端子に入力されるの
で、アドレスも更新される。また、スライドスイ
ツチSWが位置VERにある場合、線L5は+レベ
ルであり、演算制御部CONTはフリツプフロツ
プFFをリセツトした状態にしているのでアンド
ゲートGIの端子2は+レベルである。ところが、
アンドゲートG1の端子1はスライドスイツチ
SWを介してアースレベルであるのでオアゲート
G2とG3は開く。従つて書き込み信号が端子
WTに、アドレスイクリメントパルスが端子Cに
印加されうる。このとき、演算制御部CONTは
前の例(ANSの位置の場合)と異なり、フリツ
プフロツプFFをセツトする必要がない。従つて
全てのキー入力情報(数値情報あるいは演算命
令)等がメモリRAMに書き込まれアドレスの更
新も行なわれる。スライドスイツチSWがOFFの
位置にある場合、アンドゲートGIの端子1が+
レベルに、CONTは線L5の+レベルを検知し、
フリツプフロツプFFをリセツトする為、G1の
端子2も+レベルとなりオアゲートG2,G3は
閉じており、メモリRAMへの書き込みおよびア
ドレスの更新も行なわれない。尚、メモリRAM
からの読み出しを行う場合、フリツプフロツプ
FFを常時セツトすることによりスライドスイツ
チオアゲートG3を開成しSWの如何によらず、
アドレスインクリメンタAIのアドレスを更新し、
任意に読み出しを行なえる。 The operations at each of the three positions will be explained below. When the slide switch SW is at the position ANS, the switch information sending line (L5) becomes the ground level and notifies the arithmetic and control unit CONT that the slide switch SW is at the position ANS. Then, as shown in Figure 3, the calculation control unit CONT
After the key is pressed, the calculation result is stored in memory.
Before writing to RAM, flip-flop FF is set to ground using lines L3 and L4. At this time, the terminal 1 of the OR gate G2 becomes the ground level through the AND gate G1, so the OR gate G2 is opened and the write signal is applied to the memory RAM through the line L1. Furthermore, at this time, the OR gate G3 is similarly opened, and the address increment pulse for updating the address of CONT is input to the C terminal of the address incrementer AI through the line L8, so that the address is also updated. Further, when the slide switch SW is at the position VER, the line L5 is at the + level, and since the arithmetic control unit CONT has reset the flip-flop FF, the terminal 2 of the AND gate GI is at the + level. However,
Terminal 1 of AND gate G1 is a slide switch
Since it is at ground level via SW, OR gates G2 and G3 open. Therefore, the write signal is
For WT, an address increment pulse can be applied to terminal C. At this time, unlike the previous example (in the case of the ANS position), the arithmetic control unit CONT does not need to set the flip-flop FF. Therefore, all key input information (numeric information or arithmetic instructions) etc. are written into the memory RAM, and addresses are also updated. When the slide switch SW is in the OFF position, the terminal 1 of the AND gate GI is +
level, CONT detects the + level of line L5,
In order to reset the flip-flop FF, terminal 2 of G1 also goes to + level, OR gates G2 and G3 are closed, and writing to the memory RAM and address updating are not performed. Furthermore, memory RAM
When reading from a flip-flop
By constantly setting FF, slide switch Agate G3 is opened, regardless of SW.
Update the address of address incrementer AI,
Can be read arbitrarily.
本発明によれば、数値情報、演算命令、演算実
行命令、第1のモード、第2のモード、第3のモ
ードおよび検算の指示を入力するためのキーボー
ド入力手段と、
キーボード入力手段から入力された前記数値情
報または前記演算命令を演算する為の複数の記憶
位置を有する記憶手段と、
前記記憶手段の記憶位置を指定する為のアドレ
ス情報を記憶するアドレス手段と、
前記第1のモードにおいて、前記キーボード入
力手段より入力された数値情報および該数値情報
に関する演算情報を演算実行命令により実行し、
前記アドレス手段のアドレス情報を保持して前記
記憶手段には情報を記憶しないようにし、前記第
2のモードにおいて、前記キーボード入力手段よ
り入力された数値情報および外数値情報に関する
演算情報を演算実行命令により実行し、前記アド
レス手段のアドレス情報を更新して前記記憶手段
に演算結果情報を記憶し、前記第3のモードにお
いて、前記キーボード入力手段より入力された数
値情報および該数値情報に関する演算情報を演算
実行命令により実行し、前記アドレス手段のアド
レス情報を更新して当該アドレスに基づき当該数
値情報、演算情報および演算結果情報を前記記憶
手段に記憶させ、前記アドレス手段のアドレス情
報に基づき前記記憶手段の前記複数の記憶位置の
各々から記憶情報を検算のため読み出す処理手段
とを有することにより必要に応じて入力情報を記
憶させることができるので、不必要な情報を入れ
なくても良くなるし、またその必要な情報の幅を
選択することができる。 According to the present invention, a keyboard input means for inputting numerical information, arithmetic instructions, arithmetic execution instructions, first mode, second mode, third mode, and verification instructions; and input from the keyboard input means are provided. storage means having a plurality of storage locations for calculating the numerical information or the calculation instructions; and address means for storing address information for specifying the storage location of the storage means; in the first mode, Executing numerical information input from the keyboard input means and calculation information regarding the numerical information by a calculation execution instruction,
The address information of the address means is held and no information is stored in the storage means, and in the second mode, the calculation information regarding the numerical information and external numerical information input from the keyboard input means is used as an operation execution command. update the address information of the address means and store the calculation result information in the storage means, and in the third mode, the numerical information input from the keyboard input means and the calculation information regarding the numerical information are updated. executed by a calculation execution instruction, updates the address information of the address means, stores the numerical information, calculation information, and calculation result information in the storage means based on the address, and stores the numerical information, calculation information, and calculation result information in the storage means based on the address information of the address means. By having processing means for reading stored information for verification from each of the plurality of storage locations, input information can be stored as necessary, so unnecessary information does not need to be input. Moreover, the width of the necessary information can be selected.
第1図は本発明による計算器の外観図、第2図
はブロツク図、第3図はスライドスイツチSWが
ANSにあるときの信号波形図
MEN−IN……スイツチ、G1……アンドゲー
ト、G2,G3……オアゲート。
Figure 1 is an external view of the calculator according to the present invention, Figure 2 is a block diagram, and Figure 3 shows the slide switch SW.
Signal waveform diagram when in ANS MEN-IN...Switch, G1...AND gate, G2, G3...OR gate.
Claims (1)
モード、第2のモード、第3のモードおよび検算
の指示を入力するためのキーボード入力手段と、
キーボード入力手段から入力された前記数値情報
または前記演算命令を検算する為の複数の記憶位
置を有する記憶手段と、 前記記憶手段の記憶位置を指定する為のアドレ
ス情報を記憶するアドレス手段と、 前記第1のモードにおいて、前記キーボード入
力手段より入力された数値情報および該数値情報
に関する演算情報を演算実行命令により実行し、
前記アドレス手段のアドレス情報を保持して前記
記憶手段には情報を記憶しないようにし、前記第
2のモードにおいて、前記キーボード入力手段よ
り入力された数値情報および外数値情報に関する
演算情報を演算実行命令により実行し、前記アド
レス手段のアドレス情報を更新して前記記憶手段
に演算結果情報を記憶し、前記第3のモードにお
いて、前記キーボード入力手段より入力された数
値情報および該数値情報に関する演算情報を演算
実行命令により実行し、前記アドレス手段のアド
レス情報を更新して当該アドレスに基づき当該数
値情報、演算情報および演算結果情報を前記記憶
手段に記憶させ、前記アドレス手段のアドレス情
報に基づき前記記憶手段の前記複数の記憶位置の
各々から記憶情報を検算のため読み出す処理手段
とを有する計算器。[Scope of Claims] 1. Keyboard input means for inputting numerical information, arithmetic instructions, arithmetic execution instructions, first mode, second mode, third mode, and verification instructions;
a storage means having a plurality of storage locations for verifying the numerical information or the arithmetic instruction inputted from the keyboard input means; an address means for storing address information for designating the storage location of the storage means; In a first mode, numerical information inputted from the keyboard input means and calculation information regarding the numerical information are executed by a calculation execution command;
The address information of the address means is held and no information is stored in the storage means, and in the second mode, the calculation information regarding the numerical information and external numerical information input from the keyboard input means is used as an operation execution command. update the address information of the address means and store the calculation result information in the storage means, and in the third mode, the numerical information input from the keyboard input means and the calculation information regarding the numerical information are updated. executed by a calculation execution instruction, updates the address information of the address means, stores the numerical information, calculation information, and calculation result information in the storage means based on the address, and stores the numerical information, calculation information, and calculation result information in the storage means based on the address information of the address means. processing means for reading stored information from each of the plurality of storage locations for verification.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13956479A JPS5663660A (en) | 1979-10-26 | 1979-10-26 | Computer |
| DE19803040163 DE3040163A1 (en) | 1979-10-26 | 1980-10-24 | Table-top computer rejecting redundant information for storage - uses selector between memory and processor and input keyboard |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13956479A JPS5663660A (en) | 1979-10-26 | 1979-10-26 | Computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5663660A JPS5663660A (en) | 1981-05-30 |
| JPH0122657B2 true JPH0122657B2 (en) | 1989-04-27 |
Family
ID=15248194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13956479A Granted JPS5663660A (en) | 1979-10-26 | 1979-10-26 | Computer |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5663660A (en) |
| DE (1) | DE3040163A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372649U (en) * | 1986-10-31 | 1988-05-16 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA986226A (en) * | 1972-12-26 | 1976-03-23 | David S. Maitland | Adaptable programmed calculator |
| US3982230A (en) * | 1974-01-07 | 1976-09-21 | Texas Instruments Incorporated | Programmable logic controller with flag storage |
| US3983380A (en) * | 1975-08-11 | 1976-09-28 | Mcdonnell Douglas Corporation | Auxiliary memory unit for use with an electronic display calculator |
| JPS5290244A (en) * | 1976-01-23 | 1977-07-29 | Sharp Corp | Computer with function for verifying accounts |
-
1979
- 1979-10-26 JP JP13956479A patent/JPS5663660A/en active Granted
-
1980
- 1980-10-24 DE DE19803040163 patent/DE3040163A1/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3040163A1 (en) | 1981-05-14 |
| JPS5663660A (en) | 1981-05-30 |
| DE3040163C2 (en) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004434B1 (en) | Display emulation device | |
| JPH0122657B2 (en) | ||
| US4970673A (en) | Electronic apparatus effecting voice output | |
| GB1528231A (en) | Information processing systems | |
| US4873628A (en) | Command translating computer | |
| CN115774506A (en) | Icon control method and icon control device for user interface | |
| JPS6019538B2 (en) | Program writing method | |
| JPH0537314Y2 (en) | ||
| SU1339544A1 (en) | Device for displaying information on cathode-ray tube screen | |
| JPS5853380B2 (en) | Program erase method | |
| JPS60243762A (en) | Data input system | |
| JPS6217782B2 (en) | ||
| JPS6364141A (en) | Storage device | |
| JPS6027417B2 (en) | data processing equipment | |
| JPS6338732B2 (en) | ||
| SU951991A1 (en) | Computer | |
| JP2793447B2 (en) | Controller access control method | |
| JPS628235A (en) | Storage device for activity log | |
| JPS56117398A (en) | Data processor | |
| JPS6226498B2 (en) | ||
| JPS62210572A (en) | Documentation device | |
| JPH0680494B2 (en) | Microcomputer emulation chip | |
| JPS6118771B2 (en) | ||
| JPS5921069B2 (en) | Program writing method | |
| JPH0540661A (en) | Simulator |