JPH0126544B2 - - Google Patents
Info
- Publication number
- JPH0126544B2 JPH0126544B2 JP57147212A JP14721282A JPH0126544B2 JP H0126544 B2 JPH0126544 B2 JP H0126544B2 JP 57147212 A JP57147212 A JP 57147212A JP 14721282 A JP14721282 A JP 14721282A JP H0126544 B2 JPH0126544 B2 JP H0126544B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip carrier
- sheet
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
- H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はマルチチツプパツケージに係り、特に
複数個のICチツプを高密度に搭載可能で放熱特
性の良好なマルチチツプLSI（Large Scale
Integration）パツケージに関する。
複数個のICチツプを高密度に搭載可能で放熱特
性の良好なマルチチツプLSI（Large Scale
Integration）パツケージに関する。
近年コンピユータの高性能化、小型化の要求が
ますます高まり、このため半導体チツプ特にIC
チツプの集積度は、数年前には数百ゲート／チツ
プであつたものが、最近では1000〜2000ゲート／
チツプのものまで実現されるにいたつている。そ
れとともにICチツプのチツプあたりの消費電力
も向上し、２〜5W／チツプの電力を消費するも
のが一般的となりつつある。
ますます高まり、このため半導体チツプ特にIC
チツプの集積度は、数年前には数百ゲート／チツ
プであつたものが、最近では1000〜2000ゲート／
チツプのものまで実現されるにいたつている。そ
れとともにICチツプのチツプあたりの消費電力
も向上し、２〜5W／チツプの電力を消費するも
のが一般的となりつつある。
これは、IC技術の進歩によりゲートあたりの
消費電力は減少しているにもかかわらず、集積度
の向上によりチツプあたりのゲート数が増大する
ことにより、チツプあたりの消費電力はむしろ増
加することによるものである。
消費電力は減少しているにもかかわらず、集積度
の向上によりチツプあたりのゲート数が増大する
ことにより、チツプあたりの消費電力はむしろ増
加することによるものである。
ところで、これらのICチツプを搭載するLSIパ
ツケージとしては従来はプリント板上にケース入
りの単独チツプを半田付等の手段により取りつけ
たカードタイプのものが多く用いられていたが、
最近では小型化、高性能化の要求からICチツプ
をチツプキヤリアとよばれる小型のケースにより
基板上に搭載し、かつ基板内に多層の配線を施し
たマルチチツプパツケージが使用されるようにな
つてきた。
ツケージとしては従来はプリント板上にケース入
りの単独チツプを半田付等の手段により取りつけ
たカードタイプのものが多く用いられていたが、
最近では小型化、高性能化の要求からICチツプ
をチツプキヤリアとよばれる小型のケースにより
基板上に搭載し、かつ基板内に多層の配線を施し
たマルチチツプパツケージが使用されるようにな
つてきた。
このようなマルチチツプパツケージを実現する
ときの課題は、第１にはいかにICチツプを基板
上に多数個すなわち高密度に搭載するかであり、
第２にはこれらの高集積度の多端子のICチツプ
間の配線を高密度に形成するかであり、第３には
これらの高集積度かつ高消費電力のICチツプの
発生する熱をいかに効率よく放散させるかにあ
る。
ときの課題は、第１にはいかにICチツプを基板
上に多数個すなわち高密度に搭載するかであり、
第２にはこれらの高集積度の多端子のICチツプ
間の配線を高密度に形成するかであり、第３には
これらの高集積度かつ高消費電力のICチツプの
発生する熱をいかに効率よく放散させるかにあ
る。
これらの課題を果すことができれば、マルチチ
ツプパツケージの形状の小型化が可能となり、従
つて配線長が短くなることによる動作速度の向上
すなわち高性能化を実現でき、同時に回路の高密
度化も実現できる。しかしながら、従来では以上
のような課題を満たす適切なマルチチツプパツケ
ージがなかつた。
ツプパツケージの形状の小型化が可能となり、従
つて配線長が短くなることによる動作速度の向上
すなわち高性能化を実現でき、同時に回路の高密
度化も実現できる。しかしながら、従来では以上
のような課題を満たす適切なマルチチツプパツケ
ージがなかつた。
〔発明の目的〕
本発明の目的は、前述の条件を満たし効率的な
放熱が可能で小型化をはかつた高性能および高密
度のマルチチツプパツケージを提供することにあ
る。
放熱が可能で小型化をはかつた高性能および高密
度のマルチチツプパツケージを提供することにあ
る。
本発明は、内部に冷媒を通過させるための空隙
および半導体チツプを設けるための平面を有する
複数のチツプキヤリアと、前記チツプキヤリアの
各々の空隙間を接続するパイプと、前記複数のチ
ツプキヤリアを搭載し前記複数のチツプキヤリア
の端子間を接続するための配線層および外部との
接続のための端子を有する多層配線基板とを備え
たことを特徴とするマルチチツプパツケージにあ
る。
および半導体チツプを設けるための平面を有する
複数のチツプキヤリアと、前記チツプキヤリアの
各々の空隙間を接続するパイプと、前記複数のチ
ツプキヤリアを搭載し前記複数のチツプキヤリア
の端子間を接続するための配線層および外部との
接続のための端子を有する多層配線基板とを備え
たことを特徴とするマルチチツプパツケージにあ
る。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図は本発明の実施例であるマルチチツプ
LSIパツケージを説明するための側面図であり、
本図には、多層配線基板１と、チツプキヤリア２
と、ICチツプ３と、パイプ４と、冷媒通過用空
隙５と、多層配線基板１に属する入出力端子６
と、ICチツプに属するICリード７とが示されて
いる。
LSIパツケージを説明するための側面図であり、
本図には、多層配線基板１と、チツプキヤリア２
と、ICチツプ３と、パイプ４と、冷媒通過用空
隙５と、多層配線基板１に属する入出力端子６
と、ICチツプに属するICリード７とが示されて
いる。
第２図は第１図のチツプキヤリア２の外観を示
す斜視図であり、このチツプキヤリア２は、チツ
プキヤリア内の配線によつてICチツプ３のICリ
ード７の各々と接続されたチツプキヤリア端子８
と、チツプキヤリア内部の冷媒通過用空隙５につ
ながるパイプ接続口９とを備えている。
す斜視図であり、このチツプキヤリア２は、チツ
プキヤリア内の配線によつてICチツプ３のICリ
ード７の各々と接続されたチツプキヤリア端子８
と、チツプキヤリア内部の冷媒通過用空隙５につ
ながるパイプ接続口９とを備えている。
第３図は第２図に示したチツプキヤリア２の断
面図であり、ICリードと端子８をつなぐチツプ
キヤリア内配線１０とICチツプを収容して接着
するためのキヤビテイ１１とが示されている。
面図であり、ICリードと端子８をつなぐチツプ
キヤリア内配線１０とICチツプを収容して接着
するためのキヤビテイ１１とが示されている。
第４図は本発明の実施例に係るチツプキヤリア
２の製造方法を説明するための斜視図であり、こ
のチツプキヤリア２は、第１シート２１と、第２
シート２２と、第３シート２３と、第４シート２
４と、第５シート２５とが、順次重ね合わせられ
て出来る。
２の製造方法を説明するための斜視図であり、こ
のチツプキヤリア２は、第１シート２１と、第２
シート２２と、第３シート２３と、第４シート２
４と、第５シート２５とが、順次重ね合わせられ
て出来る。
第１図において、多層配線基板１は、セラミツ
ク多層配線板を母体とし、この表面にはチツプキ
ヤリア２を搭載接続するための端子パツドが形成
されており、裏面には外部との接続を行なうため
の入出力端子６が設けられている。
ク多層配線板を母体とし、この表面にはチツプキ
ヤリア２を搭載接続するための端子パツドが形成
されており、裏面には外部との接続を行なうため
の入出力端子６が設けられている。
チツプキヤリア２は、多層配線基板１の表面の
前記端子パツドに半田付によつて接続される。こ
のときのチツプキヤリア２側の半田付端子は、第
２図で示すICチツプのリードに接続されたチツ
プキヤリア端子８であり、チツプキヤリア２の本
体の接続と信号端子接続とを兼用している。
前記端子パツドに半田付によつて接続される。こ
のときのチツプキヤリア２側の半田付端子は、第
２図で示すICチツプのリードに接続されたチツ
プキヤリア端子８であり、チツプキヤリア２の本
体の接続と信号端子接続とを兼用している。
チツプキヤリア２の各々のパイプ接続口９は、
パイプ４によつて相互に接続され、パイプ４には
例えば矢印で示す方向で冷媒が流し込まれる。冷
媒は極一般的には水でよく、場合によつてはフレ
オンガスのような気体を用いることもある。冷媒
は矢印の方向にパイプ４→チツプキヤリア内空隙
５→次のパイプの順に流れ、ICチツプ３を裏面
より冷却する。液体による直接冷却は、液体の分
子密度が気体に比べて高いことから、極めて高効
率で行なうことができる。一方、空冷方式による
場合は、チツプキヤリア２の上部に巨大な放熱用
フインを必要とするから、チツプキヤリア２の間
隔が大きくなり、かつチツプキヤリア２の高さ方
向も放熱フイン用の大きなスペースをとられ、
ICチツプの高密度実装が困難である。
パイプ４によつて相互に接続され、パイプ４には
例えば矢印で示す方向で冷媒が流し込まれる。冷
媒は極一般的には水でよく、場合によつてはフレ
オンガスのような気体を用いることもある。冷媒
は矢印の方向にパイプ４→チツプキヤリア内空隙
５→次のパイプの順に流れ、ICチツプ３を裏面
より冷却する。液体による直接冷却は、液体の分
子密度が気体に比べて高いことから、極めて高効
率で行なうことができる。一方、空冷方式による
場合は、チツプキヤリア２の上部に巨大な放熱用
フインを必要とするから、チツプキヤリア２の間
隔が大きくなり、かつチツプキヤリア２の高さ方
向も放熱フイン用の大きなスペースをとられ、
ICチツプの高密度実装が困難である。
ところで、本発明の実施例によれば、第１図に
も示すように、チツプキヤリア２の上部には、冷
媒用パイプ４が設置されるが、これらは放熱用フ
インのような巨大なスペースは必要としないか
ら、各々のチツプキヤリア２間の間隔をつめるこ
とができ、かつ上部スペースも小さくてよいの
で、極めて高密度のICチツプ実装が可能となる。
も示すように、チツプキヤリア２の上部には、冷
媒用パイプ４が設置されるが、これらは放熱用フ
インのような巨大なスペースは必要としないか
ら、各々のチツプキヤリア２間の間隔をつめるこ
とができ、かつ上部スペースも小さくてよいの
で、極めて高密度のICチツプ実装が可能となる。
本発明の実施例のチツプキヤリア２は、第２図
に示すように、リードレスチツプキヤリアと同様
に周辺に半円形の溝状のチツプキヤリア端子８が
設けられており、内部に搭載されたICチツプの
リードの各々に接続されている。また内部に冷媒
を導入し、導出するためのパイプ接続口９を少な
くとも２個具えている。
に示すように、リードレスチツプキヤリアと同様
に周辺に半円形の溝状のチツプキヤリア端子８が
設けられており、内部に搭載されたICチツプの
リードの各々に接続されている。また内部に冷媒
を導入し、導出するためのパイプ接続口９を少な
くとも２個具えている。
第３図のチツプキヤリア内部には、冷媒通過用
間隙５と、ICチツプを収容するキヤビテイ１１
と、ICチツプのリードが接続される内部配線１
０とが具えられているが、ICチツプは、キヤビ
テイ１１内にフエースダウンで接着されるから、
ICチツプの発生する熱はICチツプの裏面に位置
する冷媒通過用間隙５に満たされた冷媒によつて
外部へ放散され、効率良い冷却が可能である。
間隙５と、ICチツプを収容するキヤビテイ１１
と、ICチツプのリードが接続される内部配線１
０とが具えられているが、ICチツプは、キヤビ
テイ１１内にフエースダウンで接着されるから、
ICチツプの発生する熱はICチツプの裏面に位置
する冷媒通過用間隙５に満たされた冷媒によつて
外部へ放散され、効率良い冷却が可能である。
第４図の第１乃至第５シート２１乃至２５は、
アルミナグリーンシートを整形したものであり、
冷媒通過用空隙５は第４シート２４の内側の穴に
よつて形成される。ICチツプを収容するキヤビ
テイ１１は、第２シート２２の内側の穴によつて
形成される。第２シート２２の下面にはタングス
テンまたはモリブデンなどを主材料とする導体ペ
ーストが配線として印刷されており、側面に形成
された半円形の溝にも同様な導体ペーストがぬら
れていて、第１シート２１乃至第５のシート２５
を積み重ねて高温で焼成すれば、第３図に示すよ
うなチツプキヤリアを得ることができる。
アルミナグリーンシートを整形したものであり、
冷媒通過用空隙５は第４シート２４の内側の穴に
よつて形成される。ICチツプを収容するキヤビ
テイ１１は、第２シート２２の内側の穴によつて
形成される。第２シート２２の下面にはタングス
テンまたはモリブデンなどを主材料とする導体ペ
ーストが配線として印刷されており、側面に形成
された半円形の溝にも同様な導体ペーストがぬら
れていて、第１シート２１乃至第５のシート２５
を積み重ねて高温で焼成すれば、第３図に示すよ
うなチツプキヤリアを得ることができる。
この製造方法としては、現在広く用いられてい
るグリーンシート積層法のアルミナセラミツクチ
ツプキヤリアが利用できる。
るグリーンシート積層法のアルミナセラミツクチ
ツプキヤリアが利用できる。
以上説明したように本発明の実施例は、主とし
てセラミツク多層配線基板とセラミツクチツプキ
ヤリアによつて容易に製造できるが、多層配線基
板は前述の実施例のように必らずしもセラミツク
のみによる多層配線基板である必要はなく、例え
ばセラミツク基板上に厚膜絶縁ペーストと厚膜導
体ペーストを印刷焼成してえられる多層配線基板
でもよく、また絶縁層に有機材料を用いてえられ
る多層配線基板でもよく、さらにガラスエポキシ
を主材とするプリント配線するでもよい。
てセラミツク多層配線基板とセラミツクチツプキ
ヤリアによつて容易に製造できるが、多層配線基
板は前述の実施例のように必らずしもセラミツク
のみによる多層配線基板である必要はなく、例え
ばセラミツク基板上に厚膜絶縁ペーストと厚膜導
体ペーストを印刷焼成してえられる多層配線基板
でもよく、また絶縁層に有機材料を用いてえられ
る多層配線基板でもよく、さらにガラスエポキシ
を主材とするプリント配線するでもよい。
またチツプキヤリアも、同様に必らずしもセラ
ミツク材料によるものである必要はなく、モール
ド形チツプキヤリアであつてもよい。
ミツク材料によるものである必要はなく、モール
ド形チツプキヤリアであつてもよい。
本発明によれば、以上説明したように、内部に
冷媒を通過させる間隙をもつチツプキヤリアを多
層配線基板の上に複数搭載することによつて、冷
却効率の高い、高密度、高性能のマルチチツプパ
ツケージを実現できるという効果が得られる。
冷媒を通過させる間隙をもつチツプキヤリアを多
層配線基板の上に複数搭載することによつて、冷
却効率の高い、高密度、高性能のマルチチツプパ
ツケージを実現できるという効果が得られる。
第１図は本発明の一実施例を説明するための側
面図、第２図は本発明の実施例のチツプキヤリア
を示す斜視図、第３図は本発明の実施例のチツプ
キヤリアの断面図、第４図は本発明の実施例のチ
ツプキヤリアの製造法を示す斜視図である。尚図
において、 １…多層配線基板、２…チツプキヤリア、３…
ICチツプ、４…パイプ、５…冷媒通過用空隙、
６…入出力端子、７…ICリード、８…チツプキ
ヤリア端子、９…パイプ接続口、１０…チツプキ
ヤリア内配線、１１…キヤビテイ、２１…第１シ
ート、２２…第２シート、２３…第３シート、２
４…第４シート、２５…第５シート。
面図、第２図は本発明の実施例のチツプキヤリア
を示す斜視図、第３図は本発明の実施例のチツプ
キヤリアの断面図、第４図は本発明の実施例のチ
ツプキヤリアの製造法を示す斜視図である。尚図
において、 １…多層配線基板、２…チツプキヤリア、３…
ICチツプ、４…パイプ、５…冷媒通過用空隙、
６…入出力端子、７…ICリード、８…チツプキ
ヤリア端子、９…パイプ接続口、１０…チツプキ
ヤリア内配線、１１…キヤビテイ、２１…第１シ
ート、２２…第２シート、２３…第３シート、２
４…第４シート、２５…第５シート。
Claims (1)
- １ 内部に冷媒を通過させる空隙とこの空隙に連
絡した少なくとも２個のパイプ接続口と半導体チ
ツプを設けるキヤビテイとを有するチツプキヤリ
アを複数設け、前記複数のチツプキヤリアの空隙
同士を連絡するパイプを前記パイプ接続口に接続
し、前記複数のチツプキヤリアを搭載し前記複数
のチツプキヤリアの端子間を接続する配線層およ
び外部との接続のための端子を有する多層配線基
板を設けたことを特徴とするマルチチツプパツケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57147212A JPS5936949A (ja) | 1982-08-25 | 1982-08-25 | マルチチツプパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57147212A JPS5936949A (ja) | 1982-08-25 | 1982-08-25 | マルチチツプパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936949A JPS5936949A (ja) | 1984-02-29 |
| JPH0126544B2 true JPH0126544B2 (ja) | 1989-05-24 |
Family
ID=15425100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57147212A Granted JPS5936949A (ja) | 1982-08-25 | 1982-08-25 | マルチチツプパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936949A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5070014B2 (ja) * | 2007-11-21 | 2012-11-07 | 株式会社豊田自動織機 | 放熱装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248364U (ja) * | 1975-10-02 | 1977-04-06 | ||
| JPS57126154A (en) * | 1981-01-30 | 1982-08-05 | Nec Corp | Lsi package |
-
1982
- 1982-08-25 JP JP57147212A patent/JPS5936949A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5936949A (ja) | 1984-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578697A (en) | Semiconductor device encapsulating a multi-chip array | |
| US5631193A (en) | High density lead-on-package fabrication method | |
| KR970000218B1 (ko) | 반도체 패키지 | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| CN1685508B (zh) | 具有盖板型载体的电子模块 | |
| JPH01253942A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US20120187578A1 (en) | Packaged semiconductor device for high performance memory and logic | |
| JP2901835B2 (ja) | 半導体装置 | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| JP2002270743A (ja) | 半導体素子の実装構造 | |
| JPH05251630A (ja) | 半導体装置 | |
| JPH0642525B2 (ja) | 多チツプチツプキヤリア及び製造方法 | |
| CN110459511A (zh) | 一种半导体器件叠置封装结构及其封装方法 | |
| EP0533067B1 (en) | Package with heat sink | |
| CN100550360C (zh) | 具有底部散热的设备和系统及其制造方法 | |
| EP0694968A2 (en) | Multi-chip module semiconductor device | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| KR100220249B1 (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
| JPS6250981B2 (ja) | ||
| JPH0126544B2 (ja) | ||
| JPH06204355A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6137174A (en) | Hybrid ASIC/memory module package | |
| KR20060105403A (ko) | 혼성회로와 복합기판을 가지는 패키지 구조물 | |
| CN223680107U (zh) | 一种功率器件 | |
| US20250201666A1 (en) | Power Module For An Electronic Computing Device |