JPH0135533B2 - - Google Patents
Info
- Publication number
- JPH0135533B2 JPH0135533B2 JP54085380A JP8538079A JPH0135533B2 JP H0135533 B2 JPH0135533 B2 JP H0135533B2 JP 54085380 A JP54085380 A JP 54085380A JP 8538079 A JP8538079 A JP 8538079A JP H0135533 B2 JPH0135533 B2 JP H0135533B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- power supply
- amplifier
- voltage follower
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/486—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with IC amplifier blocks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、高入力及び低出力インピーダンスの
インピーダンス変換器で、入力と出力を高精度で
一致させることを目的とした演算増幅器に関す
る。
インピーダンス変換器で、入力と出力を高精度で
一致させることを目的とした演算増幅器に関す
る。
第１図は、従来の一段の電圧フオロアー形演算
増幅器の略線図である。
増幅器の略線図である。
P1は入力端、A0は増幅器、P3は出力端、＋E0，
−E0は直流電源、G0は接地電位、Zlは負荷であ
る。
−E0は直流電源、G0は接地電位、Zlは負荷であ
る。
これは、高入力インピーダンス・低出力インピ
ーダンスのインピーダンス変換器としてよく知ら
れている。
ーダンスのインピーダンス変換器としてよく知ら
れている。
しかしながら、第１図の回路方式では増幅器の
性能上の制約から、商用周波数帯程度の低い周波
数領域で良好な特性を呈するのみで、周波数領域
が高くなると、ことさらに入・出力間の位相差が
大きくなり、回路の利得も低下することから、特
に負荷Zlが低インピーダンスになると、ますます
インピーダンス変換器としての良好な機能を失つ
てしまうものである。
性能上の制約から、商用周波数帯程度の低い周波
数領域で良好な特性を呈するのみで、周波数領域
が高くなると、ことさらに入・出力間の位相差が
大きくなり、回路の利得も低下することから、特
に負荷Zlが低インピーダンスになると、ますます
インピーダンス変換器としての良好な機能を失つ
てしまうものである。
本発明は、これらの欠点に鑑みてなされたもの
であつて、周波数特性及び負荷特性の優れた電圧
フオロアー形演算増幅器を提供することを、その
目的とする。
であつて、周波数特性及び負荷特性の優れた電圧
フオロアー形演算増幅器を提供することを、その
目的とする。
第２図は、本発明の一実施例のブロツクダイア
グラムである。
グラムである。
それぞれ別個の電源をもつ二個の演算増幅器で
構成されている。
構成されている。
A1が主増幅器で、その主増幅器A1の電源の接
地電位はG1である。
地電位はG1である。
A2は補助用に用いた増幅器で、G2が補助増幅
器A2の接地電位である。
器A2の接地電位である。
e1は入力電圧、e3は出力電圧、Δeは端子P2と
端子P3の間の電位差で主増幅器A1の残留偏差電
圧である。
端子P3の間の電位差で主増幅器A1の残留偏差電
圧である。
＋E1，−E1および＋E2，−E2は主増幅器A1およ
び補助増幅器A2の直流電源である。
び補助増幅器A2の直流電源である。
ここで主増幅器A1が充分な性能を有していな
いため、補助増幅器A2の接地電位G2であり、か
つ主増幅器A1の入力端子P2と出力端子P3との間
にΔeなる電位差が生じたとすると、この差電圧
Δeは主増幅器A1の入力端子P2を接地電位G2と
し、直流電源を主増幅器A1と別個に用いること
により、回路動作も主増幅器A1と独立して用い
る補助増幅器A2を介して、P1〜P2端子（P1〜G2
端子）間に閉ループで帰還してやる。もつとも、
実際に装置を組立て構成するときは、等価的に
P1〜G2端子間にある程度のインピーダンスで接
続されることになるから、積極的にP1〜G2端子
間にある程度の抵抗を接続することは、本発明を
理解するに便利である。
いため、補助増幅器A2の接地電位G2であり、か
つ主増幅器A1の入力端子P2と出力端子P3との間
にΔeなる電位差が生じたとすると、この差電圧
Δeは主増幅器A1の入力端子P2を接地電位G2と
し、直流電源を主増幅器A1と別個に用いること
により、回路動作も主増幅器A1と独立して用い
る補助増幅器A2を介して、P1〜P2端子（P1〜G2
端子）間に閉ループで帰還してやる。もつとも、
実際に装置を組立て構成するときは、等価的に
P1〜G2端子間にある程度のインピーダンスで接
続されることになるから、積極的にP1〜G2端子
間にある程度の抵抗を接続することは、本発明を
理解するに便利である。
この結果、P2端子の電位はP1端子の電位より
電位差Δeだけ低電位となるため、結局出力端子
P3には入力端子P1と大きさ及び位相差が共に非
常に高精度で一致した電圧が現われることにな
る。
電位差Δeだけ低電位となるため、結局出力端子
P3には入力端子P1と大きさ及び位相差が共に非
常に高精度で一致した電圧が現われることにな
る。
本発明は、それぞれ独立した直流電源をもち回
路上全く独立した二個の演算増幅器を用い、二段
の電圧フオロアーを構成するところが特徴であ
る。
路上全く独立した二個の演算増幅器を用い、二段
の電圧フオロアーを構成するところが特徴であ
る。
すなわち、本発明の要旨は次のとおりである。
補助増幅器A2の出力端子はこの二電源二段電
圧フオロアー形演算増幅器の第１の入力端子P1
と補助増幅器A2の負の入力端子に接続し、補助
増幅器A2の正の入力端子はこの二電源二段電圧
フオロアー形演算増幅器の第１の出力端子P3に
接続し、その接地点G2との間に第２の直流電源
＋E2，−E2を設けた補助増幅器A2と、 主増幅器A1の正の入力端子は接地点G2に接続
し、主増幅器A1の負の入力端子はこの二電源二
段電圧フオロアー形演算増幅器の第１の出力端子
P3に接続し、その接地点G1との間に第１の直流
電源＋E1，−E1を設けた主増幅器A1と、 この二電源二段電圧フオロアー形演算増幅器の
第１の出力端子P3と第２の出力端子に接続され
た負荷Zlとを具備している。
圧フオロアー形演算増幅器の第１の入力端子P1
と補助増幅器A2の負の入力端子に接続し、補助
増幅器A2の正の入力端子はこの二電源二段電圧
フオロアー形演算増幅器の第１の出力端子P3に
接続し、その接地点G2との間に第２の直流電源
＋E2，−E2を設けた補助増幅器A2と、 主増幅器A1の正の入力端子は接地点G2に接続
し、主増幅器A1の負の入力端子はこの二電源二
段電圧フオロアー形演算増幅器の第１の出力端子
P3に接続し、その接地点G1との間に第１の直流
電源＋E1，−E1を設けた主増幅器A1と、 この二電源二段電圧フオロアー形演算増幅器の
第１の出力端子P3と第２の出力端子に接続され
た負荷Zlとを具備している。
そして、これらの主増幅器A1と補助増幅器A2
が作動状態において、この二電源二段電圧フオロ
アー形演算増幅器の第１の入力端子P1と補助増
幅器A2の接地点G2とから補助増幅器A2方向側を
みたインピーダンスは零であり、それの逆方向側
をみたインピーダンスは無限大となるようにし、 主増幅器A1にて補償不充分な交流残留偏差電
圧を補助増幅器A2の入力とし、これを主増幅器
A1の入力に帰還して、主増幅器A1の交流残留偏
差電圧を補償する。
が作動状態において、この二電源二段電圧フオロ
アー形演算増幅器の第１の入力端子P1と補助増
幅器A2の接地点G2とから補助増幅器A2方向側を
みたインピーダンスは零であり、それの逆方向側
をみたインピーダンスは無限大となるようにし、 主増幅器A1にて補償不充分な交流残留偏差電
圧を補助増幅器A2の入力とし、これを主増幅器
A1の入力に帰還して、主増幅器A1の交流残留偏
差電圧を補償する。
すなわち、一方の主増幅器A1にて補償不充分
な交流残留偏差電圧Δeを他方の補助増幅器A2の
入力とし、これを主増幅器A1の入力e1に帰還し
て主増幅器A1の残留偏差電圧Δeを補償した交流
電圧増幅用の二電源＋E1，−E1，＋E2，−E2二段電
圧フオロアー形A1，A2演算増幅器である。その
結果、第３図に例示するよう、入力e1（電圧１、
位相角０と仮定している）と出力e3の大きさ及び
位相差、負荷特性が従来の一段形の電圧フオロア
ー増幅器に比べて、はるかに低インピーダンス負
荷の領域にまで改善される。
な交流残留偏差電圧Δeを他方の補助増幅器A2の
入力とし、これを主増幅器A1の入力e1に帰還し
て主増幅器A1の残留偏差電圧Δeを補償した交流
電圧増幅用の二電源＋E1，−E1，＋E2，−E2二段電
圧フオロアー形A1，A2演算増幅器である。その
結果、第３図に例示するよう、入力e1（電圧１、
位相角０と仮定している）と出力e3の大きさ及び
位相差、負荷特性が従来の一段形の電圧フオロア
ー増幅器に比べて、はるかに低インピーダンス負
荷の領域にまで改善される。
第４図は、本願発明の一実施例における諸元を
記入した計測値を示す。
記入した計測値を示す。
第１の入力端子P1と第２の入力端子間にe1＝
1V（ボルト）が与えられ主増幅器A1と補助増幅
器A2の閉ループ利得がほぼ1000であるとき、 Δe1＝0.001V Δe2＝0.000001V≒０ Δe3＝0.001000V e2＝e1＋Δe3 ＝1.001000V e3＝e1＋Δe2 ＝1.000000＋0.000001 ＝1.000000V ならびに e3＝e1＋Δe3−Δe1 ≒1.000000＋0.001 −0.001 ≒1.000000V となり、インピーダンス変換がなされている。
1V（ボルト）が与えられ主増幅器A1と補助増幅
器A2の閉ループ利得がほぼ1000であるとき、 Δe1＝0.001V Δe2＝0.000001V≒０ Δe3＝0.001000V e2＝e1＋Δe3 ＝1.001000V e3＝e1＋Δe2 ＝1.000000＋0.000001 ＝1.000000V ならびに e3＝e1＋Δe3−Δe1 ≒1.000000＋0.001 −0.001 ≒1.000000V となり、インピーダンス変換がなされている。
特に、位相特性に顕著な改善がみられる。
さらに、使用周波数範囲も従来のものよりさら
に高い領域まで良好な性能を帯有できるものであ
る。
に高い領域まで良好な性能を帯有できるものであ
る。
また、ここに用いた二個の増幅器は、個々にお
いては左程利得及び位相特性等の優れたものを用
いる必要がなく、特に補助用増幅器A2は主増幅
器A1の残留偏差電圧を補償するだけの性能を備
えておればよいため、補助用増幅器A2は負荷Zl
の大小にかかわらず電力の供給能力は殆んど必要
としない利点がある。
いては左程利得及び位相特性等の優れたものを用
いる必要がなく、特に補助用増幅器A2は主増幅
器A1の残留偏差電圧を補償するだけの性能を備
えておればよいため、補助用増幅器A2は負荷Zl
の大小にかかわらず電力の供給能力は殆んど必要
としない利点がある。
第１図は従来の一段電圧フオロアー形演算増幅
器の略線図、第２図は本発明の一実施例のブロツ
クダイアグラム、第３図は従来の一段電圧フオロ
アー形演算増幅器と本発明による二電源二段電圧
フオロアー形演算増幅器の特性比較説明図、第４
図は本発明の一実施例における計測値を示す図で
ある。 A0……増幅器、A1……主増幅器、A2……補助
増幅器、＋E0，−E0……増幅器A0の直流電源、＋
E2，−E2……補助増幅器A2の直流電源、e1……入
力電圧、Δe……主増幅器A1の残留偏差電圧（P1
〜P2間電位差）、e2……e1−Δe、e3……出力電圧、
G1……主増幅器A1の電源の接地電位、G2……補
助増幅器A2の電源の接地電位、P1……入力端子、
P2……主増幅器A1の入力端子、P3……出力端子、
Zl……負荷。
器の略線図、第２図は本発明の一実施例のブロツ
クダイアグラム、第３図は従来の一段電圧フオロ
アー形演算増幅器と本発明による二電源二段電圧
フオロアー形演算増幅器の特性比較説明図、第４
図は本発明の一実施例における計測値を示す図で
ある。 A0……増幅器、A1……主増幅器、A2……補助
増幅器、＋E0，−E0……増幅器A0の直流電源、＋
E2，−E2……補助増幅器A2の直流電源、e1……入
力電圧、Δe……主増幅器A1の残留偏差電圧（P1
〜P2間電位差）、e2……e1−Δe、e3……出力電圧、
G1……主増幅器A1の電源の接地電位、G2……補
助増幅器A2の電源の接地電位、P1……入力端子、
P2……主増幅器A1の入力端子、P3……出力端子、
Zl……負荷。
Claims (1)
- 【特許請求の範囲】 １ その出力端子はこの二電源二段電圧フオロア
ー形演算増幅器の第１の入力端子とその負の入力
端子に接続し、その正の入力端子はこの二電源二
段電圧フオロアー形演算増幅器の第１の出力端子
に接続し、その接地点との間に第２の直流電源を
設けた補助演算増幅器と、 その正の入力端子は補助演算増幅器の接地点に
接続し、その負の入力端子はこの二電源二段電圧
フオロアー形演算増幅器の第１の出力端子に接続
し、その出力端子はこの二電源二段電圧フオロア
ー形演算増幅器の第１の出力端子とし、その接地
点との間に第１の直流電源を設けた主演算増幅器
と、 主演算増幅器の接地点にそれぞれ共通に接続し
たこの二電源二段電圧フオロアー形演算増幅器の
第２の入力端子と第２の出力端子と、 この二電源二段電圧フオロアー形演算増幅器の
第１および第２の出力端子間に接続した負荷を具
備し、 これらの主演算増幅器と補助演算増幅器が作動
状態において、この二電源二段電圧フオロアー形
演算増幅器の第１の入力端子と補助演算増幅器の
接地点とから補助演算増幅器方向側をみたインピ
ーダンスは零であり、それの逆方向側をみたイン
ピーダンスは無限大となるようにし、 主演算増幅器にて補償不充分な交流残留偏差電
圧を補助演算増幅器の入力とし、これを主演算増
幅器の入力に帰還して、主演算増幅器の交流残留
偏差電圧を補償したことを特徴とする交流電圧増
幅用の二電源二段電圧フオロアー形演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8538079A JPS568910A (en) | 1979-07-05 | 1979-07-05 | Two-electric-source two-stage voltage follower type operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8538079A JPS568910A (en) | 1979-07-05 | 1979-07-05 | Two-electric-source two-stage voltage follower type operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS568910A JPS568910A (en) | 1981-01-29 |
| JPH0135533B2 true JPH0135533B2 (ja) | 1989-07-26 |
Family
ID=13857118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8538079A Granted JPS568910A (en) | 1979-07-05 | 1979-07-05 | Two-electric-source two-stage voltage follower type operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS568910A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60108023U (ja) * | 1983-12-24 | 1985-07-23 | 株式会社アドバンテスト | 高精度電圧発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384264U (ja) * | 1976-12-15 | 1978-07-12 |
-
1979
- 1979-07-05 JP JP8538079A patent/JPS568910A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS568910A (en) | 1981-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JPS60127805A (ja) | 歪打消増幅回路 | |
| JPH0376609B2 (ja) | ||
| JPH0516206B2 (ja) | ||
| JPH05267944A (ja) | トランス駆動回路 | |
| KR950003996B1 (ko) | 증폭기 | |
| JPH0135533B2 (ja) | ||
| US3860881A (en) | Radio frequency amplifier | |
| US4532480A (en) | High power amplifier arrangements | |
| JPS6342882B2 (ja) | ||
| JP2696986B2 (ja) | 低周波増幅器 | |
| US2883479A (en) | Class b amplifier biasing circuit | |
| US3460051A (en) | Low-distortion gain and phase-stable power amplifier | |
| JPH0693584B2 (ja) | バイアス回路 | |
| US3533002A (en) | Operational amplifier providing low input current and enhanced high frequency gain | |
| US5442323A (en) | Broad-band power amplifier | |
| US4280103A (en) | Multistage transistor amplifier | |
| US4918400A (en) | Amplifier circuit | |
| US20050052232A1 (en) | Balanced power amplifier and high-frequency communication apparatus | |
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| WO2020246029A1 (ja) | ドハティ増幅器 | |
| JP2004254095A (ja) | 歪補償回路及び低歪半導体増幅器 | |
| JPS6017935Y2 (ja) | 増幅器 | |
| EP0135624B1 (en) | High power amplifier arrangement | |
| JPS6133704Y2 (ja) |