JPH0140362B2

JPH0140362B2 -

Info

Publication number: JPH0140362B2
Application number: JP13757378A
Authority: JP
Inventors: Shunichiro Mori; Kunio Kimata; Hirofumi Aoyanagi; Hiroshi Horii; Hidenobu Hasegawa
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1978-11-07
Filing date: 1978-11-07
Publication date: 1989-08-28
Also published as: JPS5563411A

Description

【発明の詳細な説明】本発明は、電気毛布、電気敷布、電気フロアー
カーペツト等に用いる温度制御装置に関し、特に
回路部品の故障に対するフエイルセーフ性に関す
るものであり、以下の点をポイントとするもので
ある。

(1) ヒータへの給電を直接または間接的に制御す
る電力制御サイリスタが自己トリガ等によつて
シヨート故障を生じると、温度検出回路がオフ
信号を発しているにもかかわらずヒータに給電
がされつづけ危険な状態となるので、その対策
が必要である。

従来、電力制御サイリスタに流れる電流波形
を検出して電力制御素子が正常か故障している
かを検出する方式があるが、SCRの自己トリ
ガ故障の場合は正常動作時とほぼ同一の半波電
流が流れるので、従来の波形識別方式ではそれ
を検出できなかつた。そのため、SCRの自己
トリガ故障によつてもたらされる異常温度上昇
等の二次的な現象を検出していたが、安全性が
十分であるとは言いがたい。

本発明は温度検出回路の出力と電力制御サイ
リスタの端子電圧とをロジツク的に比較し、温
度検出回路の信号がオフ信号であるにもかかわ
らず電力制御サイリスタが導通するときに動作
してヒータへの給電を停止するものであり、電
力制御サイリスタの故障そのものを直接検出で
きるので安全性が高いとともに、SCRの自己
トリガ故障も確実に検出できる。

(2) 電力制御サイリスタをトリガさせる素子、例
えばトランジスタが短絡または開放すると、電
力制御サイリスタが導通しつづけることがある
ので、これらの対策が必要である。

本発明は電力制御サイリスタのトリガ回路
に、あるタイミングで第１のトランジスタを介
してコンデンサに充電し、次のタイミングで第
２のトランジスタを介して放電させて電力制御
サイリスタをトリガする方式を採用することに
より、いずれのトランジスタが短絡、開放して
も電力制御サイリスタがトリガできなくなり、
安全側に動作する。

(3) 回路部品の故障が原因して、温度検出回路の
信号がオフ信号であるにもかかわらずヒータに
給電がなされる確率は、電力制御サイリスタ自
身の故障と、そのトリガ回路の故障とが主なる
が、それ以外の何らかの原因、例えば２部品以
上の故障によよるときの安全対策が必要とな
る。

本発明は上記したような理由でヒータが異常な
温度上昇をしてある設定温度に達すると、ヒータ
に付設した熱溶融性絶縁物が熱溶融し、熱溶融性
絶縁物を介してヒータと対向している導体とヒー
タとが短絡し、それでもつてヒユーズ等の電流遮
断器を開いて安全を図る。

以下、本発明の実施例について、図面を参照し
ながら説明する。

第１図は本発明の実施例としての電気毛布が電
気敷布の概要を示している。第１図においては、
１は交流100ボルト電源に接続するための電源プ
ラグ、２はコントローラボツクス、３は被加熱体
で、電気毛布では毛布、電気敷布では敷布であ
る。４は接続コード、５はコネクタ、６はヒー
タ、７は被加熱体３の温度を検出するために配置
された温度センサ、８は電源スイツチ、９は被加
熱体３の温度を設定する温度設定つまみ、１０は
被加熱体３の温度を第６図の如く２つの制御モー
ドに切替えるスイツチである。２つの制御モード
とは、１つは、被加熱体３の温度を常に一定温度
となるようコントロールする比制制御モードであ
り、他の１つは、被加熱体３の温度が所定の温度
幅でスイングするヒステリシスコントロールモー
ドである。11は強目盛運転を開始するためのスイ
ツチであり、このスイツチの選択操作により第７
図の如く２つの制御モードが選択される。その１
つは、温度設定つまみ９の設定温度のいかんにか
かわらず所定の期間、強目盛の温度で被加熱体３
が加熱され、その後、温度設定つまみ９で設定さ
れた温度に復帰して温度制御するハイホールドモ
ードである。他の１つは、前記のハイホールド機
能のない制御、すなわち温度設定つまみ９で設定
された温度で制御するノーマルモードである。１
２は電源パイロツトランプ、１３はヒータ６に通
電されているときに点灯するパイロツトランプで
ある。

第２図は本発明の一実施例における電気回路の
全体を示している。第２図において、１は電源プ
ラグ、８は電源スイツチ、１４は温度ヒユーズで
ある。１５は電源のノイズフイルタ部で、チヨー
クコイル１６、コンデンサ１７、サージアブゾー
バ１８で構成される。１２は電源パイロツトラン
プ、６４はランプ１２の補護抵抗である。１９は
制御電源V_CCを得る回路であり、ダイオード２
０、抵抗２１，２２、コンデンサ２３，２４、ゼ
ナーダイオード２５から構成される。２６は温度
設定回路であり、温度設定つまみ９の設定により
抵抗値が変るボリユーム２７、制限抵抗２８で構
成される。２９は温度検出回路で、パルストリガ
素子としてのネオンランプ３０、コンデンサ３
１、抵抗３２、パルストランス３３、温度センサ
７で構成される。温度センサ７は第３図に示すよ
うな構成であり、芯線３９に巻線３６をコイル状
に巻き、その外周をプラスチツクサーミスタから
なる感温材３８で被覆し、その外周に線３７を巻
き、表皮４０でもつて被覆した紐状センサであ
る。巻線３６と３７の層間インピーダンスZ₇は、
温度により感温材３８の特性が変り、第５図のよ
うな特性となる。この温度検出回路２９において
は、温度調節ボリユーム２７で決定される設定抵
抗R_X（ボリユーム２７の値R₂₇と制限抵抗２８の
値R₂₈の和、R_X＝R₂₇＋R₂₈）と温度センサ７のイ
ンピーダンスZ₇とによつて電圧が分割され、巻線
３６と３７の層間電圧V_Z7がネオンランプ３０の
放電開始電圧V_BOより大とななるとき、つまり
V_BO＜V_Z7のとき、ネオンランプ３０がトリガし、
コンデンサ３１と抵抗３２を介してパルストラン
ス３３から出力が出る。このときは被加熱体３の
温度が低いときである。V_BO＞V_Z7のときはネオ
ンランプ３０がトリガしない。このときは被加熱
体３の温度が高いときである。４１はコントロー
ルの主体となる制御回路であり、集積回路（以下
単にICとする）で構成されている。このICは１
〜16で示すピンを備えている。抵抗４２はACラ
イン電圧を検知してIC４１の交流同期をとるも
のである。強目盛保持用スイツチの接点５６′，
５６″は強目盛保持つまみ１１を引くことにより
閉じる構成であり、IC４１の３ピンに接続され
る。４３は後述するサイリスタ４７のトリガ用
Ｃ・Ｒ回路で、抵抗４４とコンデンサ４５から構
成される。トリガ用Ｃ・Ｒ回路４３においては、
温度検出回路２９の出力（被加熱体の温度が設定
値より低いときの出力）をIC４１の２ピンで受
け、そして14ピンからでる出力によつて抵抗４４
を介してコンデンサ４５を充電する。その後、
ACライン電圧が正サイクルに向いゼロ電圧をよ
ぎるゼロポイントで、13ピンを介して放電し、12
ピンよりサイリスタ４７のゼロクロスのトリガを
行う。４５はゲート抵抗、４７はヒータ６をドラ
イブするサイリスタである。ヒータ６は第４図に
示すような構成であり、芯線５１にヒータ線４８
をコイル状巻き、その外周を熱溶融性樹脂５０で
もつて被覆し、その外周に安全線４９をコイル状
に巻き、表皮５２でもつて被覆した紐状ヒータで
ある。このヒータ６が何らかのアクシデントで異
状高温になると、樹脂５０が溶けてヒータ線４８
と安全線４９が接触する。すると、第２図のＡ点
―ヒータ線４８―接触部―安全線４９―抵抗５５
―Ｂ点の回路に大きな電流が流れて抵抗５５が発
熱し、温度ヒユーズ１４を加熱して溶断し、電源
を止める保安動作を行う。正常なときには、抵抗
５５―安全線４９―温度センサ７―温度設定ボリ
ユーム２７の回路に温度検知信号の微少電流が流
れているが、この電流では抵抗５５は発熱するに
いたらない。次に強目盛保持の解除機能に関する
構成ついて説明すると、IC４１の10ピン強目盛
保持機能の解除出力端子であり、ゲート抵抗５３
とサイリスタ５４がトリガされると、コイル５６
が通電され、これにより、強目盛保持用スイツチ
の接点５６′，５６″が開路する。次にサイリスタ
４７の自己トリガ状態の保安動作に関連する構成
について説明すると、５７は抵抗であり、ヒータ
６をドライブするサイリスタ４７の端子電圧をチ
エツクするものである。温度検出回路２９の出力
が無く、したがつてIC４１の２ピンにも入力が
無いにもかかわらず、サイリスタ４７が半波導通
している状態は、サイリスタ４７が自己トリガし
ている状態であり、危険である。この状態のと
き、サイリスタ４７の端子電圧を抵抗５７を介し
てIC４１の15ピンで受け、IC４１内で論理演算
して11ピンによりサイリスタ５８のトリガ出力を
出す。これによりサイリスタ５８は導通し、抵抗
５９が発熱し、温度ヒユーズ１４を加熱して溶断
し、電源を止める保安動作を行う。次ににサイリ
スタ４７が完全シヨート故障を起こしたときの保
安機能について説明すると、このときヒータ６に
は過大な電力が印加されて危険であるから、ダイ
オード６１を介して抵抗６２には負の半サイクル
の電圧が印加され、それによつて抵抗６２が発熱
し、温度ヒユーズ１４を加熱して溶断し、電源を
止める。

第８図は、IC４１の制御ブロツクを示したも
のである。第８図おいてIC４１内２点鎖線で囲
んでいる。また、IC４１の外付部品のうち、本
発明の要旨と関係ない部品は省略している。第８
図おいて、Ａはリセツト部、Ｂはゼロパルス発生
部であり、IC制御のタイムベースとなるACライ
ン電圧のゼロクロス電圧を抵抗４２を介して検知
し、ゼロクロスパルスをつくる。Ｃは波形整形部
で、温度センサ７の出力をパルストランス３３を
介してパルスで受け、指定の波形に整形する。Ｄ
は２ビツト分周部で、波形整形部Ｃの温度検知出
力を入力とし、ACライン電圧の正に向うゼロク
ロス時、あるいは負に向うゼロクロス時に、サイ
リスタ４７のトリガパルスをつくる。Ｅは充電ア
ンプ部で、抵抗４４を介してコンデンサ４５に充
電する。Ｆは放電アンプ部で、コンデンサ４５に
蓄積した電荷を13ピンより取り込んで12ピンより
放電してサイリスタ４７をトリガする。Ｇはヒス
テリシスコントロール切替部で、ヒステリシス制
御を選択した時に閉じるスイツチ１０からの信号
を４ピンより受ける。Ｈヒステリシスコントロー
ルロジツク部であり、第６図示す時間Δt_Aだけ２
ビツト分周部Ｄを停止させ、サイリスタ４７のト
リガを止めて被加熱体３の温度スイングを付加す
る。ＩはＴ形フリツプフロツプをｎ段連結して構
成した第１のカウンタであり、前述のヒステリシ
スコントロールロジツク部Ｈで説明したΔt_A時間
だけ電源周波数を計数し、この期間はサイリスタ
４７を止める。そしてカウンタＩがタイムアツプ
すると、リセツト部Ａよりヒステリシスコントロ
ールロジツク部Ｈをリセツトして、再びサイリス
タ４７にトリガを与える。ＫはＴ形フリツプフロ
ツプをｎ段連結して構成した第２のカウンタであ
り、後述の強目盛保持の期間Δt_Aを決定する。Ｊ
は強目盛保持切替部である。強目盛保持つまみ１
１を操作すると、接点５６′，５６″が閉じる。接
点５６′の閉路により温度設定用のボリユーム２
７が短絡されるから、ボリユーム２７の設定を問
わず最高温度の設定状態とる。また接点５６″の
閉路を３ピンより受けて、強日盛保持切替部Ｊは
ヒステリシス制御用カウンタＩと強目盛保持用の
カウンタＫとを直結状態し、そのカウンタＩとＫ
とでもつて第７図の強保持時間Δt_Aの計数を行
う。また強目盛保持切替部Ｊは、ヒステリシス制
御の運転中であつても、強目盛保持にセツトする
と、第７図の如く強目盛運転中はヒステリシスコ
ントロール切替部Ｇの機能が失なわれ、比例制御
になるようにする。Ｌは強目盛保持用の記憶器で
ある。この記憶器Ｌは第１のカウンタＩを強目盛
保持の下位カウンタとしても共用するためのもの
であり、強目盛セツト時は第１カウンタＩがタイ
ムアツプした信号を記憶器Ｌで記憶し、強目盛保
持用の第２カウンタＫに入力が入るよう構成され
る。Ｍは強目盛保持の解除用出力アンプであり、
このアンプ出力でサイリスタ５４がトリガされ、
コイル５６によつて強目盛保持用の接点５６′と
５６″が閉路する。また、サイリスタ４７のダイ
オード故障の検出すなわち自己トリガの検出は、
サイリスタ４７の端子電圧を検出する端子電圧検
出部Ｎと波形整形部Ｃとのロジツクで行う。例え
ば、波形整形部Ｃの出力が無いのに、電圧検出部
Ｎの入力電圧が無いときは、異常（自己トリガ状
態）であるので、電源の正サイクルの適当な位相
でスイツチするタイミング検知器Ｏと同期して、
このタイミングで出力が出て、自己トリガアンプ
Ｐで増幅される。この出力でサイリスタ５８がト
リガされ、抵抗５９の発熱で温度ヒユーズ１４が
溶断される。なおここで端子電圧検出部Ｎと波形
整形部Ｃとタイミング検知器Ｏと自己トリガアン
プＰとでサイリスタ４７のサイリスタ故障検出回
路を構成している。

第９図は本電気回路のロジツクダイアグラムを
示す。第８図の各ブロツクＡ〜Ｑは、第９図にお
いて破線で囲つている。第９図において、G₁〜
G₂₈はIILプロセスで作られるゲートであり、入力
はトランジスタのベースと等価であり、出力はオ
ープンコレクタ形のマルチトランジスタ形であ
る。RS₁〜RS₅はリセツト・セツト形のフリツプ
フロツプであり、これもIILプロセスで作られる。
ＴはＴ形のフリツプフロツプであり、入力、出
力はＱ，として示している。また、実線の四角
いブロツクで示すａ〜ｑは、通常のバイポーラ構
成で作られるアナログ回路である。第９図により
ロジツクの説明をする前に、前記ａ〜ｑまでのバ
イポーラ部について説明する。

まず、リセツト部Ａの制御電源V_CCによるリセ
ツト電圧の検知回路ａについて説明する。第１０
図と第１１図はその回路例と示し、第１２図はそ
の動作の波形を示す。第１０図、第１１図におい
て、１ピンの制御電源V_CCをOVから上昇させて
行くと、トランジスタa₅はある閾値V_RSまではオ
フで、このV_RSを越えるとオン領域に入る。この
閾値V_RSは、トランジスタa₂〜a₄のベースΓエミ
ツタ電圧V_BEとすると、V_RS＝３×V_BEの電圧とな
る。第１０図の回路においてトランジスタa₄，a₅
はカレントミラー回路を構成しており、V_CC≧
V_RSとなる点から抵抗a₁に電流I₁が流れ始め、こ
の電流I₁とほぼ同じ電流がトランジスタa₅のコレ
クタΓエミツタ間に引き込まれる。第１１図の回
路は、第１０図の回路のカレントミラーをカルン
トアツプとして作動させるため、トランジスタa₄
を抵抗a₆に変えたものである。

第１２図にこの動作を示す。電源スイツチ８を
投入すると、電源部１９のコンデンサ２３，２４
により制御電源V_CCは第１２図Ａのv_CCの如く時間
と共に上昇する。前記V_RSをリセツト電圧とする
と、時間t_R2までは、第１２図Ｂ波形の如くトラ
ンジスタa₅はオフであり、この時間t_R2を過ぎる
とv_CC＞V_RSとなるため、トランジスタa₅は時間Δt
で完全にオンとなる。いまロジツク部の動作電圧
をV_Lとすると、ロジツク部は時間t_R1で正常動作
に入るが、この期間はトランジスタa₅によりリセ
ツトされており、かつ時間t_R2になるとトランジ
スタa₅がオンして、ロジツク部のリセツトが解除
される。また、カウントミラーからカレントアツ
プにすると、第１２図Ｂの波形に示すごとく、ト
ランジスタa₅のスイツチング時間Δtは短縮され
て、良好な動作を示す。

第１３図はリセツト電圧検知回路ａの別の回路
例であり、トランジスタa₇，a₈によつて構成する
差動ランプにより、リセツトの閾電圧V_RSはトラ
ンジスタa₂，a₃，a₄で得ており、この電圧V_RSと、
抵抗a₁₃，a₁₄の分割電圧により定まるv_CCを検知し
て、トランジスタa₅の動作を決定する。

要するにリセツト電圧検知回路ａは、パワー
（電源）のオンから制御電源V_CCの電圧上昇v_CCを
検知し、制御電源V_CCが設定された閾値V_RSより
低い状態では、トランジスタa₅をオフさせて、ロ
ジツク部のリセツトを行う。

次にゼロパルス発生部Ｂのゼロ電圧検知回路ｂ
について説明する。第１４図はその回路例を示
し、第１５図はその動作の波形を示す。第１４図
の回路は、16ピンと15ピン間に電源電圧V_ACが印
加されたとき、電源電圧V_ACがゼロ電圧をクロス
する近傍で、第１５図の波形「b₁₄のV_CE」と
「b₁₉のV_CE」を得ようとするものである。第１５
図の電源電圧V_ACがゼロ電圧である時間t₀を基準
として、第１４図の回路の動作を説明する。16ピ
ンに加わる電源電圧V_ACが正に向かい始めると、
トランジスタb₁₁のコレクタ・エミツタ間に第１
５図の「b₁₁のI_CE」に示す電流が流れ始める。こ
のときの電源電圧V_ACはトランジスタb₁₁のベース
電圧、すなわち抵抗b₇でバイアスされるトランジ
スタb₈ベース・エミツタ電圧V_BESをバイアス電圧
として、トランジスタb₁₁のベース・エミツタ電
圧V_BEを加えた、2V_BE≒V_BE＋V_BESを越えた時で
ある。この時間Δt_Pは下式で示される。

Δt_P＝１／2π・Sin^-12V_BE／V_AC 但しは電源周波数である。

このトランジスタb₁₁のI_CEにより、トランジス
タb₁₂を介して、トランジスタb₁₃とb₁₄で構成され
るカレントミラーがオンし、第１５図の「b₁₄の
V_CE」なる動作となる。その後、電源電圧V_ACが
ピーク値を越えて負に向い始めて、時間t₁の直前
まで、すわちV_AC≧2V_BEまでトランジスタb₁₄は
オンを継続する。その後、V_AC＜2V_BEとなると、
トランジスタb₁₄はオフするので、第１５図の
「b₁₄のV_CB」波形の如くになる。なおトランジス
タb₁₀はトランジスタb₁₀はトランジスタb₁₁と対で
カレントミラーを構成している。参考までに、カ
レントミラーとは、抵抗b₁に流れるコレクタ電流
I_Bと抵抗b₃に流れるコレクタ電流I_CとがほぼI_B≒I_C
となるものである。b₂₀は波形整形用の回路で、
トランジスタb₁₄のスイツチング速度を高めるた
めに挿入したものであり、後述する第１６図、第
１７図に示すような構成となつており、この回路
の入力電圧位相と出力電圧位相とは同相となる構
成にしている。次に第１５図の電源電圧V_ACが時
間t₁を基準としてゼロ電圧から負に向かい始める
と、トランジスタb₁₅のベース電圧は、トランジ
スタb₁₈のベース電圧、すなわち前述のバイアス
電圧V_BESに保持されている。トランジスタb₁₅の
ベース・エミツタ電圧をV_BEとすると、V_BE＞
V_BES，V_BES−V_BE＝−ΔV_BEのときには次のように
動作する。すなわちトランジスタb₁₅は前記｜V_AC
｜＞｜ΔV_BEとなるときオンする。このときのト
ランジスタb₁₅のベース電流は、制御電源V_CCより
抵抗b₇を通り、トランジスタb₁₅のベースからエ
ミツタを通り、抵抗b₁を介して、電源V_ACに流出
する。この時間が、時間t₁を基準としてΔt_N遅れ
たときである。従つてトランジスタb₁₅のコレク
タには第１５図の「b₁₅のI_CE」なる電流が流れ、
カウントミラーを構成するトランジスタb₁₆，b₁₇
とb₁₈，b₁₉がそれぞれ作動し、第１５図の「b₁の
V_CE」電圧となる波形が得られる。この状態は、
時間t²の直前まで継続される。また、V_BE＝V_BES，
V_BES−V_BE＝０のときには次のように動作する。
トランジスタb₁₅とb₁₈のV_BEが同じであるから、
V_AC＝OV時点でトランジスタb₁₅が動作するの
で、第１５図の時間Δt_NはΔt_N＝Ｏとなる。すな
わちt₁および、t₂時間で、第１５図の「b₁₅のI_CE」，
「b₁₉のV_CE」となる動作を行う。そして、V_BE＜
V_BES，V_BES−V_BE＝＋ΔV_BEのときには、V_BE＞
V_BES，V_BES−V_BE＝−ΔV_BEのときとは逆に、第１
５図の時間Δt_Nがt₁時間より左、すなわち前にく
い込むことになる。しかし第１５図のΔt_P時間ま
で進むことはない。

要するにトランジスタb₁₄，b₁₉は第１５図のよ
うにスイツチングする。そして、その出力波形は
さらに第１６図、第１７図に示す波形整形部b₂₀，
b₂₁により整形される。

第１６図に示す回路では、トランジスタb₁₄を
マルチコレクタとし、ゲートG₃₀を含むRSフリツ
プフロツプ（ゲートG₃₁とG₃₂で構成）で波形整
形することで、ゲートG₃₁の出力はシヤープな波
形となる。

第１７図に示す回路は、波形整形部b₂₀として、
IIL構成のアンプを用いる例であり、インジエク
タ抵抗b₂₁、トランジスタb₂₂とb₂₃で構成されるゲ
ートと、この電流を増幅するトランジスタb₂₄と
b₂₅で構成されるアンプとからなる。

次に波形整形部Ｃパルス検知回路ｃについて説
明する。第１８図はその回路例を示し、第１９図
はその動作の波形を示す。第１８図において、被
熱体３の温度が低いと、検知線７の巻線３６と３
７の層間のインピーダンスZ₇が高い。従つて第１
９図の電源電圧V_ACが規定の電圧まで上昇する
と、検知線７の層間電圧V_Z7ががネオンランプ３
０の放電開始電圧V_BOより高くなると、ネオンラ
ンプ３０がトリガする。よつて、パルストランス
３３の２次巻線３５には、第１９図のt_P波形のパ
ルスが得られる。トランス３３においては、電源
電圧V_ACが負の半サイクルにあるときのネオンラ
ンプ３０のトリガパルスが１次巻線から２次巻線
に伝達されるときに正負反転して、２次巻線に
は、t_P1波形の如く正電圧のパルスが得られるよ
う巻線の極性を設定している。従つて電源電圧
V_ACが負サイクルにあるときに温度検知する構成
になつており、正サイクルに発生するt_P2波形は
負電圧となるので、それ以後の動作には関係な
く、無効となる。パルス電圧t_P1が第１８図の２
ピン、５ピン間に加わるので、エミツタフオロア
のトランジスタC₃がオンし、これによりトラン
ジスタC₄，C₅から成るカレントミラーが動作す
る。つまり第１９図の如く時間Δt_Pだけトランジ
スタC₅がオンすることになる。パルスt_P2は負の
電圧であり、このパルスt_P2はトランジスタC₆、
抵抗C₁を通つて流れ、トランジスタC₃は逆バイ
アスされるので、トランジスタC₅はオンしない。
なお第１９図の時間t₃〜t₄までは、ネオンランプ
３０がトリガしない状態を示しており、トランジ
スタC₅はオンしない。

要するに第１８図のパルス検知回路ｃは、電源
電圧V_ACの負サイクルで発生するパルスt_P1を有効
な温度検出信号として受けるものである。

サイリスタ４７のトリガ用のアンプＥ，Ｆにつ
いて説明する。第２０図はその回路例を示す。第
２０図において、ゲートG₁₀の出力が「０」に落
ち込むと、抵抗E₁，E₂がバイアされてトランジ
スタE₄ならびに第１のトランジスタとしてのト
ランジスタE₅がオンし、抵抗４４を介してコン
デンサ４５に充電される。そして、電源電圧V_AC
がゼロ電圧をクロスする時に、ゲートG₁₁が一瞬
「０」に落ち込むことで、アンプＦは、抵抗F₁，
F₂を通じてトランジスタF₅ならびに第２のトラ
ンジスタとしてのトランジスタF₆がバイアスさ
れてオンする。この動作により、コンデンサ４５
に蓄積された電荷がパルス状で一瞬放電され、12
ピンを通じてサイリスタ４７がトリガされる。後
述するが、ゲートG₁₀よりコンデンサ４５に充電
されているときはゲートG₁₁は「１」であり、放
電信号は入らない構成となつている。

次にヒステリシスコントロール切替部Ｇと、強
目盛保持切替部Ｊと切替検知回路ｇ，ｊとについ
て説明する。第２１図はヒステリシスコントロー
ル切替部Ｇの回路例を示し、第２２図は強目盛保
持切替部Ｊの回路例を示す。第２１図において、
抵抗g₁，g₂，g₃とトランジスタg₄，g₅とでカレン
トミラーを構成している。ヒステリシスコントロ
ール切替スイツチ１０を閉路すると、トランジス
タg₅がオフし、ヒステリシス制御モードに設定さ
れる。第２２図に示す強目盛保持切替部Ｊの回路
構成は、第２１図のヒステリシスコントロール切
替部Ｇと全く同じである。強目盛保持用スイツチ
の接点５６″を閉路すると、トランジスタ２５が
オフされる。

次に自己トリガ出力アンプＰと、強目盛保持の
解除出力のアンプＭとについて説明する。第２３
図は自己トリガ出力アンプＰの回路例を示す。第
２３図において、ゲート２５の出力が「０」に落
ち込むと、トランジスタP₅，P₆がオンして、11
ピンを通じてサイリスタ５８がトリガされる。な
お、強目盛保持の解除出力のアンプＭの回路構成
は第２３図と同じであるので、説明を省略する。

次にサイリスタ４７の自己トリガ検出部の電圧
検出回路Ｎと、検出タイミング回路Ｏとについて
説明する。第２４図は両回路例を示し、第２５図
はその動作の波形を示す。第２４図において、電
圧検出回路Ｎはサイリスタ４７がオンしている
か、オフしているかをチエツクするもので、抵抗
n₁，n₂とトランジスタn₃，n₄，n₅，n₆，n₇から構
成されている。トランジスタn₅がオンすると、15
ピンと５ピンの間の電圧ΔVaは、トランジスタ
n₄，n₅，n₆の３個のベース・エミツタ電圧を3V_BE
とすると、下式のようになる。

ΔVa≧3V_BE 一方、サイリスタ４７がオンしたときのサイリ
スタ４７のアノードとカソード間の順電圧ドロツ
プV_Fは、V_F＜3V_BEとなるように設定される。従
つて第２５図に示すように、サイリスタ４７がオ
フ（ゲートに信号が入らない）のとき、電源電圧
V_ACがトランジスタn₄のスレツシユホールド電圧
3V_BEを越える時間Δt_Cの間、トランジスタn₄には
第２５図「n₄のI_CE」に示すごとくコレクタ電流
が流れる。これにより、トランジスタn₇のコレク
タ電圧は第２５図の「n₇のV_CE」に示すごとく
「０」となる。また、電源電圧V_ACが負に向つて
ゼロ電圧をよぎる時間t₁よりΔt_C時間前まで「n₇
のV_CE」は「０」である。次に、サイリスタ４７
がオンすると、第２５図のt₂〜t₃時間で示すよう
に、トランジスタn₄，n₇はオフであり、「n₇の
V_CE」を保持する。また、自己トリガのタイミン
グ検出回路Ｏにおいては、16ピンに電源電圧V_AC
が加わる。差動アンプを構成するトランジスタ
O₁₁，O₁₂の基準電圧は、抵抗O₃とO₄の分割中点
電圧V_STであつて、このV_STはトランジスタのベ
ース・エミツタ電圧をV_BEとすると、2.5V_BE＝V_ST
である。トランジスタO₈のベース・エミツタ電
圧V_BEを抵抗O₃とO₄（O₃＝O₄）とで分割して
0.5V_BEとしている。従つて電源電圧V_ACによる16
ピンの電圧が電圧V_STを越える時間で、トランジ
スタO₁₂、カレントミラーを構成するトランジス
タO₁₃，O₁₄と同じくカレントミラーを構成する
トランジスタO₁₅，O₁₆がオンする。この状態を
第２５図の時間Δt_Sとして表示している。16ピン
の電圧は、第９図にも示すようにゼロクロス発生
器Ｂの入力ともなつている。従つて第１５図に示
すように電源電圧V_ACがV_AC＞2V_BEを越える時点
から、第１４図に示す抵抗b₁を通つて電流がゼロ
クロス発生器Ｂへ分流するので、16ピンと５ピン
の電圧は、第２５図に示すように2V_BEからなだ
らかに上昇する。この電圧が第２５図に示す
2.5V_BE（トランジスタO₁₁，O₁₂で構成される差動
アンプのフレツシユホールド電圧V_STを意味す
る）を越える時間が、Δt_Sとなる。この回路にお
いては、Δt_S＞Δt_Cとなるよう設定する必要があ
る。

次に多段の第１カウンタＩの中間出力を取り出
す回路Ｑについて説明する。第２６図はその回路
例を示す。第２６図において、第１カウンタＩは
Ｔ形フリツプフロツプT_Iをｎ段連結したもので
あり、T_I1〜T_Iｘのブロツクと、T_Iｙ〜T_Iｎのブ
ロツクとに２分している。このカウンタＩにおい
て、一方のブロツクの出力Q_Iｘ他方のブロツク
の入力_Tｙを直結すれば、直結形のカウンタと
なる。しかし、回路の機能をチエツクするとき、
カウンタの段数が多いと、１段目のに高速度の
短形波を入れても、最終段の出力Q_Iｎが出てく
るには時間がかかり過ぎる問題がある。そこでチ
エツク時は、８ピン、９ピン間を切り離し、へ
の入力でカウンタT_I1〜T_Iｘまでの動作チエツク
（８ピンの出力で判定）と、９ピンに短形波を入
れて、カウンタT_Iｙ〜T_Iｎまでの動作チエツク
（Q_Iｎの出力で判定）とを、それぞれ単独で行
い、動作の確認時間を短かくするために、この回
路ＱがカウンタＩの中程に挿入される。第２６図
において、トランジスタq₄，q₅は定電圧源を構成
するようになつている。トランジスタq₆は出力バ
ツフアとなつており、トランジスタq₇，q₈は入力
バツフアとなつており、トランジスタq₇，q₈はカ
レントミラー構成となつている。

次に、主として第９図を参照しながら制御動作
について説明する。

まず、第６図に示す比例制御モードの動作につ
いて説明する。このときヒステリシスコントロー
ル切替スイツチ１０は開路、強目盛保持用スイツ
チの接点５６′，５６″は開路である。この状態で
電源スイツチ８を投入し、被加熱体３の温度が低
いと、第２７図に示す運転動作を行う。まず第９
図のゼロパルス発生部ＢのゲートG₁₃によつて第
２７図に示す如くゲートG₁₃が「０」のとき、、
波形整形部ＣのフリツプフロツプRS₁がリセツト
される。すなわち電源電圧V_ACが正の半サイクル
の期間と、負サイクルの僅かの時間、継続してリ
セツトされる。その後、温度センサ７からのパル
スt_P1が発生すると、フリツプフロツプRS₁がセツ
トされる。このとき、フリツプフロツプRS₁の出
力が「１」→「０」に変化するので、ゲート
G₉は「０」→「１」、ゲートG₁₀は「１」→「０」
となる。ゲートG₁₀の「０」によりアンプＥがオ
ンして、抵抗４４を通じてコンデンサ４５に充電
を始める。すなわち温度センサ７によるネオラン
プ３０のトリガが入つてからコンデンサ４５に充
電を開始する。そして電源電圧V_ACが負電圧から
正電圧に向う時間t₂の直前でゲートG₁₃が「１」
→「０」に転じ、これにより再びフリツプフロツ
プRS₁はリセツトされる。このリセツトによりフ
リツプフロツプRS₁の出力「０」→「１」に復
帰する。従つてゲートG₃₃で反転された信号
「１」→「０」が、Ｔ形フリツプフロツプＴの入
力に加わるので、ＴフリツプロツプＴの出力Ｑ
は入力の立ち下りのエツジで「０」→「１」の
反転する。このＴフリツプフロツプＴの出力Ｑが
「１」になることで、ゲートG₁₁の出力は「０」
となり、ゲートG₁₀を「１」としてコンデンサ４
５への充電を止め、かつ、放電アンプＦを作動さ
せて12ピンに出力を出す。そして、時間t₂を越え
て電源電圧V_ACが正電圧に入つた直後に、ゲート
G₁₂が「０」→「１」となるからゲートG₁₄，G₁₅
のワイヤーアンドの出力が「１」→「０」に落ち
込む。このワイヤーアンドの出力が「１」の期間
はΔTである。すなわちゲートG₁₂が共に「０」
の期間となる。このΔTの期間を過ぎてもＴ形フ
リツプフロツプＴの出力Ｑは「１」であるがゲー
トG₁₄，G₁₅のアンド「０」であるため、ゲート
G₁₁は「１」となり、コンデンサ４５の放電を止
める。従つて12ピンの出力は、時間t₂近傍の電源
電圧V_ACのゼロクロス点でΔT₂だけ発生してサイ
リスタ４７をトリガし、サイリスタ４７の導通に
よつてヒータ４８に通電する。またゲートG₁₁が
ΔT時間の後、「０」→「１」に復帰するので、
ゲートG₁₀の出力は「１」→「０」となり、再び
抵抗４４を介してコンデンサ４５に充電を始め
る。そして電源電圧V_ACが正電圧から負電圧に向
う時間t₃近傍で、再びゼロクロスパルスΔT、お
よびフリツプフロツプRS₂の出力とゲートG₁₄
の出力とのアンド出力が発生する。時間t₃になる
直前でゲートG₁₄，G₁₅のアンド出力が「０」→
「１」となるので、Ｔ形フリツプフロツプＴの出
力Ｑ「１」のロツクがはづれ、ゲートG₁₁は「０」
に落ち込んで、再びコンデンサ４５の放電を行
う。このときゲートG₁₀が「０」→「１」となる
ので、コンデンサ４５への充電は止められる。同
時にフリツプフロツプRS₂の出力とゲートG₁₄
の出力とのアンド出力も「０」→「１」となる。
この出力がさらにＴ形フリツプフロツプＴの出力
ＱとアンドされてゲートG⁴に加わるので、ゲー
トG₄は「１」→「０」、ゲートG³³は「０」→
「１」となり、Ｔ形フリツプフロツプＴの入力
に加わる。そして、時間t₃を越えてからΔT時間
の後、再びフリツプフロツプRS₂の出力とゲー
トG₁₄の出力とのアンド出力が「１」→「０」に
落ち込むのでゲートG⁴は「０」→「１」、ゲート
G₃₃は「１」→「０」になる。このゲートG₃₃の
立ち下りのエツジでＴ形フリツプフロツプＴの出
力Ｑは「１」→「０」に戻る。すなわち、Ｔ形フ
リツプフロツプＴはフリツプフロツプRP₁のセツ
ト、リセツト信号で１カウントし、次に前記Ｔ形
フリツプフロツプＴのセツト出力Ｑと、電源電圧
V_ACが負に向うゼロクロスパルスΔTのアンドで
２カウントして戻る、いわゆる２分周動作を行
う。別な表現をすると、電源電圧V_ACが正または
負のいづれか１つのサイクルで温度の検出を行
い、この信号により電源電圧V_ACが正または負に
向うゼロ時点で、２ビツトのサイリスタのトリガ
パルスを出す。第９図のサイリスタ４７として
SCRを用いているが、機器によつてトライアツ
ク（TRIAC）を用いるときに好都合である。次
に第２７図において時間t₅〜t₈までは、被加熱体
３の温度が設定値より上昇し、センサー７からの
ネオンランプ３０のトリガパルスが無い状態を示
している。このときフリツプフロツプRS₁はリセ
ツトされ続けているので、前述の動作は行なわな
い。また、ゲートG₁₀は「１」であり、コンデン
サ４５は充電されないし、かつ、Ｔ形フリツプフ
ロツプの出力Ｑも「０」であり、ゲートG₁₁も
「１」なので、放電アンプＦも不動作である。従
つて、12ピンの電圧は「０」となつている。被加
熱体３の温度が下り、再びネオンランプ３０がト
リガを始めると、前述の動作を行い、サイリスタ
４７をトリガしてヒータ４８への通電を行う。こ
れら一連の動作により、第６図の比例制御モード
の温度制御が達成できる。

次に第６図に示すヒステリシス制御モードにつ
いて説明する。このときヒステリシスコントロー
ル切替スイツチ１０は閉路される。スイツチ１０
の閉路によりゲートG₁₉は「１」→「０」、ゲー
トG₂₀は「０」→「１」となる。またゲートG₁も
すでに「１」であるから、ゲートG₃は「０」→
「１」となり、ゲートG₂₂も「１」→「０」とな
つて、ヒステリシス制御用の第１のカウンタのリ
セツトがはづれる。同時に、ヒステリシスコント
ロールロジツク部ＨのフリツプフロツプRS₃，
RS₄もゲートG₅が「０」→「１」となつて、リセ
ツトが解除される。ヒステリシス制御モードの動
作状態を説明するに当つては第９図と第２８図を
参照し、第２８図の時間t₁を説明の起点とする。
時間t₁〜t₅までは、第２７図で説明した回路動作
を行い、12ピンの出力はサイリスタ４７をトリガ
するにたる出力が出ており、そのためヒータ４８
に通電がなされている。すなわちパルストリガ素
子３０からパルスt_P発生しているので、被加熱体
３の温度が上昇している過程である。そして、被
加熱体３の温度が設定値に到達すると、ネオンラ
ンプ３０がトリガされなくなり、今まで周期的に
発生していたパルスt_P2が消滅する。このパルス
の消滅を検知して、時間t₅で被加熱体３の温度が
設定値に達したと判断し、12ピンからサイリスタ
４７へのゲート出力を止め、ヒータ４８への通電
を止める。しかしながら被加熱体３の温度は、若
干オーバシユートするので、ある期間はパルスは
出ない。そして被加熱体３の温度が下り始め、所
定の温度まで下る。すなわち設定温度T_Sあるい
は温度のデイフアレンシヤルΔT_Sを予め設定した
ときは、T_S―ΔT_Sまで下る。すると、再び時間
T₈近傍でネオンランプ３０がトリガされ、パル
スt_P3が発生する。この時間はT_Dは被加熱体３の
構成と温度によつて定まる時間である。なお第２
８図の時間T_Dは電源電圧V_ACの数サイクル相当で
あるが、これは説明用であつて実際はもつと長
い。そして、再びパルスt_P3が発生すると、第１
カウンタＩがパルスt_P3を検知して計数する。第
１カウンタＩの計数時間はサイリスタ４７のトリ
ガを継続して止める。この第１カウンタＩのタイ
ムアツプ出力で、サイリスタ４７のゲート出力の
ロツクをはずし、再びサイリスタ４７のトリガを
繰返す。ヒステリシスコントロール切替スイツチ
１０を閉じている時間は、上記の動作を繰返す。
この動作により第６図に示す温度スイングΔT_Dが
得られる。第２８図に上記動作のタイムチヤート
を示す。第２８図において時間t₅〜t₆までは電源
電圧V_ACの負電圧でパルスt_Pが出ないので、波形
整形部ＣのフリツプフロツプRS₁はセツトされ
ず、フリツプフロツプRS₁の出力は「１」を継
続するから、２ビツト分周用のＴ形フリツプフロ
ツプＴも不動作である。そして、時間t₆を越えて
Δt_P時間遅れてゲートG₁₂が「０」→「１」にな
るので、ゲートG₆はフリツプフロツプRS₁の出力
ＱとＴ形フリツプフロツプＴの出力とゲート
G₁₂の出力とのアンドが入力となり、「１」→
「０」に落ち込む。このゲートG₆によりフリツプ
フロツプRS₃がセツトされ、フリツプフロツプ
RS₃の出力Ｑは「０」→「１」、ゲートG₈は「１」
→「０」となり、Ｔ形フリツプフロツプの出力Ｑ
は「０」にロツクされる。よつてゲートG₁₁は無
条件に「１」となるから、放電アンプＦはオフ
し、12ピンからサイリスタ４７へのトリガ出力は
「０」となる。次に時間t₇〜t₈の電源電圧V_ACが負
電圧にある期間に、被加熱体３の温度が下り、ネ
オンランプ３０からパルスt_P3が発生すると、フ
リツプフロツプRS₁がセツトされ、フリツプフロ
ツプRS₁の出力Ｑが「０」→「１」となる。この
ときフリツプフロツプRS₃の出力Ｑは「１」で待
機中のため、ゲートG₇は「１」→「０」に落ち、
この出力でフリツプフロツプRS₄がセツトされ、
フリツプフロツプRS₄の出力Ｑが「０」→「１」
となる。そして、時間t₉近傍の電源電圧V_ACが負
に向うゼロクロス点で、フリツプフロツプRS₂の
出力がΔT時間だけ「０」→「１」になる。従
つてフリツプフロツプRS₄の出力Ｑが「１」であ
り、フリツプフロツプRS₂の出力が「０」→
「１」となるので、ゲートG₂₁の出力、すなわち
ヒステリシスコントロールカウンタ用の第１のカ
ウンタＩにおける初段フリツプフロツプT_I1の入
力、ΔTだけ一瞬「０」に落ち込む。この入力
Ｔの「１」→「０」落ち込エツジで、初段カウン
タT_I1の出力Ｑが「０」→「１」に変る。次に時
間t₁₁の電源電圧V_ACが負に向かうゼロクロスで、
再び初段フリツプフロツプT_I1の入力Ｔが「１」
→「０」に落ち込むので、初段フリツプフロツプ
T_I1の出力Ｑは「１」→「０」に戻り、２分周動
作を行う。第１カウンタＩは、第９図の如く、多
段カウンタであるから、前述の分周動作を順次繰
返す。そして、時間tn、すなわち、最終ｎ段目の
フリツプフロツプT_Iｎがタイムムアツプする時
間が経過すると、時間tnの直前で初段フリツプフ
ロツプT_I1の入力が「１」→「０」に落ち込む
エツジで最終段フリツプフロツプT_Iｎの出力Ｑ
が「０」→「１」となり、タイムアツプする。こ
の最終段フリツプフロツプT_Iｎの出力Ｑが「１」
となることで、第１カウンタＩのT_I1〜T_IZまでリ
セツトがかかる。また同時にゲートG₅の出力も
「１」→「０」となり、ヒステリシスコントロー
ルロジツク部ＨのフリツプフロツプRS₃，RS₄を
リセツトされ、初期状態に戻る。すなわちゲート
G₈が「０」→「１」に戻りＴ形フリツプフロツ
プＴの出力Ｑのロツクをはずす。このリセツトが
かかつていいる状態は、時間t_o+1の直前（時間
Δt_Nだけ前）まで続く。そしてフリツプフロツプ
RS₂の出力ＱとゲートG₁₅出力とのアンドで構成
される正のゼロクロスのパルスΔT（電源電圧V_AC
が負から正に向う状態）の立ち上り、すなわち
「０」→「１」の変化で、ゲートG₁₆が「１」→
「０」、ゲートG₂₃が「０」→「１」となり、第１
カウンタＩの最終段フリツプフロツプT_Iｎがリ
セツトされる。従て最終段フリツプフロツプT_I
ｎの出力Ｑが「１」→「０」に落ち込むので、第
１カウンタＩのT_I1〜T_IZまでのフリツプフロツプ
は、リセツトが解除される。すなわち、時間tnか
らt_o+1までの電源電圧V_ACが負の半サイクル期間
中継続してリセツトをかけて、確実に初期状態に
戻すものである。また最終段フリツプフロツプ
T_Iｎにおいては、最終段フリツプフロツプT_Iｎ
の出力Ｑが「１」→「０」に落ち込んだ時点で、
ゲートG₁₆の入力が「１」→「０」になるので、
最終段フリツプフロツプTnのリセツトパルスは
消滅する。いわゆるセルフリセツト方式でる。時
間t⁹〜tnまでの時間が、ヒステリシスコントロー
ル用の第１カウンタＩの計数時間T_Iである。時
間T_Iが過ぎた後のtn〜t_o+1の期間に被加熱体３の
温度が下つているので、パルスtPnが発生してお
り、このパルスtPnを検知して波形整形部Ｃのフ
リツプフロツプRS₁がセツトれ、正常の動作に戻
る。そして、サイリスタ４７はトリガされてヒー
タ４８に通電が始まる。これら一連の動作を繰返
すことで、第６図の被加熱体３の温度スイング
ΔT_Dが得られる。なおヒステリシスコントロール
切替スイツチ１０を開路すれば、ゲートG₂₀によ
り第１カウンタＩとヒステリシスコントロールロ
ジツク部ＨのフリツプフロツプRS₃，RS₄がリセ
ツトされ、比例制御モーになる。

次に第７図に示す強目盛保持と、その解除動作
について説明する。第７図の波線で示すような目
盛温度T_STにすべく、温度設定つまみ９によりボ
リユーム２７の抵抗値を設定する。次に強目盛の
保持を選択するつまみ１１を引き、切替スイツチ
の接点５６′，５６″を閉路する。そして、電源ス
イツチ８を閉じて、運転に入つた状態から説明を
行う。このとき、ヒステリシスコントロール切替
スイツチ１０は開路しており、比例制御モードと
する。強目盛保持の切替部ＪのゲートG₁₇は
「０」にセツトされ、ゲート１８は「１」にセツ
トされる。このゲートG₁₇により、強目盛保持用
の第２カウンタＫのリセツトが解除される。ま
た、ゲートG₁₈により記憶部Ｌのフリツプフロツ
プRS₅のリセツトも解除される。ゲートG₁₇によ
りゲートG₈の入力も「０」にセツトされるから、
ゲートG₈の出力は「１」を保持する。これによ
りＴ形フリツプフロツプＴの出力Ｑはロツクされ
ず、サイリスタ４７への出力が継続して供給され
る比例制御モードとなる。換言すれば、仮にヒス
テリシスコントロール切替スイツチ１０を閉じて
ヒステリシス制御モードを選択していても、強保
持機能を選択すると、自動的に比例制御モードに
なるよう構成している。第７図のＢの波形がこの
模様を示す。また、第１カウンタＩは、ヒステリ
シスコントロール用カウンタ以外にも、、強保持
カウンタの一部として使用するため、カウンタの
スタートはヒステリシスコントロール用カウンタ
のスタートと同じである。すなわち、第２８図に
示すように、連続的にネオンランプ３０からのパ
ルスt_Pがあり、設定温度（強目盛温度）に到達す
ると、パルスt_Pが消滅し、次に入るパルスt_P3を検
知して、時間t₉から第１カウンタＩが分周を始め
る。その後、時間tnからt_o+1の間に、第２８図に
示すように第１カウンタＩの最終段フリツプフロ
ツプT_Iｎがタイムアツプし、t_o+1時間よりΔt_N時
間前で、最終段フリツプフロツプT_Iｎがリセツ
トされる。強目盛保持をセツトすると、ゲート
G₁₈は「０」→「１」となつているから、この最
終段フリツプフロツプT_Iｎの出力Ｑは、第２カ
ウンタＫの初段フリツプフロツプT_K1の入力に
入る。第２８図に示すように、最終段フリツプフ
ロツプT_Iｎの出力Ｑが「１」→「０」に落ち込
むエツジで、第２カウンタＫの初段フリツプフロ
ツプT_K1の出力Ｑが「０」→「１」になり、ヒス
テリシスコントロール用の第１カウンタＩの出力
がフリツプフロツプT_K1に桁上げされたことにな
る。このフリツプフロツプT_K1への桁上げされた
出力ＱによりゲートG₂₄が「１」→「０」とな
り、フリツプフロツプRS₅がセツトされる。フリ
ツプフロツプRS₅の出力が「１」→「０」にな
ることで、フリツプフロツプRS₄のセツト端子を
「０」に保持してフリツプフロツプRS₄の出力Ｑ
を「１」に保持し、第１カウンタＩへ連続して負
のゼロクロスパルスΔTが供給されるようにす
る。またフリツプフロツプRS₅の出力が「０」
になり、ゲートG₁₆の入力および第１カウンタＩ
のリセツト端子Ｒをすべて「０」として、カウン
タへのリセツト信号が入るのを阻止する。時間t₅
から前記動作の完了までがΔt_A時間であり、ヒス
テリシス制御モードの計数時間と同じである。そ
して初段フリツプフロツプT_I1の入力へは連続
して負のゼロクロスパルスΔTが供給されるの
で、計数が診み、最終段フリツプフロツプT_Iｎ
の出力Ｑが「０」→「１」に変る時でも、リセツ
トはかからず（フリツプフロツプRS₅でロツクし
ている）、計数は進む。そして、第２カウンタＫ
の最終段フリツプフロツプTKnが第７図に示す
時間T_K経てからタイムアツプし、出力Ｑが「０」
→「１」になる。次にゲートG₁₂が「０」→
「１」に変る電源電圧V_ACの正電圧のサイクルで、
最終段フリツプフロツプT_Kｎの出力Ｑとゲート
G₁₂の出力とのアンド出力がゲートG₂₇の入力に
加わるので、ゲートG₂₇は「１」→「０」に落ち
込むことになり、アンプＭが動作し、10ピンを通
じてサイリスタ５４がトリガされる。そしてコイ
ル５６に通電される。サイリスタ５４のトリガは
ゲートG₁₂により正の半サイクルのみトリガされ
るものであり、コイル５６の励磁により強目盛保
持用スイツチの接点５６′，５６″が開路する。こ
れにより、つまみで設定したボリユーム２７の抵
抗値で定まる温度に降下して行き、通常の温度調
整を行う。また接点５６″の開路により強目盛保
持の切替部Ｊが元に復帰し、ゲートG₁₇は「１」、
ゲートG₁₈は「０」となるので、ゲートG₁₇によ
り第２カウンタＫはリセツトされ、初期状態に戻
る。

次にヒステリシスコントロール切替スイツチ１
０を閉路して、ヒステリシス制御モーで運転して
いる途中で、例えば第７図の時間t_Dで、強目盛保
持用スイツチの接点５６′，５６″を閉じたときの
動作を説明する。このときヒステリシスコントロ
ール用の第１カウンタＩが計数している途中で、
強目盛保持用スイツチの接点５６′，５６″を閉じ
ると、前述のようにゲートG₁₇が「１」→「０」
となり、第２カウンタＫのリセツトがはずれてカ
ウント入力の待機状態となる。またゲートG₈の
入力のロツクがはずれ、ゲートG₈は「０」→
「１」となり、直ちにＴ形フリツプフロツプＴの
出力Ｑで定まる状態でゲートG₁₁が動き、アンプ
Ｆよりサイリスタ４７がトリガされる。よつてヒ
ータ４８に通電され、第７図の時間t_Dより被加熱
体３の温が上昇を始める。またゲートG₁₈によ
り、記憶部ＬのフリツプフロツプRS₅のリセツト
もはずれる。しかしながら、第１カウンタＩは計
数を継続する。そして、第１カウンタの最終段フ
リツプフロツプT_Iｎがタイムアツプすると、第
２カウンタＫの初段フリツプフロツプT_K1に桁上
げされ、段フリツプフロツプT_K1の出力Ｑが
「０」→「１」となる。この初段フリツプフロツ
プT_K1の出力ＱによりフリツプRS₅がセツトされ、
フリツプフロツプRS₅の出力が「１」→「０」
となる。このとき前述のヒステリシス制御モーで
説明したように第１カウンタは全てリセツトされ
ると共に、ヒステリシスコントロールロジツク部
ＨのフリツプフロツプRS₃，RS₄も時にリセツト
される。そして被加熱体３の温度が強目盛の設定
温度に達すると、ネオンランプ３０からのパルス
t_Pが消滅し、次に再びパルスt_P3が入ると、第２８
図に関連して説明した動作により、ヒステリシス
コントロールロジツクＨのフリツプフロツプ
RS₃，RS₄が順時セツトされる。このフリツプフ
ロツプRS₄のセツトによりフリツプフロツプRS₄
のＱが「０」→「１」となるので、再び正のゼロ
クロスパルスΔTが第１カウンタＩの初段フリツ
プフロツプT_I1の入力に入り、分周動作を行う。
規定の計数を終了すると、第２カウンタＫの最終
段フリツプフロツプT_Kｎがタイムアツプし、ゲ
ートG₂₇とG₁₂によりアンプＭを介してサイリス
タ５４がトリガされ、コイル５６により接点５
６′，５６″を開路する。これは前述の動作と同じ
である。第７図に示すように強保持中は、比例制
御モーにセツトされ、最大の熱量が入る。以上説
明したように、第７図の時間t_Dで示す途中で、強
目盛の切替スイツチの接点５６′，５６″を操作す
ると、有効な強目盛保持の時間は第２カウンタＫ
の動作時間T_Kになり、最からスイツチ操作した
ときよりもΔt_A時間短くなる。なお第２図、第９
図に示す接点５６″と並列に接続した抵抗６６と
コンデンサ６７は、コイル５６によつて開路する
ときに接点５６″がビビるのを防止し、接点５
６″のビビリ動作によよる回路の誤作を防止する。
特に接点５６″が確実に開放状態を維持するには、
交流電源電圧V_ACの数サイクルを要する。そのた
め、もしコンデンサ６７が無いと、接点５６″が
開放された瞬間に強目盛保持の切換部が作動して
第１カウンタＩ、第２カウンタＫがリセツトさ
れ、再びカウント状態に戻るので、強保持期間が
伸びる問題がある。このコンデンサ６７を挿入す
ることで、安定な動作となるものである。

次にサイリスタ４７のダイオード故障および自
己トリガ状態の保安動作について説明する。この
状態は、温度センサ７の出力のいかんを問わず、
サイリスタ４７が導通して、ヒータ４８への通電
が続けられるので、被加熱体３の温度は上昇し続
ける。従つて子供などの熱中死とか、火災などの
危険性があり、これらのアクシデントを防止する
保安機能が必要である。第２９図は、自己トリガ
状態の保安作動のタイムチヤートを示す。第２９
図において時間t₁〜₅までは、正常な状態、すな
わち被加熱体３の温度が低く、ネオンランプ３３
０からのパルスt_Pにより12ピンから出力が発生し
て、サイリスタ４７を正常にトリガしている状態
を示す。時間t₅〜t₇までは、前記状態の後に被加
熱体３の温度が設定値に到達し、パルスt_Pが消滅
して、サイリスタ４７がオフしている状態を示
す。この休止中では、自己トリガ用のアンプＰの
入力、すなわちゲートG₃₄の入力は、ゲートG₂₆
の出力と電圧検知部Ｎの出力とゲートG₂₅の出力
とのアンドであるから、「０」である。第２９図
において時間t₆〜t₇の電源電圧V_ACの正サイクル
に於てゲートG₂₅はΔt_N時間遅れて「０」→
「１」、ゲートG₂₆はΔt_S時間遅れて「０」→「１」、
電圧検知部Ｎはサイリスタ４７がオフしているの
で、第３４図、第２５図よりΔt_C時間遅れて
「１」→「０」となるよう構成している。これは、
Δt_C＜Δt_Sとなるように電圧検知部Ｎの回路Ｏ（時
間Δt_Sを決定）と自己トリガ検出タイミング回路
〇（時間Δt_Sを決定）をそれぞれ決定することで
ある。従つてゲートG₃₄の入力が「０」、出力は
「１」である。アンプＰは、その入力が「１」で
あるから、第２３図の回路によりその出力は
「０」となり、サイリスタ５８への出力は出ない。
次にサイリスタ４７が故障、いわゆるダイオード
故障とか、自己トリガ故障を起こした状態を、時
間t₇〜t₁₁に示す。このときネオンランプ３０から
のパルスt_Pは出ないものとする。すなわち被加熱
体の温度が設定値より高いとする。時間t₈〜t₉に
おいて電源電圧V_ACが正サイクルに入る期間は、
サイリスタ４７はゲートの信号が無くても直ちに
導通するので、電圧検知器Ｎはオフ状態であり、
出力は「１」を保持する。またゲートG₂₅は時間
t₈を越えてΔt_N時間の後、「０」→「１」となる。
そして検出タイミング回路ＯのゲートG₂₆は、時
間Δt_S遅れて「０」→「１」となる。従つて、ア
ンプＰの入力となるゲートG₃₄の出力は、前述の
如くゲートG₂₆の出力と検知部Ｎの出力とゲート
G₂₅の出力とのアンであるから、Δt_S時間遅れて、
「１」→「０」となる。よつて、アンプＰの出力
はΔt_S時間遅れて「０」→「１」となり、11ピン
を通じてサイリスタ５８をトリガし、抵抗体５９
を加熱し始める。そして時間t₉〜t₁₀において電源
電圧V_ACが負の半サイクル期間は、サイリスタ５
８がオフするので、抵抗体５９は加熱されない。
時間t₁₀〜t₁₁において電源電圧V_ACが正サイクルの
期間は、前述の時間t₈〜t₉で説明した動作を行
い、時間t₁₀よりΔt_S遅れてサイリリスタ５８はオ
ンし、抵抗体５９を加熱する。この動作を継続し
て、抵抗５９の温度が上昇し、温度ヒユーズ１４
の溶断温度に達すると、温度ヒユーズ１４が溶け
て電源を止める。

なお、第８図、第９図、第２９図では、抵抗５
９と温度ヒユーズ１４の組合せで説明したが、別
の遮断器、例えばセツトコイル、リセツトコイル
を有する電磁形遮断器などを用いてもよい。

また、被加熱体３の温度が、温設定つまみ９で
設定される温度T_Sよりも低い状態で、サイリス
タ４７が自己トリガすると、直ちに自己トリガ状
態を検知せず、従つて抵抗体５９は加熱されな
い。自己トリガ状態を検知して抵停体５９に通電
されるのは、被加熱体３の温度が温度設定つまみ
９に設定される温度よりも高くなり、ネオンパル
スt_Pが消滅してから後である。つまりサイリスタ
４７の自己トリガ状態の保安動作を要約すると、
温度センサ７の出力の有無と、この出力で作動す
るサイリスタ４７の出力とを比較し、温センサ７
の出力が無いのにもかかわらず、サイリスタ４７
がオンする状態を検知し、保安機能を働かすので
ある。この保安機能を正確に作動させるために、
自己トリガを検出するタイミングΔt_Sと、サイリ
スタ４７がオフ時に動作する電圧検知器Ｎの作動
動時間Δt_Cとの関係を、Δt_C＜Δt_Sに保つことで、
被加熱体３が設定温度に到達した後、サイリスタ
４７が正常か否かを判定するものである。

次にヒータ４８をドライブするサイリスタ４７
のトリガ回路の故障に対する安全性、フエールセ
ーフ性について説明する。人体に触れて暖房を行
うような器具では、高精度の温度制御と、高い安
全性が要求される。一般的に高精度、多機能化の
制御は、構成回路の部品点数が多く、複雑とな
る。そのため、部品故障に対する不安全性は高く
なり、高精度・多機能化とフエールセーフ性と
は、相反するものである。本発明の電気回路は、
高精度・多機能化を満たしながら、部品故障に対
するフエールセーフ性をも満たすために、サイリ
スタ４７のトリガ回路を「０」，「１」の発振系で
構成し、かつコンデンサ４５の充電、蓄積電荷で
のみサイリスタ４７をトリガするものである。ま
ず、第２７図に基づきサイリスタ４７のトリガ動
作のフエールセーフ性について説明する。第２７
図において時間t₁〜t₂までの電源電圧V_ACが負の
半サイクルの期間において、ネオンランプ３０か
らパルスt_P1が発生するまでは、波形整形部Ｄの
フリツプフロツプRS₁はリセツトされた状態であ
り、フリツプフロツプRS₁の出力Ｑは「０」、出
力は「１」である。また、Ｔ形フリツプフロツ
プＴの出力Ｑは「０」、出力は「１」であるか
ら、ゲートG₉の出力は「０」、ゲートG₁₀は「１」
となり、アンプＥが不動作で、コンデンサ４５に
は電荷が充電されない。また、Ｔ形フリツプフロ
ツプＴの出力Ｑも「０」であるから、ゲートG₁₁
は「１」となり、アンプＦも不動作である。次に
ネオンランプ３０からパルスt_P1が発生すること
で、フリツプフロツプRS₁がセツトされるから、
フリツプフロツプRS₁の出力が「１」→「０」
となり、ゲートG₁₀の出力も「１」→「０」とな
つてコンデンサ４５に充電される。次にフリツプ
フロツプRS₁がゼロクロス、ゲートG₁₃でリセツ
トされることでＴ形フリツプフロツプＴの状態が
変わり、Ｔ形フリツプフロツプＴの出力Ｑが
「０」→「１」、出力が「１」→「０」となり、
ゲートG₁₁が「１」→「０」となることで、アン
プＦより、コンデンサ４５の蓄積電荷が放電さ
れ、サイリスタ４７はトリガされる。これら一連
の動作を考えてみると、次のようになる。

(1) パルスt_Pを受けるフリツプフロツプRS₁の不
動作（リセツト）状態では、トリガ用のコンデ
ンサ４５は充電されず、フリツプフロツプRS₁
の動作（セツト）状態で始めてコンデンサ４５
に充電される。

(2) このフリツプフロツプRS₁が再びゼロクロス
パルスで不動作（リセツト）状態に復機し、そ
してフリツプフロツプRS₁のリセツト→セツト
→リセツトで発生するフリツプフロツプRS₁の
出力が「１」→「０」→「１」となる交流波
形（発振波形）をＴ形フリツプフロツプＴで分
周する。

(3) このＴ形フリツプフロツプＴの分周出力Ｑが
「０」→「１」に変化することで、コンデンサ
４５に蓄積したエネルギを放電させている。

これら(1)、(2)、(3)の構成による効果を、２〜３
つの部品故障を例にとり説明する。まずフリツプ
フロツプRS₁が不動作（リセツト）状態で故障し
たとすると、フリツプフロツプRS₁の出力は
「１」を保持する。従つてゲートG₉の入力は
「１」を維持するので、ゲートG₁₀も「１」とな
り、コンデンサ４５には充電されない。従つてサ
イリスタ４７は不動作である。次にフリツプフロ
ツプRS₁が動作（セツト）状態で故障すると、フ
リツプフロツプRS₁の出力Ｑが「１」、出力が
「０」となる。しかしフリツプフロツプRS₁の出
力が「１」→「０」→「１」というように交互
に変化しないので、Ｔ形フリツプフロツプＴは、
入力が変化せず、分周作が出来なくなり、リセ
ツト状態に落ち込む。すなわち出力Ｑが「０」、
出力が「１」の状態である。このてきゲート
G₉，G₁₀によりアンプＥが働き、コンデンサ４５
には充電されるが、Ｔ形フリツプフロツプＴの出
力Ｑが「０」であるため、ゲートG₁₁は「１」と
なり、アンプＦは動作せず、サイリスタ４７のト
リガは出ない。よつてフリツプフロツプRS₁の故
障時はサイリスタ４７のトリガ出力は出ない。次
にＴ形フリツプフロツプＴが不動作（リセツト）
状態となるような故障のとき、Ｔ形フリツプフロ
ツプＴの出力Ｑは「０」、出力は「１」を保持
する。このときパルスt_Pを受けてフリツプフロツ
プRS₁が交互に反転し、フリツプフロツプRS₁の
出力が「０」に落ち込むときのみゲートG₉，
G₁₀を介してコンデンサ４５は充電されるが、Ｔ
形フリツプフロツプＴの出力Ｑが「０」を保持し
ているので、ゲートG₁₁は「１」となり、アンプ
Ｆが不動作である。よつて、サイリスタ４７への
トリガが出ず、安全である。次にＴ形フリツプフ
ロツプＴが動作（セツト）状態となるような故障
のとき、Ｔ形フリツプフロツプＴの出力Ｑは
「１」、出力は「０」を保持する。このとき出力
Ｑが「０」であるから、ゲートG₉，G₁₀よりアン
プＥはオンを継続し、抵抗４４を介して、コンデ
ンサ４５に充電する。またＴ形フリツプフロツプ
Ｔの出力Ｑが「１」を保持するのでは、ゲート
G₁₁より放電アンプＦもオンを継続する。この状
態は、抵抗４４を介して流れる電流Iaがコンデン
サ４５に蓄積されず、放電アンプＦを介してサイ
リスタ４７のゲートに流れ込む。前記電流Iaは下
式で定まる値となる。

Ia＝V_CC−V_GK／R₄₄＋Er＋Fr 但し、V_CCは制御回路のゼナー２５の電圧、
V_GKはサイリスタ４７のゲートとカソード間の電
圧、R₄₄は抵抗４４の値、Erは充電アンプＥの内
部抵抗、Frは放電アンプＦの内部抵抗である。
一般的にサイリリスタ４７の非トリガ電流I_Gに
（いかなる状態でもトリガしないゲート電流）は、
2AタイプのサイリスタでI_GK＝0.2mAである。従
つて前記IaとI_GKの関係を、Ia＜I_GKとなるよう抵
抗４４の値を設定することで、Ｔ形フリツプフロ
ツプＴが動作（セツト）状態で故障しても、充電
アンプＥを通る電流は全て放電アンプＦをバイパ
スして流れるが、この電流Iaではサイリスタ４７
はトリガしないので、安全が保たれる。さらにゲ
ートG₉，G₁₀，G₁₁、充電用アンプＥ、放電用の
アンプＦについても同様のことであり、安全性が
保障される。次にヒステリシスコントロールロジ
ツク部Ｈの故障については、このロジツク部がオ
ープン（不動作）故障すると、ゲートG₈の出力
が「１」となつて、全て、比例制御モードの制御
に復帰する。また、シヨート（動作）故障する
と、ゲートG₈の出力が「０」となり、ゲートG₁₁
が「１」を保持するので、放電用のアンプＦは不
動作である。従つて、サイリスタ４７へのトリガ
はストツプし、安全性が保たれる。またゼロパル
ス発生部Ｂは、本制御部のタイムベースとなるク
ロツク発生部であり、故障すると、タイムベース
となる「０」→「１」→「０」と順次変化してい
く信号が無くなる。よつて前述の如く各ロジツク
ゲートが「１」または「０」を保持するので、サ
イリスタ４７へのトリガは当然消滅し、安全が保
たれる。

要するに本発明の電気回路は、一連の制御部品
を、リセツト状態、セツト状態、リセツト状態と
サイクリツクに作動させ、この出力でコンデンサ
の充電（充電中は放電しない）、放電（放電中は
充電されない）を行ない、サイリスタ４７のトリ
ガを行ない、部品故障に対する安全性、フエール
セーフ性を達成している。

次にサイリスタ４７が完全なシヨート故障を起
こしたときの保安動作について説明する。第２
図、第８図に示すように、サイリスタ４７は電源
電圧V_ACの両波に渡りオンする。このとき電源電
圧V_ACの負の半サイクルで、ダイオード６１によ
り抵抗６２が通電され加熱される。その後、抵抗
６２の温度が上昇して温度ヒユーズ１４の溶断温
度に達すると、温度ヒユーズ１４が溶けて電源を
止める。

第２図に示す電気回路が正常に作動している状
態であつても、ヒータ６の局部過熱が有りうるの
で、このような状態のときの保安状態について説
明する。ヒータ６は第４図に示す構成を採用して
おり、ヒータ線４８と安全線４９の層間に熱溶融
性樹脂５０が介在している。ヒータ６が何らかの
原因、例えば部分的に放熱が阻止されたとき、局
部的に温度が上昇する。この状態で運転を継続す
ると、さらに温度が上昇し、ついには熱溶融性樹
脂５０が溶けて、安全線４９とヒータ線４８とが
接触する。この接触により、第２図に示すＡ点―
ヒータ線４８―接触部―安全線４９―抵抗体５５
―Ｂ点の回路に大きな電流が流れ、抵抗５５が発
熱する。そして抵抗５５の発熱により温度ヒユー
ズ１４が溶断し、電源が止められて、安全が保た
れる。

第８図、第９図に示すG₂₈は、テスト用の素子
である。特に、制御部４１を１つのICとしてワ
ンチツプ上に組込んだとき、ICの拡散が正常に
行なわれ、そして、機能が正しく作動するか否か
を検査するためのものである。それは、６ピンと
７ピン間のh_FE，I_CBOなどで判定することができ
る。すなわち６ピンと７ピン間の特性が指定の範
囲に入つていると、そのIC４１は品質保証され
て正常に作動するというものである。

また、第２図のランプ１３は、サイリスタ４７
がオンしている時のみ点灯し、ヒータ４８への通
電を知らせる表示ランプである。

第３０図は強目盛保持機能の解除コイル５６
と、その接点５６′，５６″についての構成を示し
ている。第３０図においてつまみ１１を実線の如
く押し下げたとき、板バネ６６が下方に曲り、コ
イルバネ６７によつて下死点で保持される。この
とき接点５６′，５６″は開路している。そしてつ
まみ１１を破線の如く引き上げると、板バネ６６
が上方に曲り、コイルバネ６７により変曲点を経
て上死点で保持される。この状態でつまみ１１の
上方への引き上げ方を解除しても、つまみ１１は
上方へ上つたままである。このとき接点５６′，
５６″は閉路する。そして、第２図のサイリスタ
５３がトリガされると、コイル５６が励磁され、
つまみ１１は下方に引き寄せられ、つまみ１１は
板バネ６６、コイルバネ６７による下死点の位置
で保持される。このとき接点５６′，５６″は開路
する。つまみ１１を引き上げた状態で、外力、す
なわち人間の手で、つまみ１１を押し下げると、
当然のことながら、つまみ１１は下死点まで降下
し、その位置で保持される。このときは、手動で
強目盛保持を解除したことになる。

第３１図は、上記強目盛保持とその解除法の他
の実施例を示す。第３１図においては、コイル５
６として、セツトコイル５６１とリセツトコイル
５６２を有するリレーを用いている。さらに、つ
まみ１１の代わりにプツシユオンのつまみ１１１
と、これによる常開接点１１２を用い、強目盛保
持をセツトするとき、つまみ１１１をプツシユす
ると、接点１１２によつてセツトコイル５６１が
励磁される。この励磁により接点５６′，５６″が
閉じ、強目盛運転に入る。強目盛保持の解除は、
11ピンからサイリスタ５４がトリガされ、リセツ
トコイル５６２の励磁によりリセツトされて、接
点５６′，５６″が開路することによつてなされ
る。

第３２図は、第３１図に示す回路の変形であ
り、手動リセツト用のプツシユオンつまみ１１３
をさらに別に設け、この常開接点によりリセツト
コイル５６２を外部励磁し、手動リセツトを行
う。

第３３図は、負荷が誘導性のリレーである場合
の電気回路を示している。第２図の回路の部品と
同じきをする部品には一の記号を付している。第
３３図においては、サイリスタ４７により、２巻
線６９１と６９２を有するトランスリレー６９を
作動して、その常開接点７０によりヒータ６への
通電を制御する。トランスリレー６９の２次巻線
６９２の電圧を全波ダイオードブリツジ７１で全
波整流し、サイリスタ４７がトリガすると、２次
巻線６９２には短絡電流が流れ、１次巻線６９１
の電流が増加して接点７０が閉路する。

第３４図は第３３図に示す電気回路の各部の電
圧・電流波形を示す。第３４図ａは、２次巻線６
９２に流れる電流が、電圧波形よりも、θ度だけ
遅れている。この角度θは、負荷となるリモコン
リレーの抵抗分ＲとインダクタンスＬとのＲ／Ｌ
で決定される遅れ角度（サイリスタの消弧角）で
ある。第３４図ｂは、サイリスタ４７のトリガパ
ルス（12ピンの出力）を電圧波形がゼロ電圧をよ
ぎる時点で発生させた例である。このとき、サイ
リスタ４７の消弧角（電流が立ち上り、その後、
立ち下りゼロとなる点）はθ₁となり、次のサイク
ルに入る。すなわち時間t₁でトリガパルスを与え
ると、t₂＋θ₁まで電流が流れる。また、時間t₂で
トリガパルスを与えても、θ₁までにパルスが消滅
しているので、時間t₂〜t₃までの期間は、サイリ
スタ４７はオンしない。このように、電圧がゼロ
電圧をクロスする点で周期的にサイリスタ４７の
トリガパルスを発生しても、結局サイリスタ４７
がオンするのは、ハツチングで示す１サイクルご
との半波導通となる。従つて、トランスリレー６
９の接点７０はビビリを発生し、正常の動作は期
待できない。この欠点を解決するため、第３４図
ｃに示すように、サイリスタ４７のトリガパルス
の発生する位相を負荷で定まるθだけ強制的に遅
らせてトリガする。第３４図ｃの場合、全波に渡
たり確実にトリガが可能となり、トランスリレー
６９はスムーズに作動する。第３４図ｄは、この
角度θだけトリガパルスを遅らせるため、第３３
図の16ピンの入力電圧をコンデンサなどで遅延さ
せて、制御回路４１を作動させた例である。第３
３図において、抵抗７６とコンデンサ７７を含む
位相遅延部７５が、この役割を果している。ま
た、16ピンは抵抗４２を介して位相遅延部７５に
接続される。

なお、本電気回路の制御回路４１は、前述した
如く電源電圧V_ACの半サイクルで温度を検知し、
この半サイクルで発生するパルスt_Pにより２ビツ
トのサイリスタ４７のトリガパルスを得ているの
で、サイリスタ４７は必らず全波トリガとなり、
半波のトリガとなることはない。しかし正の半サ
イクルで温度を検知してサイリスタを負の半サイ
クルのみオンし、次に負の半サイクルで温度を検
知して正の半サイクルのみサイリスタをオンさせ
る制御の場合、次の問題を生ずる恐れがある。す
なわち温度検出部２９のネオンランプ３０の放電
電圧V_BO関し、正の半サイクルにおけるV_BOPと負
の半サイクルにおけるV_BONがV_BOP＝V_BONのときは
問題はないが、V_BOP≠V_BONのときは被加熱体３の
温度が設定温度近傍になると、電源電圧V_ACが正
または負の半サイクルのみネオンランプ３０がブ
レークダウンする範囲がある。この様なとき、サ
イリスタ４７は電源電圧V_ACの正または負の半サ
イクルしかトリガしないので、負荷がリレーの場
合、ビビリが生じ、リレー接点の溶着が発生す
る。また、負荷が誘導電機などの場合、半波の電
流しか流れないので、電動機は、回転せず、直流
電流分で電動動機が焼損する問題もある。しかし
ながら、本電気回路の制御回路４１は、前述の如
く、２ビツトのトリガパルスを作る回路となつて
いるので、必らず、全波トリガとなり、必らず交
流が流れるので、誘導性負荷に適するものであ
る。

また、第３３図において温度設定部２６の抵抗
７９は、、ヒステリシス制御モードで運転中のと
き、温度のヒステリシスを付加するために挿入し
たものである。第２図、第９図、第２８図などで
説明したが、ヒステリシスコントロール用の第１
カウンタＩが計数を始めるのは、第２８図にも示
す通りパルスt_Pが連続的にトリガしていて、被加
熱体３の温度が設定値に達し、パルスt_Pが消滅
し、再びパルスt_Pが発生したときである。第２８
図では、この期間円T_Dとして示している。第３
３図の抵抗７９は、この期間T_Dを決定するもの
であり、その動作は被加熱体３の温度が設定オフ
温度T_OFFからΔt_OFF温度下つた時点でパルスt_Pを発
生させ、温度のデイフアレンシヤルを与えるもの
である。さらに詳述すると、被加熱体３がヒータ
４８により加温されているとき、トランスリレー
６９の接点は閉じている。従つて抵抗７９は抵抗
２８、ボリユーム２７と並列に接続されたことに
なり、この並列抵抗R^Yは下記のようになる。

R^Y＝（R₂₈＋R₂₇）×R₇₉／R₂₈＋R₂₇＋R₇₉ 但し、R₇₆は無視する。

このR_Y（R₂₇＋R₂₈より小さい）によつて設定さ
れる温度T_OFFになると、サイリスタ４７はオフ
し、トランスリレー６９もオフしてヒータ４８へ
の通電は止められる。このとき、抵抗７９はボリ
ユーム２７側からセンサ７の巻線３６と３７の層
間インピーダンスZ₇側に接続（ヒータ４８を介し
て）される。その後、被加熱体３の温度が下り、
Δt_OFF下つた時点で、層間インピーダンスZ₇が増
加し、ネオンランプ３０を放電ならしめ、ネオン
パルスt_Pが再び発生する。抵抗７９の値を小さく
すると、Δt_OFFは増し、値を大きくすると、Δt_OFF
は小さくなる。従つて第３３図の構成では、ヒス
テリシス制御モードのサイリスタ４７のオフ期間
Δt_Aは、温度のデイフアレンシヤルで決定される
T_D時間と、ヒステリシスコントロール用の第１
カウンタＩの計数時間で決定されるT_I時間との
総和である。この方式の特長は、次の点にある。
(1)被加熱体３の保温が良い場合、熱放散が悪いの
で、被加熱体３の温度低下はゆるやかであり、第
６図のΔt_Aは、実質上温度のデイフアレンシヤル
Δt_OFFで決定される。すなわち、Δt_OFFの時間T_D≫
第１カウンタＩの時間T_Iとなる。(2)被加熱体３
の熱放散が良い場合、被加熱体３の温度低下は急
激であり、第６図のΔt_Aは実質上第１カウンタＩ
の時間で決定される。すなわち、Δt_OFFの時間T_D
≪第１カウンタＩの時間T_Iとなる。特にリレー
等の有接点方式でヒータ４８をオン・オフさせる
とき、前記第１カウンタＩのロツク時間T_Iはリ
レーが作動しないので、接点寿命の延長など、ラ
イフの向上に寄与できる。また頻繁なオン・オフ
による電源障害の抑止にもつながる。

また、第３３図において抵抗７９を調整可能に
することにより、被加熱体３が設置される環境に
応じ、かつ使用者の好みに応じて、温度のスイン
グ幅ΔT_Dが選択できる。さらに図示はしないが、
第９図の第１カウンタＩのフリツプフロツプの段
数を切替えるよう構成することでも、温度のスイ
ング幅ΔT_Dは変えられる。

次に、上述と同じ効果が得られる他の実施例に
ついて説明する。この方法は、ネオンランプ３０
から得られるパルスt_Pの数を第１カウンタＩで計
数する方法である。すなわち、パルスt_Pは温度セ
ンサ７の温度が低いと、層間インピーダンスZ₇が
大きいので、電源電圧V_ACの早い位相でネオンラ
ンプ３０がトリガし、電源電圧V_ACの半サイクル
で数パルスを発生する。そして温度が高くなり、
設定温度近傍になると、電源電圧V_ACの半サイク
ルの遅い位相で１発しかパルスt_Pが出ない。この
パルスt_Pをカウンタで計数し、この計数期間ヒー
タ４８への通電を止めることで同様の効果があ
る。

以上の各種ヒステリシス制御方法は、被加熱体
３が設定温度T_OFFからどのような勾配で下つて行
くか、すなわち熱放散の状態によりヒータ４８の
オフ期間が変る温度依存形のヒステリシス制御法
である。

次に、ヒータ４８のオフ期間が期間のみで定ま
る実施例について説明する。第９図でヒステリシ
スコントロールロジツクＨのフリツプフロツプ
RS₄を削除し、フリツプフロツプRS₄の出力Ｑと
接続されるゲートG₂₁の入力をフリツプフロツプ
RS₃の出力Ｑに接続すると、前記T_D時間は無くな
り、パルスt_Pの消滅後、直ちに第１カウンタＩを
作動させ得ることが可能となる。このシステムで
は、温度でデイフアレンシヤルを得る従来の温度
制御方式に比し、タイマT_Iの時間だけ必らずヒ
ータ４８は止められ、頻繁なオン・オフによる電
源障害と、電力容量の低い家庭でのリレー６９の
ビビリによるトラブルが解消する。すなわち、第
３３図の回路において、温度のデイフアレンシヤ
ルΔt_OFFを抵抗７９のみで得る場合、抵抗７９の
値を大きくしたとき、トランスリレー６９がオン
してヒータ４８が通電すると、電源電圧V_ACが下
り、この電圧降下により今まで点灯したネオンラ
ンプ３０がオフする。このオフによりサイリスタ
４７のトリガが止まるので、リモコンリレー６９
もオフし、ヒータ４８への通電は止められる。そ
してヒータ４８のオフで電源電圧V_ACが元に復帰
するので、再びネオンランプ３０が点灯して、サ
イリスタ４７によりリレー６９を作する。このよ
うにしてリレー６９のチヤタリング現象を誘発す
る危険がある。特にヒータ４８の電力容量が大き
い場合、この傾向は避けられない問題となり、こ
の問題のため、実質上抵抗R₇₉の値を小さくし
て、温度のデイフアレンシヤルΔt_OFFを極端に大
きく設定しなければならない。本電気回路では、
単純な第１タイマＩによるヒータ４８のロツクで
上記欠点は解決できる特長も有する。

次に第３３図の回路において、部品故障時の安
全動作について説明する。トランスリレー６９の
接点７０が溶着事故を起こしたときは、ヒータ６
が連続通電されて危険である。この状態では、ま
ず被加熱体３の温度が設定温度に達すると、ネオ
ンランプ３０のパルスt_Pが消滅し、これにより12
ピンよりのサイリスタ４７のトリガパルスが消滅
する。従つてサイリスタ４７はオフするので、抵
抗４７よりサイリスタ５８がトリガされ、抵抗５
９が発熱する。その後、抵抗５９の温度が上昇
し、温度ヒユーズ１４を溶断して電源を止めるの
で、安全性は確保できる。また、サイリスタ４７
がシヨート事故を起こすと、トランスリレー６９
は動作を継続するので、接点７０によりヒータ６
は連続的に加熱されて危険である。このとき抵抗
５７により、サイリスタ４７の電圧を検知して制
御部４１の自己トリガ回路が働き、11ピンよりサ
イリスタ５８のトリガパルスが得られる。そし
て、サイリスタ５８がオンして抵抗５９が発熱
し、温度ヒユーズ１４の溶断により電源は止めれ
らるので、安全である。また、ヒータ６が局部的
に過熱されると、第２図で説明したと同じ原理に
より、ヒータ線４８と安全線４９が接触し、抵抗
５１，６１がダイオード６１，６８により通電さ
れる。これにより、抵抗５１または６１が発熱し
て温度ヒユーズ７８が溶断し、ヒータ６への通電
を止めて、安全を確保する。

次に、負荷が誘性のときの他の実施例について
説明する。第３５図はその回路例を示す。第333
図に示す回路の部品と同じ機能を果す部品には、
同一の記号を付した。第３３図と第３５図の相違
点は、サイリスタ４７をトランジスタ８０により
直流電流でトリガする点である。第３６図は、第
３５図に示す回路の各部の動作波形であり、第３
６図に基づき、動作を説明する。電源電圧V_ACが
負サイクル期間にパルスt_Pが発生すると、制御部
４１の15ピン出力と12ピン出力は、すでに詳述し
た如く、第３６図の動作波形となる。従つて第２
図、第３３図の回路では、12ピン出力がサイリス
タ４７のトリガパルスとなつていたが、第３５図
の回路では、12ピン出力をトリガパルスとせず
に、コンデンサ４５に充電、あるいは放電される
コンデンサ４５の端子電圧（第３６図のC₄₅端子
電圧）をエミツタフオロア形のトランジスタ８０
で検知する。そして第３６図の「C₄₅の端子電圧」
が発生しているときの抵抗８１と８２の電圧で、
サイリスタ４７を直流電流でトリガする。これに
より、トランスリレー６９の動作波形は、第３６
図の如くなり、リレー６９のＲ／Ｌ値に関係なく
確実に作動できる。そして、被加熱体３の温度が
上昇して、ネオンパルスt_Pが消滅すると、第３６
図に示すように、コンデンサ４５の端子電圧
「C₄₅の端子電圧」が下つて行き、この時点でサイ
リスタ４７の直流トリガが止まり、サイリスタ４
７は第３６図の時間t₈でオフして、トランスリレ
ー６９は不動作となる。

第３５図の回路の特長は、すでに詳述した如
く、部品の全てが正常であるときのみコンデンサ
４５の端子電圧が発生する、いわゆるフエールセ
ーフ化回路になつている。そして、この電圧をト
ランジスタ８０を含むエミツタフオロア形のアン
プで増幅して、サイリスタ４７に直流トリガを与
える構成であるから、フエールセーフを維持しな
がら、誘導性負荷をも確実に作動できる。その他
の動作は第３３図の回路と全く同じであるから、
その説明は省略する。

次に、ヒータと温度センサとを一体化した、い
わゆる１線式の電気回路について説明する。第３
７図にその回路を示す。第２図、第３３図、第３
７図にそれぞれ示す回路は、温度センサ７とヒー
タ６が別々の線、すなわち２線の配置形であつ
た。第３７図の回路は、ヒータ６と温度センサ７
が１体化した、いわゆるヒータ６が温度センサを
兼ねる１線式の例であり、ヒータ線４８と安全線
４９の層間材５０が、第５図の特性を有する有機
半体からなる感温材で構成されている。第３７図
の回路の動作は、第２図等の２線式の回路と全く
じであり、電源電圧V_ACの負サイクル期間にヒー
タ線４８と安全線４９の層間電圧をネオンランプ
３０で温度検出し、得られるパルスt_Pで温度度制
御を行うものである。その他の動作は省略する
が、第３７図の１線式回路は、２線式回路に比
し、構成が監単となる特長を有している。

前述の構成にもとづき本発明には次のような作用
効果がある。

(1) ヒータへの給電を直接または間接的に制御す
る電力制御サイリスタの自己トリガ等のシヨー
ト故障に対処するために、温度検出回路の出力
と電力制御サイリスタの端子電圧とをロジツク
的に比較し、温度検出回路の信号がオフ信号で
もあるにもかかわらず電力制御サイリスタが導
通するときに動作してヒユーズ等の電流遮断器
でヒータへの給電を停止するので、電力制御サ
イリスタの故障そのものを直接検出でき、この
故障により被加熱体が過熱してから給電を停止
するものよりは、安全性が高いとともに、従来
の波形識別方式で検出できなかつたSCRの自
己トリガ故障に対しても確実に検出できる。

電力制御サイリスタをトリガする充放電トリ
ガ回路を第１・第２のトランジスタとこれらで
充・放電されるコンデンサで構成しているの
で、温度検出回路が故障し、これで電力制御サ
イリスタがオン状態になり、それをサイリスタ
故障検出回路では対処できない時に、それを充
放電トリガ回路がカバーして電力制御サイリス
タのオン状態を断ち安全性を確保することがで
き、また第１・第２のトランジスタ自体の故障
時も同じく電力制御サイリスタのオン状態を断
つて安全性を確保することができるものある。

(2) 上記以外の何んらかの原因、例えば２部品以
上の故障でもつてヒータが異常な温度上昇を示
すと、ヒータに付設けた熱溶融性絶縁物が溶融
し、熱溶融性絶縁物を介してヒータと対向して
いる導体とヒータとが短絡し、それでもつてヒ
ユーズ等の電流遮断器を開いて安全を図る。

(3) 上記の組合せでもつて回路のいずれで故障が
起きても安全を図ることができる。

【図面の簡単な説明】

第１図は本発明の利用分野の一つである電気毛
布が電気敷布の外観図、第２図はそれに使用され
る本発明一実施例の温度制御回路の全体を示す回
路図、第３図は温度センサの構成図、第４図はヒ
ータの構成図、第５図は温度センサの温度インピ
ーダンス特性図、第６図は比例制御モードとヒス
テリシス制御モードとを示す特性図、第７図は強
目盛保持モードを示す特性図、第８図は制御回路
をブロツクダイヤグラムにして示した回路図、第
９図は制御回路の各ダイヤグラム中の論理回路を
示す回路図、第１０図はリセツト電圧検知回路の
一実施例を示す回路図、第１１図はリセツト電圧
検知回路の他の実施例を示す回路図、第１２図
Ａ，Ｂはその動作の波形図、第１３図はリセツト
電圧検知回路のさらに別の実施例を示す回路図、
第１４図はゼロ電圧検知回路の一実施例を示す回
路図、第１５図はその動作の波形図、第１６図は
波形整形回路の一実施例を示す回路図、第１７図
は波形整形回路の他の実施例を示す回路図、第１
８図はパルス検知回路の一実施例を示す回路図、
第１９図はその動作の波形図、第２０図は充電ア
ンプの一実施例を示す回路図、第２１図はヒステ
リシスコントロール切替回路の一実施例を示す回
路図、第２２図は強目盛保持切替回路の一実施例
を示す回路図、第２３図は自己トリガ出力アンプ
の一実施例を示す回路図、第２４図は自己トリガ
検出部の電圧検出回路と検出タイミング回路の一
実施例を示す回路図、第２５図はその動作の波形
図、第２６図は第１カウンタの中間出力回路の一
実施例を示す回路図、第２７図は比例制御モード
動作の波形図、第２８図はヒステリシス制御モー
ド動作の波形図、第２９図は自己トリガ検出動作
の波形図、第３０図は強目盛保持と解除のための
スイツチ部の断面図、第３１図は強目盛保持と解
除のための回路の一実施例を示す回路図、第３２
図は強目盛保持と解除のための回路の他の実施例
を示す回路図、第３３図はヒータ電流をリレーで
制御するようにした他の実施例の全体を示す回路
図、第３４図はその動作の波形図、第３５図はヒ
ータ電流をリレーで制御するようにした別の実施
例の全体を示す回路図、第３６図はその動作の波
形図、第３７図はヒータと温度センサとを一体化
した１線式の実施例の全体を示す回路図である。１……電源プラグ、２……コントローラボツク
ス、３……被加熱体、６……ヒータ（発熱負荷）、
７……温度センサ、８……電源スイツチ、９……
温度設定用つまみ、１０……ヒステリシスコント
ロール用スイツチ、１１……強目盛保持用スイツ
チ、１４……温度ヒユーズ（電源遮断器）、１５
……ノイズフイルタ部、１９……制御電源V_CCを
得る回路、２６……温度設定回路、２７……温度
調節ボリユーム、２８……制限抵抗、２９……温
度検出回路、３０……ネオンランプ（パルストリ
ガ素子）、３３……パルストランス、４１……制
御回路（IC）、４３……トリガ用CR回路、４５…
…コンデンサ、４７……サイリスタ、５４……サ
イリスタ、５５……抵抗、５６……コイル、５
６′，５６″……接点、５８……サイリスタ、５９
……抵抗、６１……ダイオード、６２……抵抗、
Ａ……リセツト部、Ｂ……ゼロパルス発生部、Ｃ
……波形整形部、Ｄ……２ビツト分周部、Ｅ……
充電アンプ部、Ｆ……放電アンプ部、Ｇ……ヒス
テリシスコントロール切替部、Ｈ……ヒステリシ
スコントロールロジツク部、Ｉ……第１カウン
タ、Ｊ……強目盛保持切替部、Ｋ……第２カウン
タ、Ｌ……強目盛保持用の記憶器、Ｍ……強目盛
保持解除用の出力アンプ。

Claims

【特許請求の範囲】

１ヒータと、ヒータへの給電を直接または間接
的に制御する電力制御サイリスタと、ヒータと熱
的結合関係にある温度センサに検出される温度が
設定温度より低いとオン信号を、高いとオフ信号
を出す温度検出回路と、、温度検出回路のオン・
オフ信号を受け電力制御サイリスタへのオン・オ
フ信号を出す制御回路とを備え、制御回路はタイ
ミングの異なる２つのオン信号を出力し、１つの
オン信号で第１のトランジスタをオンしてコンデ
ンサに充電し、他の１つのオン信号で第２のトラ
ンジスタをオンして上記コンデンサの充電電荷を
放電させ、その放電電流で電力制御サイリスタを
トリガする充放電トリガ回路を含み、さらに温度
検出回路からの信号と電力制御サイリスタの端子
電圧とをロジツク的に比較し、温度検出回路から
の信号がオフ信号であるにもかかわらず電力制御
サイリスタが導通しているときに出力を発するサ
イリスタ故障検出回路を含み、この制御回路と関
連して上記サイリスタ故障検出回路が出力を発す
ると動作してヒユーズ等の電流遮断器でヒータへ
の給電を停止する第１の保安回路を設け、またヒ
ータが異常に温度上昇したためヒータと導体との
間に介在した熱溶融性絶縁物が熱溶融してヒータ
と導体が短絡するヒユーズ等の電流遮断器でヒー
タへの給電を停止する第２の保安回路を設けたこ
とを特徴とする温度制御装置。