JPH0141061B2 - - Google Patents
Info
- Publication number
- JPH0141061B2 JPH0141061B2 JP56142715A JP14271581A JPH0141061B2 JP H0141061 B2 JPH0141061 B2 JP H0141061B2 JP 56142715 A JP56142715 A JP 56142715A JP 14271581 A JP14271581 A JP 14271581A JP H0141061 B2 JPH0141061 B2 JP H0141061B2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- circuit
- time
- signal
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はオシロスコープ等に用いられる掃引信
号発生回路に関するものである。
号発生回路に関するものである。
従来、普及型のオシロスコープには簡潔な掃引
信号発生回路が使用されてきたが、とくに掃引終
了時点およびホールドオフ期間終了時点における
ホールドオフ回路の動作は直線増幅器に近く速度
の遅いものである。
信号発生回路が使用されてきたが、とくに掃引終
了時点およびホールドオフ期間終了時点における
ホールドオフ回路の動作は直線増幅器に近く速度
の遅いものである。
また、このような普及型のオシロスコープでは
回路基板中の電源線や接地線の内部インピーダン
スが高くなりやすく、たとえばホールドオフ回路
の転位動作が電源電圧の過渡応答を生じてゲート
回路に伝わるなどして、掃引信号にジターを生じ
ることが多かつた。
回路基板中の電源線や接地線の内部インピーダン
スが高くなりやすく、たとえばホールドオフ回路
の転位動作が電源電圧の過渡応答を生じてゲート
回路に伝わるなどして、掃引信号にジターを生じ
ることが多かつた。
従来より広帯域オシロスコープにおいてはトン
ネルダイオード等の高速論理素子を用いてジター
レス回路が設けられていたが、普及型オシロスコ
ープにおいては、前述の通り、電源線や接地線の
内部インピーダンスが高いことが高速素子の使用
に逆効果をもたらしていた。
ネルダイオード等の高速論理素子を用いてジター
レス回路が設けられていたが、普及型オシロスコ
ープにおいては、前述の通り、電源線や接地線の
内部インピーダンスが高いことが高速素子の使用
に逆効果をもたらしていた。
以下に従来の掃引信号発生回路を第１図、第２
図を用いて説明する。
図を用いて説明する。
第１図は従来の掃引信号発生回路の回路図、第
２図ａ〜ｅは、同回路の各部入出信号の波形を示
すタイミングチヤート図である。入力端子１から
印加されたトリガ入力信号ａのトリガパルスを受
けた掃引ゲート信号発生回路３は、第２図に示す
ように時刻t0にてホールドオフ回路の出力端子２
からの出力信号ｂがホールドオフ期間を終了して
いるため、転位をはじめる。すなわち、トリガ入
力信号ａにトリガパルスが時刻t1に発生したとす
れば、掃引ゲート信号発生回路３は、その合成入
力が、時刻t2において、そのスレシヨルドレベル
eSHIを越えるため、掃引ゲート信号発生回路３の
出力信号はｃ転位しはじめる。出力信号ｃは、掃
引ゲートトランジスタ４に時刻t3にてカツトオフ
電圧esを与えるので、掃引用積分電流源５の定電
流Isは時刻t3より掃引用積分コンデンサCTに流入
し、その端子電圧を上昇せしめ、緩衝増幅器７を
通じて掃引信号発生回路の出力端子８の出力信号
ｄの出力電圧を上昇せしめる。
２図ａ〜ｅは、同回路の各部入出信号の波形を示
すタイミングチヤート図である。入力端子１から
印加されたトリガ入力信号ａのトリガパルスを受
けた掃引ゲート信号発生回路３は、第２図に示す
ように時刻t0にてホールドオフ回路の出力端子２
からの出力信号ｂがホールドオフ期間を終了して
いるため、転位をはじめる。すなわち、トリガ入
力信号ａにトリガパルスが時刻t1に発生したとす
れば、掃引ゲート信号発生回路３は、その合成入
力が、時刻t2において、そのスレシヨルドレベル
eSHIを越えるため、掃引ゲート信号発生回路３の
出力信号はｃ転位しはじめる。出力信号ｃは、掃
引ゲートトランジスタ４に時刻t3にてカツトオフ
電圧esを与えるので、掃引用積分電流源５の定電
流Isは時刻t3より掃引用積分コンデンサCTに流入
し、その端子電圧を上昇せしめ、緩衝増幅器７を
通じて掃引信号発生回路の出力端子８の出力信号
ｄの出力電圧を上昇せしめる。
同時に定電流Isは掃引用積分コンデンサCTの他
端に接続したホールドオフ回路用トランジスタ６
を導通状態にさせホールドオフ回路の出力端子２
を低電位に保つ。
端に接続したホールドオフ回路用トランジスタ６
を導通状態にさせホールドオフ回路の出力端子２
を低電位に保つ。
緩衝増幅器７からの出力の一部は、抵抗R1お
よび抵抗R2により分圧されダイオードD2を通じ
てホールドオフ回路の出力端子２に加わり、時刻
t4にダイオードD2を導通状態に転じ、さらに時刻
t5にて掃引ゲート信号発生回路３の第２のスレシ
ヨルド電圧を越し、その出力信号Ｃを反転させ
る。このため時刻t6には、掃引ゲートトランジス
タ４は入力電圧が導通レベルeRに達して掃引用積
分コンデンサCTの端子電圧を押し下げ、掃引信
号発生回路の出力信号ｄの出力電圧をも下げる。
よび抵抗R2により分圧されダイオードD2を通じ
てホールドオフ回路の出力端子２に加わり、時刻
t4にダイオードD2を導通状態に転じ、さらに時刻
t5にて掃引ゲート信号発生回路３の第２のスレシ
ヨルド電圧を越し、その出力信号Ｃを反転させ
る。このため時刻t6には、掃引ゲートトランジス
タ４は入力電圧が導通レベルeRに達して掃引用積
分コンデンサCTの端子電圧を押し下げ、掃引信
号発生回路の出力信号ｄの出力電圧をも下げる。
このため、ホールドオフ回路用トランジスタ６
の入力電圧は押し下げられてカツトオフとなり、
掃引用積分コンデンサCT内の電荷はダイオード
D1と掃引ゲートトランジスタ４により短絡され
放電する。このためホールドオフ用トランジスタ
６は逆バイアスとなり、ホールドオフ回路の出力
信号ｂは高電位を維持し続け、掃引の再起動を阻
止する。
の入力電圧は押し下げられてカツトオフとなり、
掃引用積分コンデンサCT内の電荷はダイオード
D1と掃引ゲートトランジスタ４により短絡され
放電する。このためホールドオフ用トランジスタ
６は逆バイアスとなり、ホールドオフ回路の出力
信号ｂは高電位を維持し続け、掃引の再起動を阻
止する。
時刻t7に掃引用積分コンデンサCTが完全に放電
するとホールドオフ用トランジスタ６のベース電
位は抵抗R4を通じて電圧源＋Ｖに向つて引き上
げられはじめ、時刻t8に約0.7Vに達するとホール
ドオフ用トランジスタ６は完全に導通状態にな
り、ホールドオフ回路の出力信号ｂは低電位へ転
じ、トリガパルスによる掃引再起動の待ち受け期
間tW2となる。
するとホールドオフ用トランジスタ６のベース電
位は抵抗R4を通じて電圧源＋Ｖに向つて引き上
げられはじめ、時刻t8に約0.7Vに達するとホール
ドオフ用トランジスタ６は完全に導通状態にな
り、ホールドオフ回路の出力信号ｂは低電位へ転
じ、トリガパルスによる掃引再起動の待ち受け期
間tW2となる。
こうして時刻t9にトリガパルスが発生すると再
び掃引の起動が行われ、以後引き続き動作は繰り
返される。
び掃引の起動が行われ、以後引き続き動作は繰り
返される。
ここで、本発明が解決しようとする同期ジター
について説明する。
について説明する。
第２図には２回の掃引起動が示してあるが、時
刻t1で発生したトリガパルスは、ほぼその尖頭値
に達する時刻t2で、また時刻t9で発生したトリガ
パルスは尖頭値に達しない時刻t10で掃引ゲート
信号発生回路３の入力のスレシヨルド電位eSHIに
達している。
刻t1で発生したトリガパルスは、ほぼその尖頭値
に達する時刻t2で、また時刻t9で発生したトリガ
パルスは尖頭値に達しない時刻t10で掃引ゲート
信号発生回路３の入力のスレシヨルド電位eSHIに
達している。
入力信号ａ中のトリガパルスが尖頭値に達する
迄の時間をtPとすれば、時刻t3で起動する掃引信
号と時刻t11で起動する掃引信号の間にはtW1とtW2
の時間に相当するジターが生じていることにな
る。
迄の時間をtPとすれば、時刻t3で起動する掃引信
号と時刻t11で起動する掃引信号の間にはtW1とtW2
の時間に相当するジターが生じていることにな
る。
次に、第２図に示すように掃引信号発生回路の
出力信号ｄには、ホールドオフ回路の出力転位時
に生じる過渡応答の影響によるノイズeoが加わつ
た状態が示してあり、トリガパルス待ち受け期間
が短かいtW1は長いtW2より、より多くのノイズが
残存しており時刻t3に起動する掃引信号にはノイ
ズeoiが加わつていることを示している。時刻t11
に起動する掃引信号がホールドオフ回路による過
渡応答が十分消え去るに足る待ち受け時間tW2の
後に起動するとすれば、この二つの掃引信号の間
には最大eoに相当するジター電圧が生じる可能性
がある。
出力信号ｄには、ホールドオフ回路の出力転位時
に生じる過渡応答の影響によるノイズeoが加わつ
た状態が示してあり、トリガパルス待ち受け期間
が短かいtW1は長いtW2より、より多くのノイズが
残存しており時刻t3に起動する掃引信号にはノイ
ズeoiが加わつていることを示している。時刻t11
に起動する掃引信号がホールドオフ回路による過
渡応答が十分消え去るに足る待ち受け時間tW2の
後に起動するとすれば、この二つの掃引信号の間
には最大eoに相当するジター電圧が生じる可能性
がある。
以上のようにこのような形態の掃引信号発生回
路では、上記二つの要素により同期ジターが発生
するが、こうした簡素な回路方式を用いる普及型
オシロスコープにおいては、同期ジターを軽減す
るための素子の高速化や、過渡応答ノイズの混入
を防ぐことが難しいという欠点があつた。
路では、上記二つの要素により同期ジターが発生
するが、こうした簡素な回路方式を用いる普及型
オシロスコープにおいては、同期ジターを軽減す
るための素子の高速化や、過渡応答ノイズの混入
を防ぐことが難しいという欠点があつた。
本発明はこのような欠点を除去するものであ
り、同期ジターの少ない掃引信号発生回路を提供
するものである。
り、同期ジターの少ない掃引信号発生回路を提供
するものである。
以下、本発明の一実施例を第３図、第４図を用
いて説明する。
いて説明する。
第３図は本発明の一実施例である掃引信号発生
回路の電気回路図、第４図ａ〜ｅは、同回路の各
部入出力信号の波形を示すタイミングチヤート図
である。図中１〜９は第１図中の対応する部分と
同一である。
回路の電気回路図、第４図ａ〜ｅは、同回路の各
部入出力信号の波形を示すタイミングチヤート図
である。図中１〜９は第１図中の対応する部分と
同一である。
第３図においては、第１図中のホールドオフ用
トランジスタ６をエミツタ接地型増幅器からシヤ
ントフイードバツク型増幅器とするためにフイー
ドバツク抵抗RFが加えてあり、また入力端子１
とトランジスタ６のベースの間には減衰量の調節
及び所要帯域外の成分を除去するためのフイルタ
ー又は減衰器よりなる結合手段としてコンデンサ
CBと抵抗器RBとの直列回路からなる結合回路１
０が設けてある。
トランジスタ６をエミツタ接地型増幅器からシヤ
ントフイードバツク型増幅器とするためにフイー
ドバツク抵抗RFが加えてあり、また入力端子１
とトランジスタ６のベースの間には減衰量の調節
及び所要帯域外の成分を除去するためのフイルタ
ー又は減衰器よりなる結合手段としてコンデンサ
CBと抵抗器RBとの直列回路からなる結合回路１
０が設けてある。
本実施例における動作は第４図に示す通りであ
り、大略は第１図と同じであるが、ホールドオフ
用トランジスタ６はシヤントフイードバツク型増
幅器として動作するので、トランジスタ６がオン
領域にある動作状態では、ベース入力インピーダ
ンスは非常に低くなり、入力信号はベースにおけ
る電圧振幅として現われにくくなる。一方、掃引
信号発生回路が時刻t6において掃引終了となり、
リセツト動作に入ると従来例におけるトランジス
タ６のベースと同様に入力電圧が下がり、トラン
ジスタ６はカツトオフの状態になるので、トラン
ジスタ６のベースには入力信号が電圧として現わ
れる。
り、大略は第１図と同じであるが、ホールドオフ
用トランジスタ６はシヤントフイードバツク型増
幅器として動作するので、トランジスタ６がオン
領域にある動作状態では、ベース入力インピーダ
ンスは非常に低くなり、入力信号はベースにおけ
る電圧振幅として現われにくくなる。一方、掃引
信号発生回路が時刻t6において掃引終了となり、
リセツト動作に入ると従来例におけるトランジス
タ６のベースと同様に入力電圧が下がり、トラン
ジスタ６はカツトオフの状態になるので、トラン
ジスタ６のベースには入力信号が電圧として現わ
れる。
この結果、ホールドオフ用トランジスタ６は第
４図ｅに示す通りトリガ入力信号ａの正極性パル
スｑによるベース電圧増加q′を受けることにな
る。
４図ｅに示す通りトリガ入力信号ａの正極性パル
スｑによるベース電圧増加q′を受けることにな
る。
このため、ホールドオフ期間に数多くのトリガ
パルスが発生するような高い周波数の周期信号に
対しては、ホールドオフ期間tHの終了動作がトリ
ガ入力信号ａの正極性パルスｑに同期する。
パルスが発生するような高い周波数の周期信号に
対しては、ホールドオフ期間tHの終了動作がトリ
ガ入力信号ａの正極性パルスｑに同期する。
トリガ入力信号ａの正極性パルスｑと負極性パ
ルスｐは一般に同期信号を２安定回路を通して方
形波信号に成形し、さらに微分回路を通してパル
ス化して得るものである。その負極性パルスｐと
正極性パルスｑの時間差tpqは同期信号が一定の
周期を有する場合には時間差tpqも一定となるこ
とは明らかである。したがつて、ホールドオフ期
間終了時刻から掃引再起動までの時間tWを tW＝tpq＋nτ＋tdとすることが可能となる。
ルスｐは一般に同期信号を２安定回路を通して方
形波信号に成形し、さらに微分回路を通してパル
ス化して得るものである。その負極性パルスｐと
正極性パルスｑの時間差tpqは同期信号が一定の
周期を有する場合には時間差tpqも一定となるこ
とは明らかである。したがつて、ホールドオフ期
間終了時刻から掃引再起動までの時間tWを tW＝tpq＋nτ＋tdとすることが可能となる。
ここでtqpはトリガパルスｑとトリガパルスｐ
の時間差、τは同期信号の周期、tdは遅延時間で
ある。
の時間差、τは同期信号の周期、tdは遅延時間で
ある。
ここで、ｎは零または自然数であり、トランジ
スタ６の転位速度と抵抗R6，RA、コンデンサCA
等による回路遅延特性により定まるところのtWの
最長時間内に存在するトリガパルス正負対の個数
である。このｎはトリガ入力信号のくり返し周波
数に対して一義的に定まる値をとる。
スタ６の転位速度と抵抗R6，RA、コンデンサCA
等による回路遅延特性により定まるところのtWの
最長時間内に存在するトリガパルス正負対の個数
である。このｎはトリガ入力信号のくり返し周波
数に対して一義的に定まる値をとる。
したがつて、上記回路構成によれば掃引時間tS
およびホールドオフ期間tHより充分に短かい高周
波の周期信号に対してはホールドオフ期間終了か
ら掃引再起動までの時間tWを同期信号の周期τに
対応させて一定とすることが可能となり、トリガ
パルスｐの変化時間tpやホールドオフ回路９によ
る過渡応答ノイズeoもしくはeoiの影響を一定のタ
イミングで変化のないものとすることが可能とな
り、同期ジターを大幅に軽減できる。
およびホールドオフ期間tHより充分に短かい高周
波の周期信号に対してはホールドオフ期間終了か
ら掃引再起動までの時間tWを同期信号の周期τに
対応させて一定とすることが可能となり、トリガ
パルスｐの変化時間tpやホールドオフ回路９によ
る過渡応答ノイズeoもしくはeoiの影響を一定のタ
イミングで変化のないものとすることが可能とな
り、同期ジターを大幅に軽減できる。
他方、トリガ入力信号ａの一部p′およびq′を加
えられるホールドオフ用トランジスタ６のベース
はシヤントフイードバツク型増幅器としての特長
によりその電圧変化を生じることが非常に少な
い。また、トリガパルスｑおよびｐを結合回路１
０を通じてトランジスタ６のベースに供給したこ
との影響が掃引用積分コンデンサCTを通じて掃
引信号に及ぶことは考慮する必要はない。
えられるホールドオフ用トランジスタ６のベース
はシヤントフイードバツク型増幅器としての特長
によりその電圧変化を生じることが非常に少な
い。また、トリガパルスｑおよびｐを結合回路１
０を通じてトランジスタ６のベースに供給したこ
との影響が掃引用積分コンデンサCTを通じて掃
引信号に及ぶことは考慮する必要はない。
したがつて、その出力信号ｄは従来の方式とノ
イズ品質の上で全く劣ることもない。
イズ品質の上で全く劣ることもない。
また掃引時間もしくはホールドオフ期間よりも
長い周期の同期信号に対してはホールドオフ回路
の過渡応答ノイズの発生期間にトリガパルスが発
生する確率が十分低下し、またトリガパルス変化
時間ｐも同期信号周期に比し充分に無視できるの
で差しつかえない。
長い周期の同期信号に対してはホールドオフ回路
の過渡応答ノイズの発生期間にトリガパルスが発
生する確率が十分低下し、またトリガパルス変化
時間ｐも同期信号周期に比し充分に無視できるの
で差しつかえない。
また、第５図は本発明の他の実施例であり、ト
リガ入力信号ａは掃引ゲート信号発生回路３に対
し、正極性パルスにより掃引起動を司るようにす
るため、結合コンデンサCAの接続位置をトラン
ジスタTR2に替えたものである。
リガ入力信号ａは掃引ゲート信号発生回路３に対
し、正極性パルスにより掃引起動を司るようにす
るため、結合コンデンサCAの接続位置をトラン
ジスタTR2に替えたものである。
本実施例においては、掃引起動もホールドオフ
期間の終了も正のトリガパルスで行うため正負の
パルス成分を両方備える必要はない。この場合に
は同一同期のパルスで、同時に双方が動作するこ
とは時系列的に不可能であるから、この場合の時
間tWは tW＝（ｎ＋１）τで定まり、前記の実施例と同
じ効果を実現できる。
期間の終了も正のトリガパルスで行うため正負の
パルス成分を両方備える必要はない。この場合に
は同一同期のパルスで、同時に双方が動作するこ
とは時系列的に不可能であるから、この場合の時
間tWは tW＝（ｎ＋１）τで定まり、前記の実施例と同
じ効果を実現できる。
以上説明したように、本発明によれば、わずか
の部品の追加により同期ジターを大幅に軽減する
ことができ、その工業的価値は大である。
の部品の追加により同期ジターを大幅に軽減する
ことができ、その工業的価値は大である。
第１図は従来の掃引信号発生回路の回路図、第
２図は同回路の各部入出力信号のタイミングチヤ
ート図、第３図は本発明の一実施例である掃引信
号発生回路の一実施例の回路図、第４図は同回路
の各部入出力信号のタイミングチヤート図、第５
図は本発明の他の実施例である掃引信号発生回路
の回路図である。 １……掃引ゲート信号発生回路の入力端子、２
……ホールドオフ回路の出力端子、３……掃引ゲ
ート信号発生回路、４……掃引ゲートトランジス
タ、５……掃引用積分電流源、６……ホールドオ
フ回路用トランジスタ、６ａ……シヤントフイー
ドバツク型増幅器、７……緩衝増幅器、８……掃
引信号発生回路の出力端子、９……ホールドオフ
回路、１０……結合回路。
２図は同回路の各部入出力信号のタイミングチヤ
ート図、第３図は本発明の一実施例である掃引信
号発生回路の一実施例の回路図、第４図は同回路
の各部入出力信号のタイミングチヤート図、第５
図は本発明の他の実施例である掃引信号発生回路
の回路図である。 １……掃引ゲート信号発生回路の入力端子、２
……ホールドオフ回路の出力端子、３……掃引ゲ
ート信号発生回路、４……掃引ゲートトランジス
タ、５……掃引用積分電流源、６……ホールドオ
フ回路用トランジスタ、６ａ……シヤントフイー
ドバツク型増幅器、７……緩衝増幅器、８……掃
引信号発生回路の出力端子、９……ホールドオフ
回路、１０……結合回路。
Claims (1)
- １ 掃引起動用のトリガパルスが入力される掃引
ゲート回路と、前記掃引ゲート回路の出力端子に
一端が接続された掃引信号発生用の積分コンデン
サと、前記積分コンデンサの他端に接続され、前
記トリガパルスが入力されるシヤントフイードバ
ツク型の増幅器とを備え、前記増幅器の出力と前
記積分コンデンサからの掃引信号出力とを合成
し、前記掃引ゲート回路の入力端子に印加するこ
とを特徴とする掃引信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142715A JPS5843616A (ja) | 1981-09-09 | 1981-09-09 | 掃引信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142715A JPS5843616A (ja) | 1981-09-09 | 1981-09-09 | 掃引信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843616A JPS5843616A (ja) | 1983-03-14 |
| JPH0141061B2 true JPH0141061B2 (ja) | 1989-09-01 |
Family
ID=15321886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142715A Granted JPS5843616A (ja) | 1981-09-09 | 1981-09-09 | 掃引信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843616A (ja) |
-
1981
- 1981-09-09 JP JP56142715A patent/JPS5843616A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843616A (ja) | 1983-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800295A (en) | Retriggerable monostable multivibrator | |
| US4260912A (en) | Digital delay generator | |
| US3946322A (en) | Pulse duty cycle transition moderating device | |
| US3048714A (en) | Variable pulse width generating system | |
| USRE31551E (en) | Digital delay generator | |
| JPH0141061B2 (ja) | ||
| US3846647A (en) | Trigger circuit for use with multivibrators | |
| US3611204A (en) | Wide pulse low prf pulse generator | |
| US3171039A (en) | Flip-flop circuit | |
| US2836715A (en) | Signal shaping circuit | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| US4558457A (en) | Counter circuit having improved output response | |
| US3513333A (en) | Contact closure conversion circuit | |
| US2605406A (en) | Multivibrator saw-tooth generator | |
| US3631266A (en) | Delay line pulse generator | |
| US3832572A (en) | Circuit for delaying and shaping synchronizing pulse | |
| JPH0130110B2 (ja) | ||
| US2894213A (en) | Waveform generators | |
| JPS622821Y2 (ja) | ||
| US4175241A (en) | Master-slave flip-flop circuit | |
| US3564427A (en) | Synchronizing method for high frequency signal | |
| SU1181123A1 (ru) | Генератор пилообразного напр жени | |
| US3745381A (en) | Angular deception jammer providing adjustable width pulses after adjustable time | |
| SU1190474A1 (ru) | Одновибратор | |
| USRE31145E (en) | Interruptable signal generator |