JPH0141256B2 - - Google Patents
Info
- Publication number
- JPH0141256B2 JPH0141256B2 JP58207714A JP20771483A JPH0141256B2 JP H0141256 B2 JPH0141256 B2 JP H0141256B2 JP 58207714 A JP58207714 A JP 58207714A JP 20771483 A JP20771483 A JP 20771483A JP H0141256 B2 JPH0141256 B2 JP H0141256B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor
- layer
- groove
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Semiconductor Lasers (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば半導体レーザ素子、半導体
発光素子などの半導体基板上に２種類以上の半導
体層からなる積層を有する半導体装置について、
その互いに異なる半導体層にわたつてエツチング
を施す方法の改良に関するものである。
発光素子などの半導体基板上に２種類以上の半導
体層からなる積層を有する半導体装置について、
その互いに異なる半導体層にわたつてエツチング
を施す方法の改良に関するものである。
以下、半導体レーザ素子の場合を例にとつて説
明する。
明する。
第１図は半導体基板上に形成された半導体積層
体にこの層方向に直角方向のエツチング溝を形成
する従来の方法の主要段階における状態を示す断
面図である。ガリウム・ヒ素（GaAs）基板１の
上に第１の半導体層であるガリウム・アルミニウ
ム・ヒ素〔Ga1-XAlXAs、Ｏ＜ｘ＜１）〕からなる
第１のクラツド層２、第２の半導体層である
GaAsからなる活性層３、およびGa1-XAlXAsか
らなる第２のクラツド層４を順次形成したもの
に、その第２のクラツド層４の表面から基板１に
達するエツチング溝を形成するものである。ま
ず、第１図ａに示すように、第２のクラツド層４
の上にホトレジスト膜５を形成し、第１図ｂに示
すように、ホトレジスト膜５に微細なエツチング
用溝６を形成する。その後に、第１図ｃに示すよ
うに、このホトレジスト膜５をマスクとして、例
えばリアクテイブイオンエツチング（R.I.E.）な
どのドライエツチング法によつて、第２のクラツ
ド層４、活性層３および第１のクラツド層２を順
次エツチングをしてエツチング溝７を形成した
後、第１図ｄに示すように、ホトレジスト膜５を
除去してエツチング工程は完了していた。
体にこの層方向に直角方向のエツチング溝を形成
する従来の方法の主要段階における状態を示す断
面図である。ガリウム・ヒ素（GaAs）基板１の
上に第１の半導体層であるガリウム・アルミニウ
ム・ヒ素〔Ga1-XAlXAs、Ｏ＜ｘ＜１）〕からなる
第１のクラツド層２、第２の半導体層である
GaAsからなる活性層３、およびGa1-XAlXAsか
らなる第２のクラツド層４を順次形成したもの
に、その第２のクラツド層４の表面から基板１に
達するエツチング溝を形成するものである。ま
ず、第１図ａに示すように、第２のクラツド層４
の上にホトレジスト膜５を形成し、第１図ｂに示
すように、ホトレジスト膜５に微細なエツチング
用溝６を形成する。その後に、第１図ｃに示すよ
うに、このホトレジスト膜５をマスクとして、例
えばリアクテイブイオンエツチング（R.I.E.）な
どのドライエツチング法によつて、第２のクラツ
ド層４、活性層３および第１のクラツド層２を順
次エツチングをしてエツチング溝７を形成した
後、第１図ｄに示すように、ホトレジスト膜５を
除去してエツチング工程は完了していた。
ところが、ドライエツチングによつて溝７を形
成する際のエツチング速度が、クラツド層２，４
を構成するGa1-XAlXAsの方が活性層３を構成す
るGaAsよりも遅いので、第１クラツド層２およ
び第２のクラツド層４のそれぞれと活性層３との
境界部分に段差を生じ、滑らかなエツチング溝側
壁が得られなかつた。
成する際のエツチング速度が、クラツド層２，４
を構成するGa1-XAlXAsの方が活性層３を構成す
るGaAsよりも遅いので、第１クラツド層２およ
び第２のクラツド層４のそれぞれと活性層３との
境界部分に段差を生じ、滑らかなエツチング溝側
壁が得られなかつた。
この発明は以上のような点に鑑みてなされたも
ので、ドライエツチングによつて生じたエツチン
グ溝側壁に生じた段差を適当なエツチング液によ
るウエツトエツチングによつて除去して、微細な
パターンのエツチング溝をその側壁が平滑なよう
に形成できる半導体のエツチング方法を提供する
ものである。
ので、ドライエツチングによつて生じたエツチン
グ溝側壁に生じた段差を適当なエツチング液によ
るウエツトエツチングによつて除去して、微細な
パターンのエツチング溝をその側壁が平滑なよう
に形成できる半導体のエツチング方法を提供する
ものである。
第２図はこの発明の一実施例の主要段階での状
態を示す断面図で、従来例と同一符号は同等部分
を示す。まず、ドライエツチング工程は第１図
ａ，ｂおよびｃに示した従来例と全く同様にして
エツチング溝７を形成する。このとき、前述のよ
うにエツチング溝側壁に段差部を生じる。この実
施例ではこの段階ではホトレジスト膜５を除去せ
ず、これをマスクとしてドライエツチングでのエ
ツチング速度が遅く、凸状に残つた層、この例で
は第１の半導体層であるGa1-XAlXAsのみを選択
的にエツチングするエツチング液例えばフツ酸ま
たはフツ酸水溶液を用いて、第２図ａに示すよう
に、第１の半導体層である第１のクラツド層２お
よび第２のクラツド層４と第２の半導体層である
活性層３との段差がなくなるまでウエツト・エツ
チングを施して、滑らかな側壁を有するエツチン
グ溝７ａを得たのち、第２図ｂに示すように、ホ
トレジスト膜５を除去してこの実施例の工程は完
了する。
態を示す断面図で、従来例と同一符号は同等部分
を示す。まず、ドライエツチング工程は第１図
ａ，ｂおよびｃに示した従来例と全く同様にして
エツチング溝７を形成する。このとき、前述のよ
うにエツチング溝側壁に段差部を生じる。この実
施例ではこの段階ではホトレジスト膜５を除去せ
ず、これをマスクとしてドライエツチングでのエ
ツチング速度が遅く、凸状に残つた層、この例で
は第１の半導体層であるGa1-XAlXAsのみを選択
的にエツチングするエツチング液例えばフツ酸ま
たはフツ酸水溶液を用いて、第２図ａに示すよう
に、第１の半導体層である第１のクラツド層２お
よび第２のクラツド層４と第２の半導体層である
活性層３との段差がなくなるまでウエツト・エツ
チングを施して、滑らかな側壁を有するエツチン
グ溝７ａを得たのち、第２図ｂに示すように、ホ
トレジスト膜５を除去してこの実施例の工程は完
了する。
なお、この発明は半導体基板および半導体積層
体はGaAs、Ga1-XAlXAsに拘らず、インジウ
ム・リン（InP）、インジウム・ガリウム・ヒ
素・リン（InGaAsP）など種々の組合わせに適
用可能で、半導体積層構造も上例のレーザ素子構
造に限るものではないことは勿論である。
体はGaAs、Ga1-XAlXAsに拘らず、インジウ
ム・リン（InP）、インジウム・ガリウム・ヒ
素・リン（InGaAsP）など種々の組合わせに適
用可能で、半導体積層構造も上例のレーザ素子構
造に限るものではないことは勿論である。
以上説明したように、２種以上の半導体層から
なる積層体を有する半導体装置にその異種類の半
導体層にわたつてエツチングを施す場合、垂直な
エツチング側壁が得られるドライエツチング法
と、このドライエツチングのエツチング速度の違
いによつて生じる段差を除去するための選択的な
ウエツトエツチング法とを組合わせるのみで、微
細で、垂直かつその側壁が平滑なエツチング溝を
容易に得られる。
なる積層体を有する半導体装置にその異種類の半
導体層にわたつてエツチングを施す場合、垂直な
エツチング側壁が得られるドライエツチング法
と、このドライエツチングのエツチング速度の違
いによつて生じる段差を除去するための選択的な
ウエツトエツチング法とを組合わせるのみで、微
細で、垂直かつその側壁が平滑なエツチング溝を
容易に得られる。
第１図は半導体積層体にその層方向に垂直方向
のエツチング溝を形成する従来の方法の主要段階
における状態を示す断面図、第２図はこの発明の
一実施例の主要段階での状態を示す断面図であ
る。 図において、１は半導体基板、２，４はGa1-X
AlXAsからなるクラツド層（第１の半導体層）、
３はGaAsからなる活性層（第２の半導体層）、
７，７ａはエツチング溝である。なお、図中同一
符号は同一または相当部分を示す。
のエツチング溝を形成する従来の方法の主要段階
における状態を示す断面図、第２図はこの発明の
一実施例の主要段階での状態を示す断面図であ
る。 図において、１は半導体基板、２，４はGa1-X
AlXAsからなるクラツド層（第１の半導体層）、
３はGaAsからなる活性層（第２の半導体層）、
７，７ａはエツチング溝である。なお、図中同一
符号は同一または相当部分を示す。
Claims (1)
- １ 半導体基板上に少なくとも互いに種類の異な
る第１および第２の半導体層を有する積層体が形
成された半導体装置について、上記第１および第
２の半導体層にわたつて上記各層の面に垂直な方
向のエツチング溝を形成するに際して、ドライエ
ツチングによつて所要深さのエツチング溝を形成
する工程、および上記ドライエツチングの上記第
１の半導体層に対するエツチング速度が上記第２
の半導体層に対するエツチング速度より小さいこ
とによつて上記エツチング溝側壁に生じる段差
を、上記第１の半導体層のみを選択的にエツチン
グするエツチング液によるウエツトエツチングで
除去する工程を備えたことを特徴とする半導体の
エツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207714A JPS60100433A (ja) | 1983-11-05 | 1983-11-05 | 半導体のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207714A JPS60100433A (ja) | 1983-11-05 | 1983-11-05 | 半導体のエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60100433A JPS60100433A (ja) | 1985-06-04 |
| JPH0141256B2 true JPH0141256B2 (ja) | 1989-09-04 |
Family
ID=16544342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58207714A Granted JPS60100433A (ja) | 1983-11-05 | 1983-11-05 | 半導体のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100433A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513051B1 (ko) * | 1998-12-30 | 2005-10-26 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법_ |
| JP7687146B2 (ja) * | 2021-08-30 | 2025-06-03 | 住友電気工業株式会社 | 半導体光素子およびその製造方法 |
-
1983
- 1983-11-05 JP JP58207714A patent/JPS60100433A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60100433A (ja) | 1985-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3833435A (en) | Dielectric optical waveguides and technique for fabricating same | |
| JP2958084B2 (ja) | メサ型半導体基体の製造方法 | |
| US3883219A (en) | Dielectric optical waveguide | |
| JP4857702B2 (ja) | 集積型光半導体装置の製造方法 | |
| JPH0141256B2 (ja) | ||
| US6468820B2 (en) | Process for fabricating semiconductor laser emitting apparatus | |
| JPH0685458B2 (ja) | ミラー・フアセツトを有するレーザーの製造方法 | |
| IES20000820A2 (en) | A single frequency laser | |
| KR100994186B1 (ko) | 모노리식 반도체 레이저의 제조방법 | |
| JPH05315703A (ja) | 半導体レーザの製造方法 | |
| JP2932968B2 (ja) | 半導体装置の製造方法 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JPH0685456B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS59227179A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH053368A (ja) | 半導体レーザの製造方法 | |
| JP3127562B2 (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜選択成長形成用マスクを用いたｉｉｉ−ｖ族化合物半導体薄膜選択成長形成法 | |
| KR20240092639A (ko) | 레이저 소자 및 제조방법 | |
| JPH0267781A (ja) | 光・電子集積回路装置の製造方法 | |
| JP3081363B2 (ja) | 赤色半導体レーザ | |
| JPH04308803A (ja) | 光導波路形成法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| JPS6237985A (ja) | 半導体レ−ザの製造方法 | |
| JPH05234982A (ja) | 化合物半導体基板のエッチング方法 | |
| JPH0710017B2 (ja) | 半導体レーザ装置の製造方法 |