Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0142500B2 - - Google Patents
[go: Go Back, main page]

JPH0142500B2 - - Google Patents

Info

Publication number
JPH0142500B2
JPH0142500B2 JP57151877A JP15187782A JPH0142500B2 JP H0142500 B2 JPH0142500 B2 JP H0142500B2 JP 57151877 A JP57151877 A JP 57151877A JP 15187782 A JP15187782 A JP 15187782A JP H0142500 B2 JPH0142500 B2 JP H0142500B2
Authority
JP
Japan
Prior art keywords
tape
layer
leads
tape material
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57151877A
Other languages
English (en)
Other versions
JPS5941845A (ja
Inventor
Atsushi Kusakabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Column Systems Corp
Original Assignee
Fuji Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Kiko Co Ltd filed Critical Fuji Kiko Co Ltd
Priority to JP57151877A priority Critical patent/JPS5941845A/ja
Publication of JPS5941845A publication Critical patent/JPS5941845A/ja
Publication of JPH0142500B2 publication Critical patent/JPH0142500B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は集積回路を2層式としたときのボンデ
イング用キヤリアテープ、およびそのテープの製
造方法に関するものである。
例えばICチツプやLSIチツプをボンデイングす
る手段としては、既に種々の方式が提案されてい
るが、その1つとしてテープキヤリア方式があ
る。これは、例えばポリイミドフイルム製のテー
プの片面に接着剤を塗布しておき、それにデイバ
イスホールやスプロケツトホールをパンチングす
るとともに、接着剤面上に銅箔の層を設ける。そ
こに感光膜をコーテイングして必要な形状・数の
リードパターンを焼付・現像をし、その後エツチ
ングし剥離してテープ上に銅製のリードを形成す
る。他方、ICチツプやLSIチツプに金バンプを形
成しておき、それをテープ上のリードとインナー
ボンデイングして、テープに多数のチツプを順次
に組込んでいく。その後テープ側のリードをテー
プから切離して、金属のリードフレームやプリン
ト基板などにアウターボンデイングする方式であ
る。
上記の如きテープキヤリア方式は、自動ボンデ
イングする上で非常に効率的であるとともに、リ
ードのパターンに自由度があり、またテープに組
込んだ状態で各チツプの特性検査ができるという
利点がある。しかし、従来のこの種のテープキヤ
リア方式では、2個のICやLSIなどの集積回路を
テープに組込むには、当然ながらその2個分のキ
ヤリアテープの長さを必要とする。また2個分の
集積回路を実装する場合に、各々別個に実装する
必要があつて実装スペースは2個分を当然に要
し、この面での集積度は未だ不充分であるなどの
問題点があつた。
本発明は集積回路用キヤリアテープに関し、従
来のものが有する上記問題点を解決しようとする
ものである。即ちその目的とするところは、第1
にICやLSIなどの集積回路の2個をキヤリアテー
プの両面に装着できるとともに、上・下の両回路
を結線して2層式の集積回路にでき、第2にそれ
によつてボンデイング時のキヤリアテープの長さ
を2分の1に短縮できるとともに、実装スペース
も2分の1以下にして一層の集積化を可能とし
た、2層式集積回路用キヤリアテープ、およびそ
の製造方法の提供にある。
以下に本発明を図示実施例によつて説明する。
製造工程順に述べると、図において1はキヤリ
ア用の長尺のテープ材であり、絶縁性ある厚さ
125μ程度のポリイミドフイルム製で、その上面
に接着剤を塗布して第2図の如く接着剤層2を形
成する。次にこの接着剤層2付のテープ材1に、
第3図の如く中央部にデイバイスホール3をパン
チングにより等間隔で多数個形成するとともに、
テープ材1の両側縁寄りにスプロケツトホール4
を等間隔で多数個形成する(第9図参照)。次い
でテープ材1の両側縁寄りを除く中央部寄りの接
着剤層2上に、リード形成用の導体層として厚さ
25μ程度の銅箔をラミネートし第4図の如く銅箔
層5を形成する。その後テープ材1の下面から、
デイバイスホール3を介して前記銅箔層5の下面
に、結線用の導体性ペイントとして厚さ35μ程度
に銀ペイントを印刷して第5図の如く銀ペイント
層6を形成する。そして、残りの下面に接着剤を
塗布し接着剤層7を形成して、この下面の接着剤
層7に前記と同様に、リード形成用の導体層とし
て銅箔をラミネートし第6図の如く銅箔層8を形
成する。次に、上記テープ材1の上・下両面の銅
箔層5,8に感光液を塗布し、各々に所望のリー
ドパターンを焼付け、現像する。その後、エツチ
ングと剥離工程を経て、上・下両面に第7図・第
9図に示す如く銅製の所望のリード9,10を形
成する。この際、リード9,10部分において、
前記の如くデイバイスホール3を介して銀ペイン
ト層6を形成した部分は、その銀ペイント層6で
上・下が互いに結線されたアウタリード部9a,
10aとなる。他方、リード9,10の部分の中
でテープ材1を間にした部分は、上・下が絶縁さ
れたインナーリード部9b,10bとなる。
そして上・下のインナーリード部9b,10b
のボンデイング部分に各々銀メツキを施せばよ
く、これで第9図の如き2重集積回路用キヤリア
テープAができ上がる。
その後は、該テープAの上・下の各インナーリ
ード部9b,10bの銀メツキ部分に金バンプ付
のICチツプ11,12を当接して熱圧着などで
第8図の如くインナーボンデイングし、各チツプ
11,12がテープAに組込まれた状態で特性検
査を受ける。次いて各チツプ11,12にモール
デイング13,14を施こし、プレスにて前後に
隣接する集積回路のアウターリード部9a,10
aを第8図の2点鎖線lで示す如く前・後に分割
するとともに、テープAの不要部分を切離せばよ
く、これで第10図の如き2層式集積回路Bがで
き上がる。後はプリント基板の所定の位置に、ア
ウターリード部9a,10aによつてアウターボ
ンデイングすればよい。
なお上記構成において、テープ材1としてはポ
リイミドを用いたがそれに限らず、ポリエステ
ル、ガラス繊維、その他絶縁性を有するフイルム
状のものならばよい。また上記実施例では、テー
プ材1面に接着剤を塗布して銅箔をラミネートし
たが、テープ材1面に直接に銅箔をラミネートし
たものでもよい。さらにそのリード形成用の導体
層5,8は、銅に限らず金・錫・アルミニウムな
どでもよく、また結線用の導体性ペイント6も必
ずしも銀ペイントに限らない。上記のテープ材
1・導体層5,8・導体性ペイント6の厚みはい
ずれでも一実施例を示したにすぎぬことは勿論で
ある。
以上で明かな如く、本発明は次の如き効果を有
する。
〔イ〕 ICやLSIなどの集積回路の2個を絶縁材を
介して2層とした2層式集積回路を容易に製造
できる。即ち、本発明ではボンデイング用のキ
ヤリアテープを、上・下の両面にリードを形成
するとともに、そのインナーリード用部分はテ
ープを介して絶縁し、かつアウターリード用部
分は導体性ペイントにより結線されるようにし
てある。それゆえ、上面と下面のインナーリー
ド部に別種の2個の集積回路チツプをボンデイ
ングすることができ、上・下のアウターリード
部は結線されるので、2層式集積回路を容易・
迅速・自動的に製造することができるものであ
る。
〔ロ〕 ボンデイング用のキヤリアテープの長さを
2分の1に短縮できる。即ち、従来のキヤリア
テープ方式では、2個の集積回路チツプを組込
むのに、当然ながら2個分のキヤリアテープの
長さを必要とした。これに対して本発明では、
2個のチツプをテープの上・下部に2層式に組
込むことができるので、キヤリアテープの長さ
はチツプ1個分で足りることになり、経済性に
富むものである。
〔ハ〕 さらに、このキヤリアテープを用いて製造
した2層式集積回路では、実装スペースを2分
の1以下に縮小することができる。即ち、従来
の集積回路チツプでは、その2個をプリント基
板などに実装するには、当然に2個分のスペー
スを結線用のスペースも必要である。これに対
して、本発明のテープを用いた集積回路は2層
式のため、プリント基板などへの実装スペース
は1個分でよいことになり、またリードが直接
に結線されているので、結線のためのスペース
も不要となる。それゆえ、従来の集積回路の実
装に比べると2分の1以下スペースでよいこと
になり、この面で集積度を一層図かることがで
きるものである。
【図面の簡単な説明】
図は本発明の一実施例を示す概念図であり、第
1図ないし第8図はその製造工程順の各段階での
拡大縦断側面図、第9図はキヤリアテープの一部
の斜視図、第10図はこのキヤリアテープによる
2層式集積回路の拡大縦断側面図である。 図面符号、A……キヤリアテープ、1……テー
プ材、3……デイバイスホール、5……導体層、
6……導体性ペイント、8……導体層、9,10
……リード、9a,10a……アウターリード
部、9b,10b……インナーリード部。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁性のキヤリア用テープ材1の両面に多数
    のリード9,10が配設され、その各面のリード
    9,10のうち、各デイバイスホール3を介し導
    体性ペイント6にて結線した部分が各々アウタリ
    ード部9a,10aとされ、かつテープ材1で絶
    縁した部分が各々インナーリード部9b,10b
    とされた、2層式集積回路用キヤリアテープ。 2 多数のデイバイスホール3を有する絶縁性の
    キヤリアテープ材1に、片面にリード形成用の導
    体層5を形成し、その導体層5の裏面にデイバイ
    スホール3を介して結線用の導体性ペイント6を
    印刷し、次いでテープ材1の他面に、前記デイバ
    イスホール3で導体性ペイント6と接着する如く
    リード形成用の導体層8を形成し、該各面の導体
    層5,8を、フオトエツチングにより多数の所望
    のリード9,10に形成して、その各リード9,
    10のうち、導体性ペイント6で結線された部分
    を各面のアウタリード部9a,10aに形成し、
    残りのテープ材1で絶縁された部分を各面のイン
    ナーリード部9b,10bに形成する、2層式集
    積回路用キヤリアテープの製造方法。
JP57151877A 1982-08-31 1982-08-31 2層式集積回路用キヤリアテ−プ、その製造方法 Granted JPS5941845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57151877A JPS5941845A (ja) 1982-08-31 1982-08-31 2層式集積回路用キヤリアテ−プ、その製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57151877A JPS5941845A (ja) 1982-08-31 1982-08-31 2層式集積回路用キヤリアテ−プ、その製造方法

Publications (2)

Publication Number Publication Date
JPS5941845A JPS5941845A (ja) 1984-03-08
JPH0142500B2 true JPH0142500B2 (ja) 1989-09-13

Family

ID=15528152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57151877A Granted JPS5941845A (ja) 1982-08-31 1982-08-31 2層式集積回路用キヤリアテ−プ、その製造方法

Country Status (1)

Country Link
JP (1) JPS5941845A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088279B2 (ja) * 1989-10-03 1996-01-29 松下電器産業株式会社 フィルムキャリア製造用のフィルム材およびフィルムキャリアの製造方法

Also Published As

Publication number Publication date
JPS5941845A (ja) 1984-03-08

Similar Documents

Publication Publication Date Title
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
JP2631287B2 (ja) 混成多層回路基板の製造法
US4195195A (en) Tape automated bonding test board
US4052787A (en) Method of fabricating a beam lead flexible circuit
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
JP3895697B2 (ja) フレキシブル配線回路基板
JP2000058996A (ja) フレキシブルプリント配線板及びその製造方法
JPH02306690A (ja) 表面実装用配線基板の製造方法
US6207354B1 (en) Method of making an organic chip carrier package
US6110650A (en) Method of making a circuitized substrate
JPH0142500B2 (ja)
JPS62156847A (ja) 多層プリント配線板の製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP2787230B2 (ja) 電子部品塔載用基板
JP2868779B2 (ja) Tab用テープ
JPS58134450A (ja) 半導体装置およびその製造方法
JPH0278253A (ja) 多層プラスチックチップキャリア
JP2766361B2 (ja) 半導体装置
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP4137295B2 (ja) Csp用テープキャリアの製造方法
JP3561284B2 (ja) 半導体装置の構造
JPS6355236B2 (ja)
JP3074667B2 (ja) チップキャリア及びその製造方法
JPS6175596A (ja) スルホール多層回路基板の製造方法