JPH0145979B2 - - Google Patents
Info
- Publication number
- JPH0145979B2 JPH0145979B2 JP58076951A JP7695183A JPH0145979B2 JP H0145979 B2 JPH0145979 B2 JP H0145979B2 JP 58076951 A JP58076951 A JP 58076951A JP 7695183 A JP7695183 A JP 7695183A JP H0145979 B2 JPH0145979 B2 JP H0145979B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- semiconductor devices
- characteristic
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、リードフレーム一枚につき複数個
の樹脂封止形半導体装置を形成し、特性検査後印
字する半導体装置の製造方法に関する。
の樹脂封止形半導体装置を形成し、特性検査後印
字する半導体装置の製造方法に関する。
従来のこの種の半導体装置の製造方法は、一枚
のリードフレームに複数個の半導体素子をダイボ
ンドし、ワイヤボンド後、各半導体素子部を樹脂
注型封止する各工程により複数個の樹脂封止半導
体装置を形成し、リードフレームから各半導体装
置を切離し個々にしていた。これら個々の半導体
装置をそれぞれ電気特性の検査を行ない、その品
名、特性等の表示を個々に印字する方法がとられ
ていた。
のリードフレームに複数個の半導体素子をダイボ
ンドし、ワイヤボンド後、各半導体素子部を樹脂
注型封止する各工程により複数個の樹脂封止半導
体装置を形成し、リードフレームから各半導体装
置を切離し個々にしていた。これら個々の半導体
装置をそれぞれ電気特性の検査を行ない、その品
名、特性等の表示を個々に印字する方法がとられ
ていた。
特に、トランジスタなど、電気特性検査後、そ
の検査結果により異なる表示の印字を必要とする
半導体装置については、上記従来の方法がとられ
てきた。
の検査結果により異なる表示の印字を必要とする
半導体装置については、上記従来の方法がとられ
てきた。
この従来の半導体装置の製造方法は、長い間利
用されてきて、改良も加えられ自動化が進められ
ており、すぐれた方法として実績をもつている。
しかし、上記従来の方法では、個々の半導体装置
はそれぞれ特性が異なるものと考えから、１個宛
ばらばらの状態で電気特性の検査をし、その特性
の印字をしており、次のような欠点があつた。
用されてきて、改良も加えられ自動化が進められ
ており、すぐれた方法として実績をもつている。
しかし、上記従来の方法では、個々の半導体装置
はそれぞれ特性が異なるものと考えから、１個宛
ばらばらの状態で電気特性の検査をし、その特性
の印字をしており、次のような欠点があつた。
まず、非常に小さい半導体装置を多数個別の状
態で取扱い処理するため、人為的、機械的な取扱
いの誤りによる検査の誤り、あるいは印字の誤り
がある程度避けられなかつた。
態で取扱い処理するため、人為的、機械的な取扱
いの誤りによる検査の誤り、あるいは印字の誤り
がある程度避けられなかつた。
また、各半導体装置は個々のばらばらでの取扱
いであるため、電気特性検査、印字等で部品整列
供給機にかけることが多いが、これにより半導体
装置の汚損が避けられないことである。特に、リ
ードの汚損は半導体装置を実装する際のはんだ付
けに、致命的な悪影響を及ぼす。
いであるため、電気特性検査、印字等で部品整列
供給機にかけることが多いが、これにより半導体
装置の汚損が避けられないことである。特に、リ
ードの汚損は半導体装置を実装する際のはんだ付
けに、致命的な悪影響を及ぼす。
さらに、半導体装置を各個ばらばらで取扱うの
に、電気特性検査から印字まで、各半導体装置の
横移動が必要となり、工程仕掛り品が多数量とな
り、結果として半導体装置の製造原価が高価にな
つていた。
に、電気特性検査から印字まで、各半導体装置の
横移動が必要となり、工程仕掛り品が多数量とな
り、結果として半導体装置の製造原価が高価にな
つていた。
この発明は、上記従来の製造方法の欠点を解消
するためになされたもので、リードフレーム上に
樹脂封止成形された複数個の半導体装置を、それ
ぞれ一部のリード部の先端を切断し残りのリード
部によりリードフレームにつながつた状態で、各
半導体装置の電気特性検査をし、検査結果を記憶
装置に入れ、演算機により演算し、表示する特性
を決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して
後、リードフレームから切離するようにし、複数
個の半導体装置がフレーム単位として、電気特性
検査、不良品除去及び表示印字が一連に行なえ、
検査誤りや印字誤りをなくし、リードの汚損がな
く、仕掛り品数を少なくし、生産性を向上した、
半導体装置の製造方法を提供することを目的とし
ている。
するためになされたもので、リードフレーム上に
樹脂封止成形された複数個の半導体装置を、それ
ぞれ一部のリード部の先端を切断し残りのリード
部によりリードフレームにつながつた状態で、各
半導体装置の電気特性検査をし、検査結果を記憶
装置に入れ、演算機により演算し、表示する特性
を決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して
後、リードフレームから切離するようにし、複数
個の半導体装置がフレーム単位として、電気特性
検査、不良品除去及び表示印字が一連に行なえ、
検査誤りや印字誤りをなくし、リードの汚損がな
く、仕掛り品数を少なくし、生産性を向上した、
半導体装置の製造方法を提供することを目的とし
ている。
以下、この発明の一実施例による半導体装置の
製造方法を、トランジスタへ適用した場合につい
て、図により説明する。第１図はトランジスタの
製造方法を工程順に示す説明図である。第１図ａ
のように、リードフレーム１の各ダイパツト（図
示は略す）に半導体素子４をダイボンドし、各リ
ード部３とワイヤボンドする。これら各半導体素
子４部を樹脂注型による樹脂封止体５の成形によ
り封止する。２，３はリードフレーム１と一体に
打抜き形成されており半導体素子４に接続された
各リード部である。こうして、リードフレーム１
上に複数個の半導体装置６が形成される。
製造方法を、トランジスタへ適用した場合につい
て、図により説明する。第１図はトランジスタの
製造方法を工程順に示す説明図である。第１図ａ
のように、リードフレーム１の各ダイパツト（図
示は略す）に半導体素子４をダイボンドし、各リ
ード部３とワイヤボンドする。これら各半導体素
子４部を樹脂注型による樹脂封止体５の成形によ
り封止する。２，３はリードフレーム１と一体に
打抜き形成されており半導体素子４に接続された
各リード部である。こうして、リードフレーム１
上に複数個の半導体装置６が形成される。
つづいて、第１図ｂに示すように、リード部２
はそのままにし、他のリード部３の先端をリード
フレーム１から切断し、リード３ａとなる。
はそのままにし、他のリード部３の先端をリード
フレーム１から切断し、リード３ａとなる。
次に、第１図ｃのように、検査器（図示しな
い）の各接触端子７を各リード３ａ及び共通のリ
ードフレーム１に当て、半導体装置６の電気特性
検査をする。こうして、全部の半導体装置６につ
いて特性検査を行なう。
い）の各接触端子７を各リード３ａ及び共通のリ
ードフレーム１に当て、半導体装置６の電気特性
検査をする。こうして、全部の半導体装置６につ
いて特性検査を行なう。
その検査結果に基づき、第１図ｄに示すよう
に、特性不良の半導体装置６は除去し、他は特性
表示を印字する。８は除去部を示し、９は表示印
である。ここで、同一リードフレーム１に形成さ
れた各半導体装置６は、同一特性表示がされるよ
うに工夫されている（詳細は後述）。
に、特性不良の半導体装置６は除去し、他は特性
表示を印字する。８は除去部を示し、９は表示印
である。ここで、同一リードフレーム１に形成さ
れた各半導体装置６は、同一特性表示がされるよ
うに工夫されている（詳細は後述）。
次に、各リード部２の先端をリードフレーム１
から切断すると、第１図ｅのように各分離された
樹脂封止半導体装置（トランジスタ）６が完成す
る。２ａはリードである。
から切断すると、第１図ｅのように各分離された
樹脂封止半導体装置（トランジスタ）６が完成す
る。２ａはリードである。
上記のように、この発明の製造方法では、一枚
のリードフレーム１に形成された半導体装置６群
は、同一特性として分離することなく、あたかも
単一の半導体装置のように取扱い、印字工程まで
処理することを要点とするものである。
のリードフレーム１に形成された半導体装置６群
は、同一特性として分離することなく、あたかも
単一の半導体装置のように取扱い、印字工程まで
処理することを要点とするものである。
この発明の方法により、一枚のリードフレーム
１に形成された半導体装置６群を分離することな
く、同一特性として処理できることを、次に説明
する。
１に形成された半導体装置６群を分離することな
く、同一特性として処理できることを、次に説明
する。
第２図ａは半導体ウエーハの平面図である。半
導体ウエーハ１０には、半導体素子が数千〜数万
個形成されてある。半導体ウエーハ１０のＡ部の
拡大図を第２図ｂに示す。４は多数個形成された
半導体素子であり、ダイカツトされて個々に分離
され、それぞれリードフレーム１に装着されるこ
とになる。
導体ウエーハ１０には、半導体素子が数千〜数万
個形成されてある。半導体ウエーハ１０のＡ部の
拡大図を第２図ｂに示す。４は多数個形成された
半導体素子であり、ダイカツトされて個々に分離
され、それぞれリードフレーム１に装着されるこ
とになる。
このウエーハ１０における半導体素子４の特性
分布を、第３図ａに棒グラフで示す。ここで、横
軸は特性、縦軸は度数である。このように、ウエ
ーハ１０全体では特性分布は、比較的大きな広が
りを示す場合が多い。この分布を適当な位置で級
別けし、同一電気特性の級が決定される。図中、
Ｅ，Ｆ，Ｇは特性の級を表示するカテゴリであ
る。このとき、各級のカテゴリの境界には、若干
の重複部分Ｈが設けられるのが通例である。この
ように、ウエーハ１０全体では、同一電気特性に
することはできないものである。
分布を、第３図ａに棒グラフで示す。ここで、横
軸は特性、縦軸は度数である。このように、ウエ
ーハ１０全体では特性分布は、比較的大きな広が
りを示す場合が多い。この分布を適当な位置で級
別けし、同一電気特性の級が決定される。図中、
Ｅ，Ｆ，Ｇは特性の級を表示するカテゴリであ
る。このとき、各級のカテゴリの境界には、若干
の重複部分Ｈが設けられるのが通例である。この
ように、ウエーハ１０全体では、同一電気特性に
することはできないものである。
ここで、発明者らは、このような大きな広がり
の特性分布をもつウエーハでも、そのうちの小さ
い範囲内に限定すれば、ほぼ同一特性であること
に着目したものである。例えば、第２図ｂに示す
太線点線で囲まれた部分の電気特性分布は、第３
図ｂに示すように、非常に狭い特性分布を示すも
のである。半導体装置の組立工程は、高度に自動
化されており、ウエーハ１０内の半導体素子４は
リードフレーム１に取付けられるのに、ウエーハ
１０内に列んでいた状態の順序で順次取付けられ
るので、一枚のリードフレーム１に取付けられる
数十個の半導体素子４は、同一ウエーハ１０内の
非常に狭い範囲にあつたものとなる。これによ
り、ほぼ同一電気特性をもつ半導体装置群が、一
枚のリードフレーム１に形成できることが明らか
になつた。
の特性分布をもつウエーハでも、そのうちの小さ
い範囲内に限定すれば、ほぼ同一特性であること
に着目したものである。例えば、第２図ｂに示す
太線点線で囲まれた部分の電気特性分布は、第３
図ｂに示すように、非常に狭い特性分布を示すも
のである。半導体装置の組立工程は、高度に自動
化されており、ウエーハ１０内の半導体素子４は
リードフレーム１に取付けられるのに、ウエーハ
１０内に列んでいた状態の順序で順次取付けられ
るので、一枚のリードフレーム１に取付けられる
数十個の半導体素子４は、同一ウエーハ１０内の
非常に狭い範囲にあつたものとなる。これによ
り、ほぼ同一電気特性をもつ半導体装置群が、一
枚のリードフレーム１に形成できることが明らか
になつた。
このように、ほぼ同一の電気特性をもつ複数個
からなる半導体装置の群が形成された一枚のリー
ドフレーム１につき、同一電気特性を有するもの
として処理する際の、情報処理システムについて
説明する。
からなる半導体装置の群が形成された一枚のリー
ドフレーム１につき、同一電気特性を有するもの
として処理する際の、情報処理システムについて
説明する。
この情報処理システムを第４図に基本構成図で
示し、電気特性検査機１２，特性外れ品除去機１
３，特性表示印字機１４，電子計算機を用いた制
御及び演算機１５と記憶装置１６から構成されて
いる。リードフレーム１上の各半導体装置６を電
気特性検査機１２により特性検査をし、検査結果
は制御機１５を通じて記憶装置１６に記憶され
る。このようにして、リードフレーム１一枚分の
電気特性検査が完了し、複数個の半導体装置６の
群の特性結果が記憶されると、次に、このリード
フレーム１一枚分の記憶情報が演算機１５により
決定される。つづいて、この演算結果に基づき、
このリードフレーム１の分の表示すべき特性が決
定され、特性表示内容が特性表示印字機１４に伝
達される。同時に、決定された表示特性に合致し
ない半導体装置６の順番が特性外れ品除去機１３
に伝達される。この伝達内容に従い、特性外れ品
除去機１３は除去すべき順番の半導体装置６をリ
ードフレーム１から除去し、特性表示印字機１４
はリードフレーム１に残つている各半導体装置６
に、表示内容の印字を施す。
示し、電気特性検査機１２，特性外れ品除去機１
３，特性表示印字機１４，電子計算機を用いた制
御及び演算機１５と記憶装置１６から構成されて
いる。リードフレーム１上の各半導体装置６を電
気特性検査機１２により特性検査をし、検査結果
は制御機１５を通じて記憶装置１６に記憶され
る。このようにして、リードフレーム１一枚分の
電気特性検査が完了し、複数個の半導体装置６の
群の特性結果が記憶されると、次に、このリード
フレーム１一枚分の記憶情報が演算機１５により
決定される。つづいて、この演算結果に基づき、
このリードフレーム１の分の表示すべき特性が決
定され、特性表示内容が特性表示印字機１４に伝
達される。同時に、決定された表示特性に合致し
ない半導体装置６の順番が特性外れ品除去機１３
に伝達される。この伝達内容に従い、特性外れ品
除去機１３は除去すべき順番の半導体装置６をリ
ードフレーム１から除去し、特性表示印字機１４
はリードフレーム１に残つている各半導体装置６
に、表示内容の印字を施す。
上記情報処理システムにより、一枚のリードフ
レーム１に形成されてある半導体装置６群が、同
一特性を有する群として処理されていくようにし
ている。
レーム１に形成されてある半導体装置６群が、同
一特性を有する群として処理されていくようにし
ている。
次に、電気特性検査結果の演算及び表示内容決
定の方法について説明する。この場合、半導体装
置６群が第３図ａに示したカテゴリＥ，Ｆ，Ｇの
いづれか十分入つていれば、そのカテゴリ表示内
容をもつて、その半導体装置６群の表示内容とな
るのは問題はない。問題となる、双方のカテゴリ
の重複部分にある場合を、一枚のリードフレーム
１に形成された半導体装置６群の特性分布が、カ
テゴリＥ，Ｆの境界にある場合につき例にとつて
説明する。
定の方法について説明する。この場合、半導体装
置６群が第３図ａに示したカテゴリＥ，Ｆ，Ｇの
いづれか十分入つていれば、そのカテゴリ表示内
容をもつて、その半導体装置６群の表示内容とな
るのは問題はない。問題となる、双方のカテゴリ
の重複部分にある場合を、一枚のリードフレーム
１に形成された半導体装置６群の特性分布が、カ
テゴリＥ，Ｆの境界にある場合につき例にとつて
説明する。
一枚のリードフレーム１にｎ個の半導体装置６
からなる群があるとし、その電気特性をXi（ｉ＝
１、２、３…ｎ）とし、第５図に示す電気特性の
カテゴリ図に基いて説明する。第１カテゴリを
Ｅ、第２カテゴリをＦとすると、それぞれのカテ
ゴリを決定するＸの範囲は、次のようになつてい
る。
からなる群があるとし、その電気特性をXi（ｉ＝
１、２、３…ｎ）とし、第５図に示す電気特性の
カテゴリ図に基いて説明する。第１カテゴリを
Ｅ、第２カテゴリをＦとすると、それぞれのカテ
ゴリを決定するＸの範囲は、次のようになつてい
る。
すなわち、特性をｘで代表すると、カテゴリＥ
はa1≦ｘ≦b1、カテゴリＦはa2≦ｘ≦b2である。
はa1≦ｘ≦b1、カテゴリＦはa2≦ｘ≦b2である。
一枚のリードフレーム１の半導体装置６群の特
性表示であるカテゴリを決定する第１の方法は、
特性分布の平均値による方法である。すなわち、
x1の平均値をとすると ＝１／ｎ（x1＋x2＋x3＋…＋xo） がカテゴリＥに近いか、Ｆに近いかで決定する方
法である。厳密に述べるなら ≦（a2＋b1）／２の場合、カテゴリＥ ＞（a2＋b1）２の場合、カテゴリＦ と、一枚のリードフレーム１の分のカテゴリを決
定する方法である。こうして、一枚のリードフレ
ーム１の分のカテゴリを決定した後は、そのカテ
ゴリに入らない半導体装置６は不良として除去す
る。例えば、カテゴリＥと決定した場合、xi＞b1
（ｉ＝１、２、…ｎは不良とするのである。
性表示であるカテゴリを決定する第１の方法は、
特性分布の平均値による方法である。すなわち、
x1の平均値をとすると ＝１／ｎ（x1＋x2＋x3＋…＋xo） がカテゴリＥに近いか、Ｆに近いかで決定する方
法である。厳密に述べるなら ≦（a2＋b1）／２の場合、カテゴリＥ ＞（a2＋b1）２の場合、カテゴリＦ と、一枚のリードフレーム１の分のカテゴリを決
定する方法である。こうして、一枚のリードフレ
ーム１の分のカテゴリを決定した後は、そのカテ
ゴリに入らない半導体装置６は不良として除去す
る。例えば、カテゴリＥと決定した場合、xi＞b1
（ｉ＝１、２、…ｎは不良とするのである。
一枚のリードフレーム１の半導体装置６群の特
性表示であるカテゴリを決定する第２の方法は、
計数比較による方法である。すなわち、ｎ個の半
導体装置６群が a1〜a2に入るもの n1個 a2〜b1に入るもの n2個 b1〜b2に入るもの n3個 となる場合、 n1≧n3のとき、n1＋n2をＥとし、n3を不良n1＜
n3のとき、n1を不良とし、n2＋n3をＦとする方法
である。
性表示であるカテゴリを決定する第２の方法は、
計数比較による方法である。すなわち、ｎ個の半
導体装置６群が a1〜a2に入るもの n1個 a2〜b1に入るもの n2個 b1〜b2に入るもの n3個 となる場合、 n1≧n3のとき、n1＋n2をＥとし、n3を不良n1＜
n3のとき、n1を不良とし、n2＋n3をＦとする方法
である。
以上に述べた第１の方法、第２の方法のいずれ
かを採用しても、一枚のリードフレーム１の半導
体装置６群のうち、同一カテゴリに入らず不良と
して除去される半導体装置６があることは避けら
れない。しかし、すでに解明したよう、一枚のリ
ードフレーム１に形成された半導体装置は数十個
にすぎず、一枚のウエーハ１０内の極めて狭い範
囲にあつた半導体素子４からなるので、実際には
この不良品の数は、工業的には無視できる程度に
しか発生しないものである。このことは、発明者
等によつて確認している。
かを採用しても、一枚のリードフレーム１の半導
体装置６群のうち、同一カテゴリに入らず不良と
して除去される半導体装置６があることは避けら
れない。しかし、すでに解明したよう、一枚のリ
ードフレーム１に形成された半導体装置は数十個
にすぎず、一枚のウエーハ１０内の極めて狭い範
囲にあつた半導体素子４からなるので、実際には
この不良品の数は、工業的には無視できる程度に
しか発生しないものである。このことは、発明者
等によつて確認している。
なお、上記実施例では半導体装置として、トラ
ンジスタの場合について説明したが、電気特性検
査結果により異なるカテゴリ分類が必要な、他の
種の半導体装置にも適用できるものである。
ンジスタの場合について説明したが、電気特性検
査結果により異なるカテゴリ分類が必要な、他の
種の半導体装置にも適用できるものである。
以上のように、この発明によれば、リードフレ
ームに形成された複数個の樹脂封止半導体装置
を、一部のリード部の先端を切断し、リードフレ
ームに連つた状態で、各半導体装置の電気特性検
査をして記憶させ、演算機により表示する特性を
決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して
後、各半導体装置をリードフレームから切離すよ
うにしたので、複数個の半導体装置がフレーム単
位で一連の処理ができ、検査誤りや印字誤りがな
くなり、リードの汚損がなく、仕掛り品数が少な
くなり、生産性が向上されるなどの効果がある。
ームに形成された複数個の樹脂封止半導体装置
を、一部のリード部の先端を切断し、リードフレ
ームに連つた状態で、各半導体装置の電気特性検
査をして記憶させ、演算機により表示する特性を
決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して
後、各半導体装置をリードフレームから切離すよ
うにしたので、複数個の半導体装置がフレーム単
位で一連の処理ができ、検査誤りや印字誤りがな
くなり、リードの汚損がなく、仕掛り品数が少な
くなり、生産性が向上されるなどの効果がある。
第１図はこの発明の一実施例による半導体装置
の製造方法を示すリードフレームに形成した半導
体装置を切離し完成するまでの各工程を順に表わ
す説明図、第２図ａは第１図のリードフレームに
装着する半導体素子を形成した半導体ウエーハの
概略平面図、第２図ｂは第２図ａのＡ部の拡大
図、第３図ａは第２図ａのウエーハの各素子の電
気特性分布図、第３図ｂは第２図ｂの点線枠内の
各素子の電気特性分布図、第４図は第１図ｃの半
導体装置群の電気特性検査の検査結果から表示特
性を決定し特性外れ品を除去し他の半導体装置に
特性表示の印字処理をするための情報処理システ
ムの構成図、第５図は第３図ａの分布図の特性の
第１カテゴリＥと第２カテゴリＦとの重なりを示
す説明図である。 図において、１……リードフレーム、２，３…
…リード部、４……半導体素子、５……樹脂封止
体、６……半導体装置、９……表示印、１２……
電気特性検査機、１３……特性外れ品除去機、１
４……特性表示印字機、１５……制御及び演算
機、１６……記憶装置。なお、図中同一符号は同
一又は相当部分を示す。
の製造方法を示すリードフレームに形成した半導
体装置を切離し完成するまでの各工程を順に表わ
す説明図、第２図ａは第１図のリードフレームに
装着する半導体素子を形成した半導体ウエーハの
概略平面図、第２図ｂは第２図ａのＡ部の拡大
図、第３図ａは第２図ａのウエーハの各素子の電
気特性分布図、第３図ｂは第２図ｂの点線枠内の
各素子の電気特性分布図、第４図は第１図ｃの半
導体装置群の電気特性検査の検査結果から表示特
性を決定し特性外れ品を除去し他の半導体装置に
特性表示の印字処理をするための情報処理システ
ムの構成図、第５図は第３図ａの分布図の特性の
第１カテゴリＥと第２カテゴリＦとの重なりを示
す説明図である。 図において、１……リードフレーム、２，３…
…リード部、４……半導体素子、５……樹脂封止
体、６……半導体装置、９……表示印、１２……
電気特性検査機、１３……特性外れ品除去機、１
４……特性表示印字機、１５……制御及び演算
機、１６……記憶装置。なお、図中同一符号は同
一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ リードフレームに複数個の樹脂封止半導体装
置を形成し、これらの半導体装置の電気特性検査
をし特性表示の印字を施す半導体装置の製造方法
において、上記各半導体装置の上記リードフレー
ムに一体につながつた各リード部のうち、少なく
とも１本を残して他のリード部の先端をリードフ
レームから切断する工程と、このリードフレーム
に連結された状態で各半導体装置を電気特性検査
をする工程と、これらの検査結果を記憶装置に記
憶させ、演算機により演算し同一の表示特性を決
定する工程と、この決定された特性に外れた半導
体装置を上記リードフレームから除去する工程
と、リードフレームに連結されてある上記半導体
装置に上記決定された特性表示の印字をする工程
と、これらの印字された各半導体装置をリードフ
レームから切離す工程とを有する半導体装置の製
造方法。 ２ 半導体装置群の電気特性の同一表示特性を決
定する演算方法として、一枚のリードフレームに
形成された各半導体装置の電気特性検査結果の平
均値を計算し、その平均値により表示する特性と
して決定することを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 ３ 半導体装置群の電気特性の同一表示特性を決
定する演算方法として、一枚のリードフレームに
形成された各半導体装置の電気特性検査結果によ
り、個々の半導体装置が所属すべき特性群を決
め、これら各特性群に所属する上記半導体装置の
個数を比較し、この個数が多い方の特性をもつて
表示する特性として決定することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076951A JPS59202652A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076951A JPS59202652A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202652A JPS59202652A (ja) | 1984-11-16 |
| JPH0145979B2 true JPH0145979B2 (ja) | 1989-10-05 |
Family
ID=13620075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076951A Granted JPS59202652A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202652A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230760A (ja) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | 半導体部品の製造方法 |
| JPH065759A (ja) * | 1992-06-23 | 1994-01-14 | Sharp Corp | 半導体デバイスの製造方法 |
| JP3862411B2 (ja) | 1998-05-12 | 2006-12-27 | 三菱電機株式会社 | 半導体装置の製造方法及びその構造 |
| US20080265923A1 (en) * | 2007-04-27 | 2008-10-30 | Microchip Technology Incorporated | Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like |
| DE102013217888B4 (de) * | 2012-12-20 | 2024-07-04 | Continental Automotive Technologies GmbH | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung |
| CN106926565B (zh) * | 2017-03-30 | 2023-05-05 | 深圳市极而峰工业设备有限公司 | Lcd立面导电银浆印刷装置 |
-
1983
- 1983-04-30 JP JP58076951A patent/JPS59202652A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202652A (ja) | 1984-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| US4214364A (en) | Hermetic and non-hermetic packaging of devices | |
| US6392433B2 (en) | Method and apparatus for testing semiconductor devices | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPH0145979B2 (ja) | ||
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| US10504801B2 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
| CN112913005A (zh) | 具有电气布线改进的半导体器件封装件及相关方法 | |
| JP2003031595A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| US20080241999A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH09148387A (ja) | 半導体製品の処理装置 | |
| JPS6124823B2 (ja) | ||
| JPH04340742A (ja) | 不具合な半導体装置の識別方法 | |
| CA1120146A (en) | Hermetic and non-hermetic packaging of devices | |
| JP2908513B2 (ja) | 可変容量素子の検査方法 | |
| JPH07107911B2 (ja) | 半導体装置の検査方法 | |
| JP2002083784A (ja) | 半導体装置の製造方法 | |
| JP2002124551A (ja) | 半導体選別装置および半導体選別方法 | |
| JPH0832009A (ja) | 半導体装置 | |
| JP2003078072A (ja) | 半導体装置の製造方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JP2004055765A (ja) | Ｉｃパッケージの製造方法およびリードフレーム | |
| JPH02162748A (ja) | 半導体装置の製造方法 | |
| JPH01215053A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH07130771A (ja) | 個別素子の組立方法 |