JPH0154673B2 - - Google Patents
Info
- Publication number
- JPH0154673B2 JPH0154673B2 JP62050575A JP5057587A JPH0154673B2 JP H0154673 B2 JPH0154673 B2 JP H0154673B2 JP 62050575 A JP62050575 A JP 62050575A JP 5057587 A JP5057587 A JP 5057587A JP H0154673 B2 JPH0154673 B2 JP H0154673B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data signal
- signal
- time constant
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は指針式電子時計に関するものである。
従来、指針式電子時計は第１図のように構成さ
れていた。１は水晶振動子、２は発振回路、３は
分周回路、４は駆動パルス形成回路、５，６はス
テツプモータ駆動バツフア、７はステツプモータ
である。
れていた。１は水晶振動子、２は発振回路、３は
分周回路、４は駆動パルス形成回路、５，６はス
テツプモータ駆動バツフア、７はステツプモータ
である。
第１図の４〜７の部分の詳細を第２図に示す。
８はデータ信号、９はクロツク信号、１１は保持
回路となるデイレイ型フリツプフロツプ、１２は
インバータ、１３，１４はNANDゲート、１５，
１６はインバータ、１７，１８は駆動バツフア、
１９はステツプモータである。１１のフリツプフ
ロツプ、１２のインバータ、１３，１４の
NANDゲート、１５，１６のインバータよりな
る駆動パルス形成回路よりステツプモータの駆動
パルスが出力される。１１のフリツプフロツプ
は、CLがＨレベルの期間にデータ信号が書き込
まれＤ＝Ｑとなる。はＱと相補関係にある出力
である。CLがレベルの期間にはホールド状態と
なり、Ｑ，は変化しない機能を持つ。
８はデータ信号、９はクロツク信号、１１は保持
回路となるデイレイ型フリツプフロツプ、１２は
インバータ、１３，１４はNANDゲート、１５，
１６はインバータ、１７，１８は駆動バツフア、
１９はステツプモータである。１１のフリツプフ
ロツプ、１２のインバータ、１３，１４の
NANDゲート、１５，１６のインバータよりな
る駆動パルス形成回路よりステツプモータの駆動
パルスが出力される。１１のフリツプフロツプ
は、CLがＨレベルの期間にデータ信号が書き込
まれＤ＝Ｑとなる。はＱと相補関係にある出力
である。CLがレベルの期間にはホールド状態と
なり、Ｑ，は変化しない機能を持つ。
第２図の回路のタイムチヤートを第３図に示
す。NANDゲート１３，１４はデータ信号８と
フリツプフロツプ１１の出力を入力してなり、入
力信号を共にＨレベルに一致したときに駆動パル
スを出力する。NANDゲート１３，１４の入力
信号の位相が一致するときは、データ信号Ｄが位
相変化し、この位相変化したＤをフリツプフロツ
プ１１が書込んで出力Ｑ，が位相変化するまで
のホールド状態の期間である。従つて、NAND
ゲート１３，１４からは、クロツク信号の1/2周
期のパルス幅を持つ駆動パルスが交互に現れる。
す。NANDゲート１３，１４はデータ信号８と
フリツプフロツプ１１の出力を入力してなり、入
力信号を共にＨレベルに一致したときに駆動パル
スを出力する。NANDゲート１３，１４の入力
信号の位相が一致するときは、データ信号Ｄが位
相変化し、この位相変化したＤをフリツプフロツ
プ１１が書込んで出力Ｑ，が位相変化するまで
のホールド状態の期間である。従つて、NAND
ゲート１３，１４からは、クロツク信号の1/2周
期のパルス幅を持つ駆動パルスが交互に現れる。
第２図の８のデータ信号及び９のクロツク信号
はそれぞれ第１図の３の分周回路から供給される
のであるが、電源投入時においては、分周回路の
状態が定まらないので、Ｄ及びCLの電位レベル
も確定することができない。また、フリツプフロ
ツプ１１のホールドする信号の電位レベルも不定
であり、Ｑ及びの電位レベルも確定することが
できない。従つて、電源投入時にＤがＨレベル、
ＱがＬレベル、がＨレベルになつてしまつた場
合NANDゲート１４の入力が共にＨレベルとな
り、またＤがＬレベル、ＱがＨレベル、がＬレ
ベルになつてしまつた場合NANDゲート１３の
入力が共にＨレベルとなり、NANDゲートの一
方からＬレベルが出力されて１７から１８に向か
つて、または１８から１７に向かつてモータ駆動
電流が流れ続けることになる。この現象は水晶振
動子が発振開始し、CLがＬレベルからＨレベル
へ反転してフリツプフロツプ１１にデータ信号が
書込まれてＱ，が反転し、Ｄ＝Ｑとなることに
よつて解除される。すなわち、第３図に見られる
ようにフリツプフロツプ１１が書込み状態となれ
ばＤ＝Ｑであり、NANDゲート１３，１４の入
力は位相が不一致となるので、出力は共にＨレベ
ルとなる。しかし、一度この現象が起こるとモー
タ駆動電流が流れて、電池の内部抵抗により電池
両端電圧を低下させることになる。これが、もし
発振開始電圧を下回つた場合には、永久に発振開
始できないので、CLの電位レベルもＬレベルの
まま変化せず、フリツプフロツプ１１が書き込み
状態とならないのでモータ駆動電流が連続的に流
れ、短時間の間に電池を放電してしまうという、
きわめて重大な欠陥をもたらすことになる。
はそれぞれ第１図の３の分周回路から供給される
のであるが、電源投入時においては、分周回路の
状態が定まらないので、Ｄ及びCLの電位レベル
も確定することができない。また、フリツプフロ
ツプ１１のホールドする信号の電位レベルも不定
であり、Ｑ及びの電位レベルも確定することが
できない。従つて、電源投入時にＤがＨレベル、
ＱがＬレベル、がＨレベルになつてしまつた場
合NANDゲート１４の入力が共にＨレベルとな
り、またＤがＬレベル、ＱがＨレベル、がＬレ
ベルになつてしまつた場合NANDゲート１３の
入力が共にＨレベルとなり、NANDゲートの一
方からＬレベルが出力されて１７から１８に向か
つて、または１８から１７に向かつてモータ駆動
電流が流れ続けることになる。この現象は水晶振
動子が発振開始し、CLがＬレベルからＨレベル
へ反転してフリツプフロツプ１１にデータ信号が
書込まれてＱ，が反転し、Ｄ＝Ｑとなることに
よつて解除される。すなわち、第３図に見られる
ようにフリツプフロツプ１１が書込み状態となれ
ばＤ＝Ｑであり、NANDゲート１３，１４の入
力は位相が不一致となるので、出力は共にＨレベ
ルとなる。しかし、一度この現象が起こるとモー
タ駆動電流が流れて、電池の内部抵抗により電池
両端電圧を低下させることになる。これが、もし
発振開始電圧を下回つた場合には、永久に発振開
始できないので、CLの電位レベルもＬレベルの
まま変化せず、フリツプフロツプ１１が書き込み
状態とならないのでモータ駆動電流が連続的に流
れ、短時間の間に電池を放電してしまうという、
きわめて重大な欠陥をもたらすことになる。
この現象は電子時計用集積回路の駆動パルス形
成回路の時定数の関係により発生の有無が決まる
が、特に消費電流低減のために発振回路のゲイン
を抑制している集積回路に関しては特に危険であ
る。従来の指針式電子時計の回路には、このよう
な現象に対する防止対策は実施されていなかつ
た。
成回路の時定数の関係により発生の有無が決まる
が、特に消費電流低減のために発振回路のゲイン
を抑制している集積回路に関しては特に危険であ
る。従来の指針式電子時計の回路には、このよう
な現象に対する防止対策は実施されていなかつ
た。
本発明は上記欠点を除去したものであり、電源
投入時に、モータ駆動パルス形成回路の電位レベ
ルを初期化することを目的としている。
投入時に、モータ駆動パルス形成回路の電位レベ
ルを初期化することを目的としている。
本発明の指針式電子時計は、電源電池と、発振
回路と、該発振回路の出力を分してクロツク信号
及びデータ信号を形成する分周回路と、前記クロ
ツク信号が所定電位レベルの時に前記データ信号
を書込んで保持する保持回路と、該保持回路の第
１出力信号と前記データ信号の反転信号を入力し
て位相一致を検出する第１ゲート回路と、前記第
１出力信号とは相補関係の第２出力信号と前記デ
ータ信号を入力して位相一致を検出する第２ゲー
ト回路と、位相変化した前記データ信号を前記保
持回路が書込むまでの期間に前記第１又は第２ゲ
ート回路の入力信号が位相一致し、これを検出し
た前記第１又は第２ゲート回路から出力される駆
動パルスを受けてステツプモータの２端子間に駆
動電流を供給するバツフア回路とを備える指針式
電子時計に於いて、抵抗及びコンデンサからなる
時定数回路を含み、前記電池の電源投入時から該
時定数回路の時定数に基づく所定期間に前記保持
回路への前記クロツク信号を前記所定電位レベル
に固定する初期設定手段を具備し、該所定期間に
前記保持回路は前記データ信号を書込んで前記第
１及び第２ゲート回路の各々の入力信号が位相不
一致となるようにしたことを特徴とする。
回路と、該発振回路の出力を分してクロツク信号
及びデータ信号を形成する分周回路と、前記クロ
ツク信号が所定電位レベルの時に前記データ信号
を書込んで保持する保持回路と、該保持回路の第
１出力信号と前記データ信号の反転信号を入力し
て位相一致を検出する第１ゲート回路と、前記第
１出力信号とは相補関係の第２出力信号と前記デ
ータ信号を入力して位相一致を検出する第２ゲー
ト回路と、位相変化した前記データ信号を前記保
持回路が書込むまでの期間に前記第１又は第２ゲ
ート回路の入力信号が位相一致し、これを検出し
た前記第１又は第２ゲート回路から出力される駆
動パルスを受けてステツプモータの２端子間に駆
動電流を供給するバツフア回路とを備える指針式
電子時計に於いて、抵抗及びコンデンサからなる
時定数回路を含み、前記電池の電源投入時から該
時定数回路の時定数に基づく所定期間に前記保持
回路への前記クロツク信号を前記所定電位レベル
に固定する初期設定手段を具備し、該所定期間に
前記保持回路は前記データ信号を書込んで前記第
１及び第２ゲート回路の各々の入力信号が位相不
一致となるようにしたことを特徴とする。
第４図は本発明の実施例である。第４図は第２
図の回路構成に時定数回路の一例である２０の抵
抗と２１のコンデンサから構成される時定数回路
と２２のNANDゲートからなる初期設定回路を
追加したものである。時定数回路において、電源
投入すると抵抗とコンデンサの接続点の電位は
VSS＝ＬレベルからVDD＝Ｈレベルへと遷移する。
この遷移期間は抵抗とコンデンサの時定数に基づ
いて決定される。電源投入後のCRの時定数に基
づく所定期間は、NANDゲート２２の片方の入
力がＬレベルであるため、クロツク信号９の有無
にかかわらず、出力はＨレベルとなり、フリツプ
フロツプ１１に供給されるCLの電位レベルは所
定時間Ｈレベルに固定される。
図の回路構成に時定数回路の一例である２０の抵
抗と２１のコンデンサから構成される時定数回路
と２２のNANDゲートからなる初期設定回路を
追加したものである。時定数回路において、電源
投入すると抵抗とコンデンサの接続点の電位は
VSS＝ＬレベルからVDD＝Ｈレベルへと遷移する。
この遷移期間は抵抗とコンデンサの時定数に基づ
いて決定される。電源投入後のCRの時定数に基
づく所定期間は、NANDゲート２２の片方の入
力がＬレベルであるため、クロツク信号９の有無
にかかわらず、出力はＨレベルとなり、フリツプ
フロツプ１１に供給されるCLの電位レベルは所
定時間Ｈレベルに固定される。
このフリツプフロツプ１１はCLがＨレベルの
ときデータ信号の書込み状態であり、書込まれた
データ信号をそのまま出力する。従つて、上記所
定期間には入力されたデータ信号がそのままＱ出
力となり、Ｄ＝Ｑである。すなわち、電源投入時
にはフリツプフロツプ１１はホールド状態がな
く、書込み出力状態が維持されてフリツプフロツ
プ内部の電位レベルが確定される。この期間中は
データ信号とＱ及びＱの間に位相変化の遅延が生
じることなくＤ＝Ｑである。NANDゲート１３，
１４は入力が共にＨレベルに一致したときＬレベ
ルの駆動パルスを出力する。しかし、フリツプフ
ロツプ１１が書込み状態でＤ＝Ｑの状態に於いて
は、NANDゲート１３，１４の入力の一方がＨ
レベルのとき他方は必ずＬレベルされるため出力
はＬレベルとはならない。NANDゲート１３，
１４の出力がＨレベルのままであれば、バツフア
１７，１８の出力は共にＨレベルであり、ステツ
プモータ１９に電流が流れることはなく、電池電
圧が急激に低下して発振開始電圧を下回り、発振
開始できなくなるようなことは起こらない。
ときデータ信号の書込み状態であり、書込まれた
データ信号をそのまま出力する。従つて、上記所
定期間には入力されたデータ信号がそのままＱ出
力となり、Ｄ＝Ｑである。すなわち、電源投入時
にはフリツプフロツプ１１はホールド状態がな
く、書込み出力状態が維持されてフリツプフロツ
プ内部の電位レベルが確定される。この期間中は
データ信号とＱ及びＱの間に位相変化の遅延が生
じることなくＤ＝Ｑである。NANDゲート１３，
１４は入力が共にＨレベルに一致したときＬレベ
ルの駆動パルスを出力する。しかし、フリツプフ
ロツプ１１が書込み状態でＤ＝Ｑの状態に於いて
は、NANDゲート１３，１４の入力の一方がＨ
レベルのとき他方は必ずＬレベルされるため出力
はＬレベルとはならない。NANDゲート１３，
１４の出力がＨレベルのままであれば、バツフア
１７，１８の出力は共にＨレベルであり、ステツ
プモータ１９に電流が流れることはなく、電池電
圧が急激に低下して発振開始電圧を下回り、発振
開始できなくなるようなことは起こらない。
第６図は本発明による他の実施例であり、以下
第６図を用いて説明する。第６図は第５図の回路
構成に、２３〜３２の回路素子からなる別系統の
微分回路と電源投入初期設定回路を追加したもの
である。この別系統の回路はモータ駆動用ではな
く、電子時計の歩度測定信号を出力するために設
けられている。論理緩急機能を持つ２針表示式
（運針周期10〜20秒）の電子時計には、歩度測定
時間の短縮のため設けられることが多い。駆動バ
ツフア１８の電位レベルをＨレベルに初期化する
ためには２９のNANDゲートの２本の入力の両
方がＨレベルとなることが必要となる。このた
め、２６のフリツプフロツプのCLにも、３２の
NANDゲート、３０，３１の微分回路が追加さ
れ、２３のクロツク信号の電源投入時における不
確実性が取り除かれているのである。
第６図を用いて説明する。第６図は第５図の回路
構成に、２３〜３２の回路素子からなる別系統の
微分回路と電源投入初期設定回路を追加したもの
である。この別系統の回路はモータ駆動用ではな
く、電子時計の歩度測定信号を出力するために設
けられている。論理緩急機能を持つ２針表示式
（運針周期10〜20秒）の電子時計には、歩度測定
時間の短縮のため設けられることが多い。駆動バ
ツフア１８の電位レベルをＨレベルに初期化する
ためには２９のNANDゲートの２本の入力の両
方がＨレベルとなることが必要となる。このた
め、２６のフリツプフロツプのCLにも、３２の
NANDゲート、３０，３１の微分回路が追加さ
れ、２３のクロツク信号の電源投入時における不
確実性が取り除かれているのである。
〔発明の効果〕
本発明による初期決定回路は、実施例にとどま
ることなく、パルス幅制御を有する複雑な出力回
路へも応用することができる。出力回路の最終段
のフリツプフロツプのCL信号を、分周回路のク
ロツク信号と時定数回路出力の合成により発生さ
せるという簡単な回路構成により実現しているの
で、集積回路のチツプサイズの増大によるコスト
上昇はほとんどない。また、分周回路のリセツト
動作を行うことなしに、また、分周回路のリセツ
ト動作を行うことなしに、初期化が実現できるの
で、電池の機械的振動により発生するチヤタリン
グに対する必配もなくなり、きわめて実用的な回
路を提供できる。従来、電源投入時に発生する危
険があつたモータへの連続電流による電池の消耗
が回路的手段により防止でき、指針式電子時計と
信頼性を高めたという点において、本発明の実際
的効果は大きい。
ることなく、パルス幅制御を有する複雑な出力回
路へも応用することができる。出力回路の最終段
のフリツプフロツプのCL信号を、分周回路のク
ロツク信号と時定数回路出力の合成により発生さ
せるという簡単な回路構成により実現しているの
で、集積回路のチツプサイズの増大によるコスト
上昇はほとんどない。また、分周回路のリセツト
動作を行うことなしに、また、分周回路のリセツ
ト動作を行うことなしに、初期化が実現できるの
で、電池の機械的振動により発生するチヤタリン
グに対する必配もなくなり、きわめて実用的な回
路を提供できる。従来、電源投入時に発生する危
険があつたモータへの連続電流による電池の消耗
が回路的手段により防止でき、指針式電子時計と
信頼性を高めたという点において、本発明の実際
的効果は大きい。
第１図は従来の指針式電子時計の回路構成を示
すブロツク図である。第２図は従来の指針式電子
時計の駆動パルス形成回路の回路図である。第３
図は第２図の駆動パルス形成回路の動作を示すタ
イムチヤートである。第４図は本発明による実施
例を示す回路図である。第５図は本発明による他
の実施例を示す回路図である。 １……水晶振動子、２……発振回路、３……分
周回路、４……駆動信号形成回路、５，６……ス
テツプモータ駆動バツフア、７……ステツプモー
タ、８……データ信号、９……クロツク信号、１
０……インバータ、１１……デイレイ型フリツプ
フロツプ、１２……インバータ、１３，１４……
NANDゲート、１５，１６……インバータ、１
７，１８……ステツプモータ駆動バツフア、１９
……ステツプモータ、２０……抵抗、２１……コ
ンデンサ、２２……NANDゲート、２３……ク
ロツク信号（別系統）、２４……データ信号（別
系統）、２５……インバータ、２６……デイレイ
型フリツプフロツプ、２７……NORゲート、２
８……インバータ、２９……NANDゲート、３
０……抵抗、３１……コンデンサ、３２……
NANDゲート。
すブロツク図である。第２図は従来の指針式電子
時計の駆動パルス形成回路の回路図である。第３
図は第２図の駆動パルス形成回路の動作を示すタ
イムチヤートである。第４図は本発明による実施
例を示す回路図である。第５図は本発明による他
の実施例を示す回路図である。 １……水晶振動子、２……発振回路、３……分
周回路、４……駆動信号形成回路、５，６……ス
テツプモータ駆動バツフア、７……ステツプモー
タ、８……データ信号、９……クロツク信号、１
０……インバータ、１１……デイレイ型フリツプ
フロツプ、１２……インバータ、１３，１４……
NANDゲート、１５，１６……インバータ、１
７，１８……ステツプモータ駆動バツフア、１９
……ステツプモータ、２０……抵抗、２１……コ
ンデンサ、２２……NANDゲート、２３……ク
ロツク信号（別系統）、２４……データ信号（別
系統）、２５……インバータ、２６……デイレイ
型フリツプフロツプ、２７……NORゲート、２
８……インバータ、２９……NANDゲート、３
０……抵抗、３１……コンデンサ、３２……
NANDゲート。
Claims (1)
- １ 電源電池と、発振回路と、該発振回路の出力
を分してクロツク信号及びデータ信号を形成する
分周回路と、前記クロツク信号が所定電位レベル
の時に前記データ信号を書込んで保持する保持回
路と、該保持回路の第１出力信号と前記データ信
号の反転信号を入力して位相一致を検出する第１
ゲート回路と、前記第１出力信号とは相補関係の
第２出力信号と前記データ信号を入力して位相一
致を検出する第２ゲート回路と、位相変化した前
記データ信号を前記保持回路が書込むまでの期間
に前記第１又は第２ゲート回路の入力信号が位相
一致し、これを検出した前記第１又は第２ゲート
回路から出力される駆動パルスを受けてステツプ
モータの２端子間に駆動電流を供給するバツフア
回路とを備える指針式電子時計に於いて、抵抗及
びコンデンサからなる時定数回路を含み、前記電
池の電源投入時から該時定数回路の時定数に基づ
く所定期間に前記保持回路への前記クロツク信号
を前記所定電位レベルに固定する初期設定手段を
具備し、該所定期間に前記保持回路は前記データ
信号を書込んで前記第１及び第２ゲート回路の
各々の入力信号が位相不一致となるようにしたこ
とを特徴とする指針式電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5057587A JPS62247281A (ja) | 1987-03-05 | 1987-03-05 | 指針式電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5057587A JPS62247281A (ja) | 1987-03-05 | 1987-03-05 | 指針式電子時計 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2259465A Division JPH0769439B2 (ja) | 1990-09-28 | 1990-09-28 | 指針式電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62247281A JPS62247281A (ja) | 1987-10-28 |
| JPH0154673B2 true JPH0154673B2 (ja) | 1989-11-20 |
Family
ID=12862792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5057587A Granted JPS62247281A (ja) | 1987-03-05 | 1987-03-05 | 指針式電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62247281A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4857678A (ja) * | 1971-11-18 | 1973-08-13 | ||
| JPS5240719A (en) * | 1975-09-26 | 1977-03-29 | Hitachi Ltd | Motor driving system |
| JPS5915533B2 (ja) * | 1976-08-20 | 1984-04-10 | シチズン時計株式会社 | 電子装置の駆動回路 |
| US4190749A (en) * | 1977-06-27 | 1980-02-26 | Becton, Dickinson Electronics Company | Rotary thumbwheel switch assembly |
| JPS5529357U (ja) * | 1978-08-15 | 1980-02-26 |
-
1987
- 1987-03-05 JP JP5057587A patent/JPS62247281A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62247281A (ja) | 1987-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| KR100286155B1 (ko) | 집적 회로에 내장된 발진 회로 | |
| JPS6161283B2 (ja) | ||
| JPH0347718B2 (ja) | ||
| JPH0154673B2 (ja) | ||
| JPH03135790A (ja) | 指針式電子時計 | |
| JP2921494B2 (ja) | 発振回路 | |
| JPS62247282A (ja) | 指針式電子時計 | |
| JP4111636B2 (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
| JPS6148726B2 (ja) | ||
| JP2002181971A (ja) | リアルタイムクロック | |
| JPH09326679A (ja) | クロック発生回路 | |
| JP2544224Y2 (ja) | マイクロコンピュータの時定数設定回路 | |
| JP2018159676A (ja) | 電子回路および電子時計 | |
| JPH0713655A (ja) | 半導体集積回路 | |
| JPS6143274Y2 (ja) | ||
| JPS59232394A (ja) | 表示駆動回路 | |
| JPH10322182A (ja) | クロック断検出回路 | |
| JPS6126948Y2 (ja) | ||
| JP2756462B2 (ja) | 電子時計 | |
| JPS6311880B2 (ja) | ||
| JPS5935219A (ja) | リセツト回路 | |
| JPH01253688A (ja) | 電子時計用集積回路 | |
| JPS6360849B2 (ja) | ||
| JPH0125033B2 (ja) |