JPH0156541B2 - - Google Patents
Info
- Publication number
- JPH0156541B2 JPH0156541B2 JP60037431A JP3743185A JPH0156541B2 JP H0156541 B2 JPH0156541 B2 JP H0156541B2 JP 60037431 A JP60037431 A JP 60037431A JP 3743185 A JP3743185 A JP 3743185A JP H0156541 B2 JPH0156541 B2 JP H0156541B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- electron
- resistance semiconductor
- molecular beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、2次元電子ガス層を生成させて電子
の高速走行を可能とした電界効果型半導体装置の
改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an improvement in a field-effect semiconductor device that generates a two-dimensional electron gas layer and enables high-speed electron travel.
第3図は前記電界効果型半導体装置の従来例に
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である(要すれば、特開昭59−
968号公報参照)。
FIG. 3 is a cross-sectional side view of a main part showing the structure of an epitaxially grown semiconductor layer in a conventional example of the field effect semiconductor device (see Japanese Unexamined Patent Application Publication No. 59-1992).
(See Publication No. 968).
図に於いて、1は半絶縁性GaAs基板、2は高
純度i型GaAs能動層、3は2次元電子ガス層、
4は高純度i型AlXGa1-XAsスペーサ層、5はn
型AlXGa1-XAs電子供給層、6はn型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。 In the figure, 1 is a semi-insulating GaAs substrate, 2 is a high-purity i-type GaAs active layer, 3 is a two-dimensional electron gas layer,
4 is a high purity i-type Al x Ga 1-X As spacer layer, 5 is an n
A type Al x Ga 1-x As electron supply layer and 6 indicate an n-type GaAs ohmic electrode contact layer, respectively.
第4図は第3図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。 FIG. 4 is a diagram representing the composition profile of the epitaxially grown semiconductor layer seen in FIG.
図から判るように、高純度i型AlXGa1-XAsス
ペーサ層4に於けるx値は0.3以上であり、また、
n型AlXGa1-XAs電子供給層5に於けるx値は0.2
以下であり、その他の半導体層はx=0である。 As can be seen from the figure, the x value in the high purity i-type Al x Ga 1-x As spacer layer 4 is 0.3 or more, and
The x value in the n-type Al x Ga 1-x As electron supply layer 5 is 0.2
and x=0 for the other semiconductor layers.
このような半導体層を備えた電界効果型半導体
装置は、2次元電子ガス層3にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の2次元電子ガス層3をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。 A field effect semiconductor device equipped with such a semiconductor layer is provided with a source electrode and a drain electrode that are in ohmic contact with the two-dimensional electron gas layer 3,
The two-dimensional electron gas layer 3 between them is used as a channel, and the channel is controlled by a gate electrode.
図示例に於いて、i型AlXGa1-XAsスペーサ層
4は、2次元電子ガス層3に依存する電子とn型
AlXGa1-XAs電子供給層5からのイオン化したド
ナー不純物との空間分離を徹底させる為に設けた
ものであり、このようにすると、電子がイオン化
したドナー不純物に依りクーロン散乱を受ける度
合が著しく小さくなり、ヘテロ界面に沿つて非常
に高い電子移動度が得られる。この効果は室温で
も得られるが、イオン化した不純物に依る散乱が
支配的になる低温では特に顕著なものとなる。 In the illustrated example, the i -type Al
This is provided to ensure thorough spatial separation from the ionized donor impurities from the Al becomes significantly smaller, resulting in very high electron mobility along the heterointerface. Although this effect can be obtained even at room temperature, it becomes particularly noticeable at low temperatures where scattering due to ionized impurities becomes dominant.
また、n型AlXGa1-XAs電子供給層5に於ける
x値を0.2以下としている理由は、AlAsのモル比
を小さくすることに依り、深いドナー準位に起因
する光応答効果を回避したり、ソース電極及びド
レイン電極のオーミツク・コンタクト抵抗を低下
させる為である。 Furthermore, the reason why the x value in the n - type Al This is to avoid this problem or to reduce the ohmic contact resistance of the source and drain electrodes.
然しながら、全体的にx値を低くした場合、電
子移動度が低下することになるから、i型AlX
Ga1-XAsスペーサ層4に於けるx値を0.3にして
図示のように介在させるものである。 However, if the overall x value is lowered, the electron mobility will decrease, so i-type Al
The x value of the Ga 1-X As spacer layer 4 is set to 0.3 and is interposed as shown in the figure.
現在、この種の電界効果半導体装置での最大の
技術課題となつているのは、2次元電子ガス層3
に於ける電子濃度の向上である。
Currently, the biggest technical challenge in this type of field effect semiconductor device is the two-dimensional electron gas layer 3.
This is an improvement in the electron concentration in the .
電子濃度を向上させる手段として、一般には、
i型AlXGa1-XAsスペーサ層4を薄くする等の対
策が採られているが、2次元電子ガス層3の電子
濃度としては最高で1×1012〔cm-2〕程度しか得
られない。 Generally, as a means to improve the electron concentration,
Countermeasures have been taken , such as making the i- type Al I can't.
このように2次元電子ガス層3に於ける電子濃
度の向上に対しては不利であつても、第3図及び
第4図に見られるような構造の電界効果型半導体
装置では、i型AlXGa1-XAsスペーサ層4の存在
は不可欠である為、それが原因となつて2次元電
子ガス層3の電子濃度が低下してしまうことは回
避できない。 Although it is disadvantageous for improving the electron concentration in the two-dimensional electron gas layer 3, in the field effect semiconductor device having the structure shown in FIGS. 3 and 4, the i-type Al Since the presence of the X Ga 1-X As spacer layer 4 is essential, it is unavoidable that the electron concentration in the two-dimensional electron gas layer 3 is reduced due to it.
そこで、この電子濃度を高める為の他の方法が
必要になつてくる。 Therefore, other methods are needed to increase this electron concentration.
この2次元電子ガス層3に於ける電子濃度はn
型AlXGa1-XAs電子供給層5からi型GaAs能動
層4に滲み出す電子に依存するのであるから、n
型AlXGa1-XAs電子供給層5に対するドーピング
を多くすれば良いことになるが、例えば、x=
0.2である場合に於いては、通常の分子線エピタ
キシヤル成長(molecular beam epitaxy:
MBE)法を適用した場合、n型AlXGa1-XAs電子
供給層5に対するドーピング限界は2×1018〔cm
-3〕程度であり、従つて、従来技術では2次元電
子ガス層3に於ける電子濃度を高めることにも限
界が在る。 The electron concentration in this two-dimensional electron gas layer 3 is n
Since it depends on the electrons leaking from the type Al x Ga 1-x As electron supply layer 5 to the i-type GaAs active layer 4, n
It would be better to increase the doping to the type Al
0.2, normal molecular beam epitaxy:
MBE) method, the doping limit for the n-type Al x Ga 1-x As electron supply layer 5 is 2×10 18 [cm
-3 ], and therefore, with the conventional technology, there is a limit to increasing the electron concentration in the two-dimensional electron gas layer 3.
第3図及び第4図について説明されるような半
導体層を成長させるには、通常、MBE法を適用
しているが、このMBE法は、1種またはそれ以
上の原料原子或いは分子を基板成長面に衝突・吸
収させ、加熱された基板から与える熱エネルギで
適当な格子点に移動させて半導体層を成長させる
超高真空成長プロセスであり、例えば、n型
GaAs層を成長させる場合、超高真空チヤンバ内
にシヤツタを有する分子線セルをGa用、As用、
Si(n型不純物)用の三つを配設し、分子線セル
を加熱して蒸気圧が所定値に上昇したところで各
シヤツタを開きn型GaAsの成長を開始する。 To grow semiconductor layers such as those illustrated in FIGS. 3 and 4, the MBE method is usually applied, which is a process in which one or more source atoms or molecules are grown on a substrate. It is an ultra-high vacuum growth process in which a semiconductor layer is grown by colliding with a surface and absorbing it and moving it to an appropriate lattice point using thermal energy provided from a heated substrate.
When growing a GaAs layer, a molecular beam cell with a shutter in an ultra-high vacuum chamber is used for Ga, As, and
Three shutters for Si (n-type impurity) are provided, and when the molecular beam cell is heated and the vapor pressure rises to a predetermined value, each shutter is opened and the growth of n-type GaAs begins.
前記n型AlXGa1-XAs電子供給層5に於ける不
純物濃度を高めることができない理由に関して
は、種々の説明或いは主張が展開されつつある
が、いま一つ判然としないのが実情である。 Various explanations and arguments are being developed as to why the impurity concentration in the n-type Al x Ga 1-x As electron supply layer 5 cannot be increased, but the reality is that it is still not clear. be.
このように2次元電子ガス層3の電子濃度を高
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスg
mは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。 The inability to increase the electron concentration in the two-dimensional electron gas layer 3 leads to the inability to extract current, and therefore the transfer conductance g.
Since m is small, for example, when used for memory access, it takes time to charge and discharge the load capacitor, so the speed of the entire system is kept low.
本発明に於ける一実施例を解説する為の図であ
る第1図及び第2図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性GaAs基板1
上に形成された高純度i型GaAs能動層2と、該
高純度i型GaAs能動層2上に形成された高純度
i型AlXGa1-XAsスペーサ層4と、該高純度i型
AlXGa1-XAsスペーサ層4上に形成されたn型
AlXGa1-XAs電子供給層5と、前記高純度i型
AlXGa1-XAsスペーサ層4及び前記n型AlXGa1-X
As電子供給層5の界面付近にアトミツク・プレ
ーン・ドーピング法で形成された高不純物濃度薄
膜5Aとを備え、前記高純度i型AlXGa1-XAsス
ペーサ層のx値が前記n型AlXGa1-XAs電子供給
層に於けるx値より大である関係にある。
To explain with reference to FIGS. 1 and 2, which are diagrams for explaining one embodiment of the present invention, the field effect semiconductor device of the present invention includes a semi-insulating GaAs substrate 1.
a high-purity i-type GaAs active layer 2 formed on the high-purity i-type GaAs active layer 2; a high-purity i-type Al x Ga 1-x As spacer layer 4 formed on the high-purity i-type GaAs active layer 2;
n-type formed on Al X Ga 1-X As spacer layer 4
Al x Ga 1-x As electron supply layer 5 and the high purity i-type
Al X Ga 1-X As spacer layer 4 and the n-type Al X Ga 1-X
A high impurity concentration thin film 5A formed by an atomic plane doping method is provided near the interface of the As electron supply layer 5 , and the x value of the high purity i-type Al The relationship is that the x value is larger than the x value in the X Ga 1-X As electron supply layer.
本発明に於いて、高不純物濃度薄膜5Aを形成
する際、前記したようにアトミツク・プレーン・
ドーピング(APD)法を適用しているのは、
MBE法で各半導体層を成長させながら通常の技
法でドーピングするよりも不純物濃度が高い高不
純物濃度薄膜5Aを得ることができるからであ
る。 In the present invention, when forming the high impurity concentration thin film 5A, as described above, the atomic plane
Doping (APD) laws are applied to:
This is because it is possible to obtain a highly impurity-concentrated thin film 5A with a higher impurity concentration than by doping by a normal technique while growing each semiconductor layer by the MBE method.
次に、一例としてAPD法を適用することに依
りn型GaAs層を成長する場合について説明しよ
う。 Next, as an example, a case will be described in which an n-type GaAs layer is grown by applying the APD method.
超高真空チヤンバ内にシヤツタを有する分子線
セルをGa用、As用、Si用の三つを配設し、ま
た、n型GaAs層を成長させるべき半絶縁性
GaAs基板を配設して加熱する。 Three molecular beam cells with shutters for Ga, As, and Si are installed in an ultra-high vacuum chamber, and a semi-insulating cell for growing an n-type GaAs layer is installed.
A GaAs substrate is placed and heated.
各分子線セルを加熱して蒸気圧が所定値に上昇
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、GaAs基板が充分
に加熱されている限り、Asが単独でそれに被着
することはあり得ない。従つて、この場合、
GaAs基板に被着されるのはSiのみであり、Siは
加熱されたGaAs基板に衝突・吸収され、その面
上を充分に時間を掛けて移動し適切な格子点を探
すことができる。尚、GaAs基板にAsが被着しな
いのにAs用分子線セルのシヤツタを開いておく
のは、GaAs基板の温度が上昇している為、Asが
或る程度以上の蒸気圧を保つた雰囲気を生成して
おかないと、GaAs基板からAsが放出されてしま
うことに依る。 When each molecular beam cell is heated and the vapor pressure rises to a predetermined value, for example, the shutters of the molecular beam cells for As and Si are opened. As can only be deposited as GaAs on a GaAs substrate in the presence of Ga, and as mentioned above, even if the shutter of the molecular beam cell for As is opened, the GaAs substrate will not be sufficiently heated. As long as As is present, it is impossible for As to adhere to it alone. Therefore, in this case,
Only Si is deposited on the GaAs substrate, and the Si collides with and is absorbed by the heated GaAs substrate, and moves over the surface over a sufficient period of time, allowing it to search for appropriate lattice points. The reason why the shutter of the molecular beam cell for As is kept open even though As does not adhere to the GaAs substrate is because the temperature of the GaAs substrate is rising, so the atmosphere is such that As maintains a vapor pressure above a certain level. If it is not generated, As will be released from the GaAs substrate.
さて、GaAs基板全面に於いてSiが占位し得る
格子点にSiを被着してから、si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子分層分だ
け成長させ、再び、Ga用分子線セルのシヤツタ
を閉成し且つSi用分子線セルのシヤツタを開放し
てSiの被着を行う。以後、この工程を必要に応じ
て繰り返し、高濃度のn型GaAs層を成長させ
る。 Now, after depositing Si on the lattice points where Si can occupy on the entire surface of the GaAs substrate, we close the shutter of the molecular beam cell for Si and open the shutter of the molecular beam cell for Ga. The GaAs layer is grown by several atomic layers, and the shutter of the molecular beam cell for Ga is closed again, and the shutter of the molecular beam cell for Si is opened to deposit Si. Thereafter, this process is repeated as necessary to grow a highly concentrated n-type GaAs layer.
以上説明した技法がAPD法であり、この技術
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を2倍程度高くするこ
とができる。 The technique described above is the APD method, and according to this technique, the impurity concentration can be increased approximately twice as much as doping in the conventional MBE method.
本発明に依る電界効果型半導体装置では、電子
供給層にAPD法にて形成された高不純物濃度薄
膜が存在していることから、高抵抗半導体能動層
に生成される2次元電子ガス層に於ける電子濃度
は20〔%〕〜30〔%〕程度高くなり、その結果、伝
達コンダクタンスgmが高くなつて大きな電流を
取り出すことが可能である。
In the field-effect semiconductor device according to the present invention, since the electron supply layer includes a thin film with high impurity concentration formed by the APD method, the two-dimensional electron gas layer generated in the high-resistance semiconductor active layer The electron concentration increases by about 20% to 30%, and as a result, the transfer conductance gm increases, making it possible to extract a large current.
〔実施例〕
第1図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を表す要部切断側面図であ
り、第3図及び第4図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。[Example] FIG. 1 is a cross-sectional side view of the main part showing the structure of an epitaxially grown semiconductor layer in an example of the present invention, and the same symbols as those used in FIGS. 3 and 4 are shall represent the same part or have the same meaning.
本実施例が第3図及び第4図に見られる従来例
と相違する点は、n型AlXGa1-XAs電子供給層5
内にAPD法にて形成した高不純物濃度薄膜5A
を設けていることであり、この高不純物濃度薄膜
5Aの実体は、APD法を適用することに依り、
例えば、Siを高濃度にドーピングしてなるn型
AlXGa1-XAs(x≦0.2)薄膜である。 The difference between this embodiment and the conventional example shown in FIGS. 3 and 4 is that the n-type Al x Ga 1-x As electron supply layer 5
High impurity concentration thin film 5A formed by APD method inside
The substance of this high impurity concentration thin film 5A is that by applying the APD method,
For example, n-type which is heavily doped with Si.
It is an Al x Ga 1-x As (x≦0.2) thin film.
第2図は第1図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。 FIG. 2 is a diagram representing the composition profile of the epitaxially grown semiconductor layer seen in FIG.
図から判るように、n型AlXGa1-XAs電子供給
層5中にAPD法で形成された高不純物濃度薄膜
5Aが存在していても、x値の点では第4図に示
した従来例と相違するところはない。 As can be seen from the figure, even if the high impurity concentration thin film 5A formed by the APD method exists in the n-type Al x Ga 1-X As electron supply layer 5, the x value shown in Fig. 4 There is no difference from the conventional example.
ここで、第1図及び第2図に見られるようなエ
ピタキシヤル成長半導体層を製造する場合につい
て第3図及び第4図に関して説明した従来技術と
比較して説明する。 Here, the case of manufacturing an epitaxially grown semiconductor layer as shown in FIGS. 1 and 2 will be described in comparison with the conventional technique described in connection with FIGS. 3 and 4.
高純度i型AlXGa1-XAsスペーサ層4を成長さ
せるまで、若しくは、n型AlXGa1-XAs電子供給
層5の一部を成長させる迄は第3図及び第4図に
説明した従来例と全く同じである。 3 and 4 until the high purity i-type Al x Ga 1-x As spacer layer 4 is grown or a part of the n-type Al x Ga 1-x As electron supply layer 5 is grown. This is exactly the same as the conventional example described above.
次に、Al用分子線セルのシヤツタ及びGa用分
子線セルのシヤツタを閉成し、Si用分子線セルの
シヤツタ及びAs用分子線セルのシヤツタのみを
開放して高濃度のSiドーピングを行う。尚、この
場合に於けるドーピング濃度を具体的に例示する
と1.1×1019〔cm-2〕である。 Next, close the shutter of the molecular beam cell for Al and the shutter of the molecular beam cell for Ga, and open only the shutter of the molecular beam cell for Si and the shutter of the molecular beam cell for As to perform high concentration Si doping. . A specific example of the doping concentration in this case is 1.1×10 19 [cm −2 ].
次に、Si用分子線セルのシヤツタ及びAs用分
子線セルのシヤツタを開放したままAl用分子線
セルのシヤツタ及びGa用分子線セルのシヤツタ
を再び開放してn型AlXGa1-XAs電子供給層5を
所定の厚さに成長させる。 Next, while leaving the shutters of the molecular beam cell for Si and the shutters of the molecular beam cell for As open, the shutters of the molecular beam cell for Al and the shutters of the molecular beam cell for Ga are opened again to obtain n-type Al X Ga 1-X. The As electron supply layer 5 is grown to a predetermined thickness.
この後は第3図及び第4図に関して説明した従
来技術と同様にしてn型GaAsオーミツク・コン
タクト層6を成長させれば良く、また、電界効果
型半導体装置として完成させるには、通常の技法
通りにして、ゲート電極、ソース電極、ドレイン
電極等を形成する。尚、前記実施例では高濃度i
型AlXGa1-XAsスペーサ層4とn型AlXGa1-XAs電
子供給層5との界面若しくはn型AlXGa1-XAs電
子供給層5内にAPD法で形成された高不純物濃
度薄膜5Aを形成したが、これは高純度i型AlX
Ga1-XAsスペーサ層4内に形成しても良い。 After this, the n-type GaAs ohmic contact layer 6 can be grown in the same manner as in the conventional technique explained with reference to FIGS. A gate electrode, a source electrode, a drain electrode, etc. are formed by the following steps. Incidentally, in the above embodiment, the high concentration i
Formed by APD method at the interface between the type Al x Ga 1-x As spacer layer 4 and the n-type Al x Ga 1 - x As electron supply layer 5 or within the n-type Al A high impurity concentration thin film 5A was formed, which was a high purity i-type Al
It may also be formed within the Ga 1-X As spacer layer 4.
本発明に依る電界効果型半導体装置では、
GaAs能動層上にi型AlXGa1-XAsスペーサ層が
形成され、そのスペーサ層上にはn型AlXGa1-X
As電子供給層が形成され、スペーサ層と電子供
給層の界面付近にAPD法で形成された高不純物
濃度薄膜を有し、そして、前記スペーサ層に於け
るx値が前記電子供給層に於けるx値よりも大に
なつている。
In the field effect semiconductor device according to the present invention,
An i-type Al x Ga 1-X As spacer layer is formed on the GaAs active layer, and an n-type Al x Ga 1-X
An As electron supply layer is formed, and has a high impurity concentration thin film formed by an APD method near the interface between the spacer layer and the electron supply layer, and the x value in the spacer layer is equal to that in the electron supply layer. It is larger than the x value.
従つて、此の種の電界効果型半導体装置の欠点
である深いドナー準位に起因する光応答効果を解
消したり、或いは、ソース電極及びドレイン電極
のオーミツク・コンタクト抵抗を低下させる為に
n型AlXGa1-XAs電子供給層に於けるx値を低く
採り、また、それに依る電子移動度の低下を回避
する為にn型AlXGa1-XAs電子供給層にに於ける
x値よりも大であるそれを有するi型AlXGa1-X
Asスペーサ層を形成した場合であつても、前記
能動層に生成される2次元電子ガス層に於ける電
子濃度は、APD法に依つて形成された高不純物
濃度薄膜を用いない電子供給層を有する従来の此
の種の電界効果型半導体装置に比較して20〜30
〔%〕程度も高くなり、その結果、伝達コンダク
タンスgmが高くなつて大きな電流を取り出すこ
とが可能であり、従つて、メモリのアクセスなど
に用いた場合にも、負荷容量の充放電を高速で行
うことができる。 Therefore, in order to eliminate the photoresponse effect caused by the deep donor level, which is a drawback of this type of field effect semiconductor device, or to reduce the ohmic contact resistance of the source and drain electrodes, it is necessary to In order to set a low x value in the Al X Ga 1-X As electron supply layer and to avoid the resulting decrease in electron mobility, i-type Al x Ga 1-x with it being greater than the value
Even when an As spacer layer is formed, the electron concentration in the two-dimensional electron gas layer generated in the active layer is lower than that of the electron supply layer formed by the APD method that does not use a high impurity concentration thin film. Compared to conventional field effect semiconductor devices of this kind, which have 20 to 30
[%], and as a result, the transfer conductance gm becomes higher and it is possible to extract a large current. Therefore, even when used for memory access, etc., the load capacitance can be charged and discharged at high speed. It can be carried out.
また、各半導体層をエピタキシヤル成長させる
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても各分子線源の温度
を高く維持しておくことが可能であるから、スル
ー・プツトの低下などの問題は生じない。 In addition, it is possible to maintain the temperature of each molecular beam source high not only when epitaxially growing each semiconductor layer but also when epitaxially growing a thin film with high impurity concentration.・Problems such as a decrease in output will not occur.
第1図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を示す要部切断側面図、第
2図は第1図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第3図は従
来例に於けるエピタキシヤル成長半導体層の構成
を示す要部切断側面図、第4図は第3図に見られ
るエピタキシヤル成長半導体層の組成プロフアイ
ルを示す線図をそれぞれ表している。
図に於いて、1は半絶縁性GaAs基板、2は、
高純度i型GaAs能動層、3は2次元電子ガス
層、4は高純度i型AlXGa1-XAsスペーサ層、5
はn型AlXGa1-XAs電子供給層、5AはAPD法で
形成した高不純物濃度薄膜、6はn型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
FIG. 1 is a cross-sectional side view of essential parts showing the structure of an epitaxially grown semiconductor layer in an embodiment of the present invention, and FIG. 2 is a diagram showing the composition profile of the epitaxially grown semiconductor layer shown in FIG. 1. , FIG. 3 is a cross-sectional side view of essential parts showing the structure of the epitaxially grown semiconductor layer in the conventional example, and FIG. 4 is a diagram showing the composition profile of the epitaxially grown semiconductor layer shown in FIG. 3. represents. In the figure, 1 is a semi-insulating GaAs substrate, 2 is
High-purity i-type GaAs active layer, 3 is a two-dimensional electron gas layer, 4 is high-purity i-type Al x Ga 1-x As spacer layer, 5
5A shows an n-type Al x Ga 1-x As electron supply layer, 5A shows a high impurity concentration thin film formed by the APD method, and 6 shows an n-type GaAs ohmic electrode contact layer.
Claims (1)
和力が大である高抵抗半導体からなる能動層と、
該高抵抗半導体能動層上に形成され且つ前記高抵
抗半導体能動層に比較して電子親和力が小である
と共にエネルギ・バンド・ギヤツプが大である高
抵抗半導体からなるスペーサ層と、該高抵抗半導
体スペーサ層上に形成され且つ前記高抵抗半導体
能動層に比較して電子親和力が小であると共にエ
ネルギ・バンド・ギヤツプが前記高抵抗半導体ス
ペーサ層よりも小である高不純物濃度半導体から
なる電子供給層と、前記高抵抗半導体スペーサ層
と前記電子供給層との界面付近にアトミツク・プ
レーン・ドーピング法にて形成された高不純物濃
度薄膜とを備えてなることを特徴とする電界効果
型半導体装置。1. An active layer formed on a semi-insulating semiconductor substrate and made of a high-resistance semiconductor with high electron affinity;
a spacer layer formed on the high-resistance semiconductor active layer and made of a high-resistance semiconductor having a smaller electron affinity and a larger energy band gap than the high-resistance semiconductor active layer, and the high-resistance semiconductor; An electron supply layer formed on the spacer layer and made of a highly impurity-concentrated semiconductor having a smaller electron affinity than the high-resistance semiconductor active layer and a smaller energy band gap than the high-resistance semiconductor spacer layer. and a high impurity concentration thin film formed by an atomic plane doping method near the interface between the high resistance semiconductor spacer layer and the electron supply layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037431A JPS61198782A (en) | 1985-02-28 | 1985-02-28 | Field effect type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037431A JPS61198782A (en) | 1985-02-28 | 1985-02-28 | Field effect type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198782A JPS61198782A (en) | 1986-09-03 |
| JPH0156541B2 true JPH0156541B2 (en) | 1989-11-30 |
Family
ID=12497323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037431A Granted JPS61198782A (en) | 1985-02-28 | 1985-02-28 | Field effect type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198782A (en) |
-
1985
- 1985-02-28 JP JP60037431A patent/JPS61198782A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198782A (en) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156543B2 (en) | ||
| JPH0435904B2 (en) | ||
| EP0051271B1 (en) | Heterojunction semiconductor device | |
| US5448084A (en) | Field effect transistors on spinel substrates | |
| US4559547A (en) | Semiconductor device | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| JPH0810763B2 (en) | Semiconductor device | |
| JPH05211178A (en) | Thin-film field effect transistor with tuned energy band | |
| JP2804041B2 (en) | Field-effect transistor | |
| JPS639388B2 (en) | ||
| JPH0732247B2 (en) | Semiconductor device | |
| JPH0156541B2 (en) | ||
| JP5875296B2 (en) | Semiconductor substrate and insulated gate field effect transistor | |
| JPH0156542B2 (en) | ||
| JP2571583B2 (en) | III-V compound semiconductor field effect transistor | |
| JPS6149476A (en) | Field-effect transistor | |
| JP2012104738A (en) | Compound semiconductor device | |
| KR100217710B1 (en) | Manufacturing method of a field efect transistor | |
| CN108565285B (en) | GaAs-based high-electron-mobility transistor material and preparation method thereof | |
| JP3507662B2 (en) | Field effect transistor | |
| JPS594085A (en) | Semiconductor device | |
| JPH043433A (en) | Chemical compound semiconductor junction type fet | |
| JP2614490B2 (en) | Heterojunction field effect transistor | |
| JP2905008B2 (en) | Method for manufacturing semiconductor device | |
| JPS61248479A (en) | Compound semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |