JPH0210455B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置における命令処理制御
に関するもので、特に演算に必要なオペランドの
読出起動制御に必要なレジスタ更新待ち情報検出
方式に関するものである。

〔従来の技術〕

従来、この種の情報処理装置では、命令処理を
複数のステージに分割し、命令処理系をいわゆる
パイプライン構成にすることにより、各ステージ
の処理をオーバーラツプさせ命令処理のスループ
ツトの改善を図つてきた。ところが、命令の演算
処理フエーズが複雑になると、該演算処理フエー
ズのステージの段数が増加し、該命令の実行結果
が得られるまでの時間が非常に長くなつてしま
う。従来の命令処理では、原則として先行する命
令の演算結果が確定するのを待つて後続の命令の
演算処理フエーズの起動をかけていたため、上記
のような演算処理フエーズが非常に長い命令が実
行されると、該結果が確定するまで後続の命令の
演算処理開始が待たされることになり、処理効率
が低下する。

そこで命令の解読時に、該命令の演算で必要な
オペランドが、先行する命令の演算による更新待
ちか否かを判定し、更新待ちでない場合には、先
行する命令の終了を待たずに後続の命令の演算処
理を開始するようにすることにより、上記効率低
下を最小限に抑えるようにしたものがある。この
場合、従来の情報処理装置では、第２図に示すよ
うに、更新待ちレジスタ番号を登録するスタツク
５３′と、命令処理に伴つて該命令で必要なレジ
スタ番号を保持するレジスタ番号保持手段５５′
と、上記スタツク５３′の内容と上記レジスタ番
号保持手段５５′の内容の一致を検出する一致検
出手段５４を備え、命令の演算処理の起動をかけ
ると同時に、該命令の演算結果を格納するレジス
タ番号を上記スタツク５３′に登録し、該演算結
果を実際にレジスタに格納する時点で上記スタツ
ク５３′に登録したレジスタ番号を無効化し、又
演算処理開始に先立ち、上記レジスタ番号保持手
段５５′と上記スタツク５３′の内容を比較し、一
致するものがあるか否かを上記一致検出手段５４
によつてチエツクすることにより、演算で必要な
オペランドが先行する命令による更新待ちか否か
を判定していた。

〔発明が解決しようとする問題点〕

ところが、この種の情報処理装置では、演算オ
ペランドや演算結果を格納しておくためのレジス
タは増加する傾向にあり、従来の情報処理装置で
は命令処理に伴つて保持する情報がオペランド読
出のためのレジスタ番号であるため、レジスタ数
が多くなると該レジスタ番号を保持するための金
物量が増加し、さらに上記更新待検出回路の遅延
時間が増加するという欠点があつた。

〔問題点を解決するための手段〕

本発明による情報処理装置は、命令により読み
書き可能なレジスタバンクと、互いに独立して動
作可能な複数の演算部と、該レジスタバンクから
該演算部に対してオペランドを供給するデータパ
スと、該演算部の演算結果と該レジスタバンクへ
移送するデータパスと、上記各構成要素を制御す
る制御部とから構成され、該制御部が命令のオペ
ランド読出開始制御のための先行する命令による
上記レジスタバンクの更新を監視する情報処理装
置において、上記制御部が解続した命令の演算結
果を格納する上記レジスタバンクのレジスタ番号
と該レジスタ番号で指示される上記レジスタバン
クのレジスタが先行する命令による更新待ちであ
ることを示す更新待ち指示ビツト情報とを登録す
るエントリを複数エントリもつスタツクと、オペ
ランド読出に先立つて命令で指定されるオペラン
ド読出レジスタ番号と上記スタツクの各エントリ
に登録されたレジスタ番号の一致チエツクを行な
い、一致したエントリ番号を出力する一致エント
リ検出手段と、上記一致エントリ検出手段で検出
されたエントリ番号を命令の処理の進行に伴つて
保持するエントリ番号保持手段と、オペランド読
出時に上記エントリ番号保持手段に保持されたエ
ントリ番号で指定される上記スタツクのエントリ
に登録されている更新待ち指示ビツト情報のみを
チエツクすることにより、オペランドが格納され
ている上記レジスタバンクのレジスタが更新待ち
であるか否かを検出する更新待ち検出手段と、該
更新待ち検出手段からの検出結果が更新待ちであ
つた場合には、該更新待ちが解除されるまで該オ
ペランド読出を待たせる制御手段とから構成され
る。

〔作 用〕

このように、本発明の情報処理装置は、演算結
果格納レジスタ番号と該レジスタ更新待指示ビツ
ト情報とをあわせて登録できるエントリを複数個
もつスタツクを備え、命令処理初期の段階で演算
オペランド読出レジスタ番号と上記スタツクの各
エントリに登録されているレジスタ番号との一致
チエツクをすることにより、更新待ち管理対象と
なるレジスタ番号が登録されているエントリ番号
を検出し、それ以降はレジスタ番号ではなく該エ
ントリ番号を持ち廻り、演算起動時に該エントリ
番号で指定されるスタツクエントリの更新待ち指
示ビツト情報のみをチエツクしてレジスタ更新待
ちを管理し、より少量の金物でより高速な命令処
理を行なうことができる。

〔実施例〕

次に本発明の実施例について図面を参照して詳
細に説明する。第１図は本発明による情報処理装
置の一実施例の構成を示したブロツク図である。
第１図において、本実施例の情報処理装置は演算
オペランド或いは演算結果を格納するレジスタバ
ンク１０、互いに独立して動作可能な複数のパイ
プライン構成の演算器群２０ａ，…２０ｂ，上記
レジスタバンク１０から上記演算器群２０ａ，２
０ｂへ演算に必要なオペランドを供給するデータ
パス３０、上記演算器群２０ａ，…２０ｂの演算
結果を上記レジスタバンク１０へ移送するデータ
パス４０及び上記各構成要素を制御するパイプラ
イン構成の制御部５０から構成されている。

制御部５０は、読み出した命令を保持する命令
レジスタ５１、命令解読処理を行なうパイプライ
ン構成の命令解読処理回路５２、演算処理中の命
令の演算結果を格納すべき上記レジスタバンク１
０のレジスタ番号を登録するフイールド５３ａ及
び該レジスタが更新待ちであることを示す指示ビ
ツト情報を登録するフイールド５３ｂからなる複
数のエントリから構成される更新待ちレジスタ管
理スタツク５３、命令レジスタ５１で保持された
命令の中で演算処理に必要なオペランドが格納さ
れているレジスタ番号を指示するフイールドと上
記更新待ちレジスタ管理スタツク５３の演算処理
中の命令の演算結果を格納すべきレジスタ番号を
登録するフイールド５３ａとの一致チエツクを行
ない、一致しているエントリ番号を出力する一致
検出回路５４、上記一致検出回路５４から出力さ
れるエントリ番号を命令処理の各ステージに対応
させて持ち廻つていくためのシフトレジスタ５
５、演算処理起動前に上記シフトレジスタ５５の
対応するステージの内容で上記更新待ちレジスタ
管理スタツク５３のフイールド５３ｂに登録され
ているレジスタ更新待指示ビツト情報を読み出
し、該情報によつて上記演算処理の起動の可否を
はじめとする命令処理全体を制御する制御信号を
生成する演算起動制御回路５６から構成されてい
る。

次に、具体例を用いて本発明の動作を説明す
る。

レジスタ番号y_OとZ_Oで指定されるレジスタの内
容をオペランドとし演算を行ない、該演算の結果
をレジスタ番号x_Oで指定されるレジスタへ格納す
る命令I_Oが命令レジスタ５１にセツトされた場
合、本命令の演算結果を格納すべきレジスタのレ
ジスタ番号x_Oを更新待ちレジスタ管理スタツク５
３のレジスタ番号登録フイールド５３ａに登録す
る一方、該命令I_Oが使用するオペランドが格納さ
れているレジスタの番号y_O，Z_Oが先行する命令に
よつてスタツク５３に登録されているか否かを上
記一致検出回路５４でチエツクする。

その結果一致が検出されなければ、命令I_Oは命
令解読処理、オペランド読出を実行して演算処理
を起動すると同時に、演算結果を格納すべきレジ
スタのレジスタ番号を登録したエントリと同じエ
ントリのレジスタ更新待ち指示ビツト情報登録フ
イールド５３ｂに更新待ちであることを示す情報
“１”をセツトする。このフイールドは該命令I_O
の演算結果をレジスタ番号x_Oで指示されるレジス
タに格納すると同時にリセツトされる。

一方、上記一致チエツクによつて一致が検出さ
れた場合には上記一致検出回路５４から出力され
るエントリ番号をシフトレジスタ５５にセツト
し、命令処理に伴つて持ち廻り、演算処理起動に
先立つて該エントリ番号で指定される更新待ち指
示ビツト情報を読み出す。その結果、読み出した
情報が“０”の場合は、該命令の演算で使用する
オペランドが格納されているレジスタが更新待ち
でない場合であり、上記と同様に演算実行開始の
処理を行ない、上記読み出した情報が“１”の場
合は、該命令の演算で使用するオペランドが格納
されているレジスタが更新待ちである場合である
ため、その更新待ちが解除されるまで該命令の演
算処理の起動を待つよう制御する。

本発明では、レジスタ更新待管理のために命令
処理に伴つて持ち廻る情報が更新待ちレジスタ管
理スタツク５３のエントリ番号であるため、従来
のレジスタ番号そのものを持ち廻る方式に比べ金
物量を削減できる。又、演算起動に先立つて該演
算で必要なオペランドが格納されているレジスタ
の更新待ちをチエツクする際、本発明では、上記
のように１ビツトの情報の読み出しでよいため、
従来のレジスタ番号を比較する方式に比べより短
い遅延時間でチエツクの結果を得ることができ
る。

〔発明の効果〕

本発明には、以上説明したように、演算結果格
納レジスタ番号及び更新待ち指示ビツト情報を登
録するスタツクを設け、命令処理中に持ち廻る情
報をレジスタ番号ではなく上記スタツクのエント
リ番号にすることにより、より少量の金物で、よ
り高速なレジスタ更新待管理が行なえるという効
果がある。

【図面の簡単な説明】

第１図は本発明による情報処理装置の一実施例
の構成を示すブロツク図、第２図は従来技術を説
明するためのブロツク図である。 １０…レジスタバンク、２０ａ，２０ｂ…演算
器、３０…オペランド供給データパス、４０…演
算結果移送データパス、５０…制御部、５１…命
令レジスタ、５２…命令解説処理回路、５３…更
新待ちレジスタ管理スタツク、５３ａ…演算結果
書き込みレジスタ番号登録フイールド、５３ｂ…
レジスタ更新待ち指示ビツト情報登録フイール
ド、５４…一致検出回路、５５…エントリ番号保
持シフトレジスタ、５６…演算起動制御回路。

Claims (1)

【特許請求の範囲】
1. １ 命令により読み書き可能なレジスタバンク
   と、互いに独立して動作可能な複数の演算部と、
   該レジスタバンクから該演算部に対してオペラン
   ドを供給するデータパスと、該演算部の演算結果
   を該レジスタバンクへ移送するデータパスと、上
   記各構成要素を制御する制御部とから構成され、
   該制御部が命令のオペランド読出開始制御のため
   先行する命令による上記レジスタバンクの更新を
   監視する情報処理装置において、上記制御部が、
   解読した命令の演算結果を格納する上記レジスタ
   バンクのレジスタ番号と該レジスタ番号で指示さ
   れる上記レジスタバンクのレジスタが先行する命
   令による更新待ちであることを示す更新待ち指示
   ビツト情報とを登録するエントリを複数エントリ
   もつスタツクと、オペランド読出に先立つて命令
   で指定されるオペランド読出レジスタ番号と上記
   スタツクの各エントリに登録されたレジスタ番号
   の一致チエツクを行ない、一致したエントリ番号
   を出力する一致エントリ検出手段と、上記一致エ
   ントリ検出手段で検出されたエントリ番号を命令
   の処理の進行に伴つて保持するエントリ番号保持
   手段と、オペランド読出時に上記エントリ番号保
   持手段に保持されたエントリ番号で指定される上
   記スタツクのエントリに登録されている更新待ち
   指示ビツト情報のみをチエツクすることにより、
   オペランドが格納されている上記レジスタバンク
   のレジスタが更新待ちであるか否かを検出する更
   新待ち検出手段と、該更新待ち検出手段からの検
   出結果が更新待ちであつた場合には、該更新待ち
   が解除されるまで該オペランド読出を待たせる制
   御手段とを具備したことを特徴とする情報処理装
   置。