JPH0216096B2 - - Google Patents
Info
- Publication number
- JPH0216096B2 JPH0216096B2 JP57011183A JP1118382A JPH0216096B2 JP H0216096 B2 JPH0216096 B2 JP H0216096B2 JP 57011183 A JP57011183 A JP 57011183A JP 1118382 A JP1118382 A JP 1118382A JP H0216096 B2 JPH0216096 B2 JP H0216096B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- selection circuit
- selection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001681 protective effect Effects 0.000 claims description 23
- 230000005611 electricity Effects 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 11
- 238000007792 addition Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 2
- 101001117010 Homo sapiens Pericentrin Proteins 0.000 description 1
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 102100024315 Pericentrin Human genes 0.000 description 1
- 230000018199 S phase Effects 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術的分野〕
本発明は、保護継電器、特に複数相の電気量を
導入するようにした保護継電器に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a protective relay, and particularly to a protective relay that introduces electrical quantities of multiple phases.
一般に、電力系統の故障検出装置としては電流
補償付不足電圧継電器が用いられている。この電
流補償付不足電圧継電器は、電力系統の電流I〓及
び電圧V〓を夫々導入し、第1図々示の如く故障時
の電流に応じて変化する特性を有している。そし
て第2図はその一構成例を示したものである。こ
こではRS相に設置される短絡故障検出継電器を
例にして説明する。
Generally, an undervoltage relay with current compensation is used as a failure detection device for a power system. This undervoltage relay with current compensation introduces the current I and the voltage V of the power system, respectively, and has characteristics that change depending on the current at the time of a failure, as shown in FIG. FIG. 2 shows an example of its configuration. Here, we will explain the short-circuit failure detection relay installed in the RS phase as an example.
図において、電気量V〓は線間電圧V〓RSに比例し
た電気量であり、電気量I〓Z〓は電流I〓R−I〓S(但し
I〓R、
I〓Sは夫々R相、S相の相電流)を線路インピーダ
ンス角、もしくはこれに近似する角度(以下単に
線路インピーダンス角と云う)だけ移相した電気
量であり、Z〓は整定インピーダンスを意味する。
更に整流回路(REC)1,2の各出力を|V〓|、
|I〓Z〓|とし、これらは加減算回路(ADD)3に
導入されて|V〓|−|I〓Z〓|なる量を得る。この出
力は次段にあるレベル検出回路(LD)4に導入
され、所定値Kとのレベル比較が行なわれて、|
V〓|−|I〓Z〓|>Kのとき、レベル検出回路(LD)
4は論理値「1」を送出する。限時回路(T)5
は前記レベル検出回路(LD)4出力が、論理値
「0」になる期間が一定時間経過した時、出力を
送出する。 In the figure, the quantity of electricity V〓 is the quantity of electricity proportional to the line voltage V〓 RS , and the quantity of electricity I〓Z〓 is the current I〓 R −I〓 S (however,
I〓R ,
I〓 S is the electrical quantity obtained by shifting the phase currents of the R phase and S phase, respectively, by the line impedance angle or an angle approximating it (hereinafter simply referred to as the line impedance angle), and Z〓 means the settling impedance. do.
Furthermore, each output of rectifier circuit (REC) 1 and 2 is |V〓|,
|I〓Z〓|, and these are introduced into the addition/subtraction circuit (ADD) 3 to obtain the quantity |V〓|−|I〓Z〓|. This output is introduced into the level detection circuit (LD) 4 at the next stage, where the level is compared with a predetermined value K, and |
When V〓|−|I〓Z〓|>K, level detection circuit (LD)
4 sends out a logical value "1". Time limit circuit (T)5
sends out an output when the output of the level detection circuit (LD) 4 has a logic value of "0" for a certain period of time.
しかしながら電力系統の故障検出に際して、例
えば直接々地系統の場合には短絡、地絡事故検出
のために上記継電器を各相毎に設置する必要があ
り、しかもこの場合に装置規模が大きくなると云
う欠点を有している。 However, when detecting faults in the power system, for example in the case of a direct-to-ground system, it is necessary to install the above-mentioned relays for each phase to detect short circuits and ground faults, and the disadvantage is that the scale of the equipment increases in this case. have.
本発明は上記欠点を解決することを目的として
なされたものであり、複数相の電気量を導入する
ことによつて複数相の保護を可能とし、かつ装置
規模の小さい保護継電器を提供することを目的と
している。
The present invention has been made with the aim of solving the above-mentioned drawbacks, and aims to provide a protective relay that can protect multiple phases by introducing electric quantities of multiple phases and is small in scale. The purpose is
本発明は電力系統からの複数電気量を選択回路
に導入し、マイクロコンピユータからの信号によ
り、これらのうちから必要とする単数又は複数の
電気量を順次選択することにより比較回路を介し
てマイクロコンピユータに導入し、予め決められ
たプログラムにしたがい、選択切換動作を行ない
一連の保護演算を行なおうとするものである。
The present invention introduces a plurality of electrical quantities from the power system into a selection circuit, and sequentially selects one or more required electrical quantities from among them in response to a signal from the microcomputer, and then selects one or more electrical quantities from among them in sequence, thereby transmitting the electrical quantities to the microcomputer via a comparison circuit. The system is designed to perform a selection switching operation and perform a series of protection calculations according to a predetermined program.
以下図面を参照しつつ実施例を説明する。 Examples will be described below with reference to the drawings.
第3図は本発明による保護継電器の一実施例構
成図である。図において、V〓、I〓Z〓は夫々RS、T
相の電気量である。6は選択回路であつて、電子
的あるいは電磁的等のスイツチSW1〜SW6を内蔵
しており、スイツチSW1〜SW3出力は信号S1とし
て送出され、又、スイツチSW4〜SW6出力は信号
S2として送出される。そして前記各スイツチの開
閉は後述するマイクロコンピユータ等によるデジ
タル演算回路(MPU)11からの制御信号S6に
よつて制御される。整流回路(REC)7は信号
S2出力を半波整流をして信号S3を得るものであ
る。比較回路8は前記信号S1,S3を夫々導入し、
これらの合成量exを得る周知の加減算器9と、所
定の値erと前記合成量との大小を比較する比較器
(LD)10とからなつている。比較回路8の出力
S4はデジタル演算回路(以下MPUと云う)11
に導入され、MPU11は内部に記憶されたプロ
グラムにしたがい、選択回路6による入力を選択
制御すると共に、比較回路8の出力S4をとり込
み、多相保護出力S5R、S5S、S5Tを決定して出力
する。 FIG. 3 is a configuration diagram of an embodiment of a protective relay according to the present invention. In the figure, V〓 and I〓Z〓 are RS and T, respectively.
It is the electrical quantity of the phase. Reference numeral 6 denotes a selection circuit which incorporates electronic or electromagnetic switches SW 1 to SW 6 , and the outputs of the switches SW 1 to SW 3 are sent out as a signal S 1 , and the switches SW 4 to SW 6 output is signal
Sent as S 2 . The opening and closing of each of the switches is controlled by a control signal S6 from a digital processing circuit (MPU) 11 using a microcomputer or the like, which will be described later. Rectifier circuit (REC) 7 is a signal
The signal S3 is obtained by half-wave rectification of the S2 output. The comparison circuit 8 introduces the signals S 1 and S 3 respectively,
It consists of a well-known adder/subtractor 9 that obtains these combined quantities e x and a comparator (LD) 10 that compares the magnitude of a predetermined value e r with the combined quantity. Output of comparison circuit 8
S 4 is a digital processing circuit (hereinafter referred to as MPU) 11
According to the internally stored program, the MPU 11 selects and controls the input by the selection circuit 6, takes in the output S 4 of the comparison circuit 8, and outputs the polyphase protection outputs S 5R , S 5S , and S 5T . Decide and output.
第4図は本発明による保護継電器の動作を説明
するためのプログラムである。図においてステツ
プa1は選択回路6に対して制御信号S6を送出し、
スイツチSW1,SW4を閉にする処理を行なう。ス
テツプa2は比較回路出力S4、即ち、比較回路入力
S1、S3の合成量exが所定レベルer以上か否かを検
出した信号S4をとり込み、その値に応じてプログ
ラムステツプを分岐する処理を行なう。ステツプ
a3、a4は上記S4の値により夫々カウント値をカウ
ントアツプ又はリセツトする処理を行なう。ステ
ツプa5は上記カウント値が所定値Mを越えるか否
かによりプログラムを分岐する処理を行なう。そ
して上記ステツプa5の結果により、ステツプa6-1
は保護出力S5R=1を出力し、ステツプa6-2は保
護出力S5R=0を出力する処理を行なう。ステツ
プa7は上記のステツプa1と同様に選択回路6に対
して制御信号S6を送出しスイツチSW2,SW5を閉
する処理を行ない、以下のステツプa8〜a12は上
記ステツプa2〜a6に準じた処理を行なう。更に、
ステツプa13〜a18も上記a1〜a6に準じた処理を行
ない、ステツプa19は他の演算要素、例えば監視
演算等の処理を行なう。 FIG. 4 is a program for explaining the operation of the protective relay according to the present invention. In the figure, step a1 sends a control signal S6 to the selection circuit 6,
Processing is performed to close switches SW 1 and SW 4 . Step a2 is the comparator output S4 , that is, the comparator input
A signal S 4 that detects whether the combined amount ex of S 1 and S 3 is equal to or higher than a predetermined level er is taken in, and processing is performed to branch the program step according to the value. step
A 3 and a 4 perform a process of counting up or resetting their count values, respectively, based on the value of S 4 above. In step a5 , the program is branched depending on whether the count value exceeds a predetermined value M or not. Then, based on the result of step a 5 above, step a 6-1
outputs a protection output S 5R =1, and step a6-2 performs processing to output a protection output S 5R =0. Step a7 , like step a1 above, sends a control signal S6 to the selection circuit 6 and closes the switches SW2 and SW5 , and the following steps a8 to a12 are the same as step a above. 2 -a Perform processing according to 6 . Furthermore,
Steps a13 to a18 also perform processing similar to a1 to a6 above, and step a19 performs processing of other calculation elements, such as monitoring calculations.
次に上記構成を有する保護継電器の動作をプロ
グラムにしたがつて説明する。第4図々示プログ
ラムにおいて、ステツプa1において選択回路6の
スイツチSW1,SW4は閉、スイツチSW2,SW3,
SW5,SW6は開に制御される。この状態において
選択回路6の出力はVRとIRZRのみとなり、これら
は信号S1として加減算器9へ、又、信号S2として
整流回路(REC)7へ夫々送出される。一方、
整流回路(REC)7においては前記信号S2を半
波整流し信号S3として加減算器9へ与える。加減
算器9においては信号S1,S3よりex=V〓−|I〓Z〓|
を得、比較器(LD)10にて一定値erと比較さ
れ、前記出力S4は、V〓−|I〓Z〓|>erのときS4=
1、V〓−|I〓Z〓|<erのときS4=0となる。第4図
のステツプa2は前記信号S4を導入し、その値に応
じて分岐処理を行なう。即ち、S4=1のときには
ステツプa4に分岐し、カウンタのカウント値を0
にリセツトさせる。一方、ステツプa2においてS4
=0のときにはステツプa3に分岐し、カウンタの
カウント値を+1させる。ステツプa5において
は、前記カウント値が所定値Mを越えたか否かを
判定処理する。ここで定常状態ではカウンタのリ
セツト周期は電気角度にして約360゜であるため、
上記Mの値は360゜+αが選定される。ステツプa5
においてカウント値がMを越えたときステツプ
a6-1に分岐し、保護出力S5Rを1として送出する。
又、カウント値がMに達しない場合にはステツプ
a6-2に分岐し、保護出力S5Rを0にリセツトさせ
る処理を行なう。そしてその後にステツプa7に分
岐される。ステツプa7においてはステツプa1と同
様にして再び制御信号S6を送出し、選択回路6内
のスイツチSW2,SW5を閉にし、以下のステツプ
a18までの処理は前記したステツプa1〜a6に準じ
た内容で行なわれる。ステツプa19においては自
動監視演算などの処理が行なわれ、その後ステツ
プa1に戻り、一定周期をもつて上記一連の処理は
くり返される。 Next, the operation of the protective relay having the above configuration will be explained according to a program. In the program shown in FIG. 4, at step a1 , switches SW 1 and SW 4 of the selection circuit 6 are closed, and switches SW 2 , SW 3 ,
SW 5 and SW 6 are controlled to be open. In this state, the selection circuit 6 outputs only V R and I R Z R , which are sent to the adder/subtractor 9 as a signal S 1 and to the rectifier circuit (REC) 7 as a signal S 2 . on the other hand,
In the rectifier circuit (REC) 7, the signal S 2 is half-wave rectified and applied to the adder/subtractor 9 as a signal S 3 . In the adder/subtractor 9, e x =V〓−|I〓Z〓| from the signals S 1 and S 3
is obtained and compared with a constant value e r in the comparator (LD) 10, and the output S 4 becomes S 4 =
1. When V〓−|I〓Z〓|<e r, S 4 =0. Step a2 in FIG. 4 introduces the signal S4 and performs branch processing according to its value. That is, when S 4 = 1, the process branches to step a 4 and the count value of the counter is set to 0.
to be reset. On the other hand, in step a 2 S 4
When =0, the process branches to step a3 and the count value of the counter is incremented by 1. In step a5 , it is determined whether the count value exceeds a predetermined value M or not. In steady state, the reset period of the counter is approximately 360 degrees in electrical angle, so
The value of M above is selected to be 360°+α. step a 5
Step when the count value exceeds M in
Branch to a 6-1 and send out protection output S 5R as 1.
Also, if the count value does not reach M, step
a Branch to 6-2 and perform processing to reset the protection output S5R to 0. After that, the process branches to step a7 . In step a7 , the control signal S6 is sent out again in the same manner as in step a1 , switches SW2 and SW5 in the selection circuit 6 are closed, and the following steps are performed.
The processing up to step a18 is carried out in a manner similar to steps a1 to a6 described above. In step a19 , processing such as automatic monitoring calculation is performed, and then the process returns to step a1 , and the series of processes described above are repeated at regular intervals.
以上第3図の説明において比較回路8では信号
S1とS3とを加減算器9によつて合成した後、比較
器10において基準量erとの大小関係比較を行な
う構成としたが、比較回路はこの構成に限定され
るものではない。即ち、信号S1あるいはS3と基準
量erとを加減算器9にて合成して後、比較器10
にて信号S3あるいはS1と大小比較をする構成とし
てもよい。更に、信号S1,S3及び基準erとを同時
に加減算器に導入するようにしてもよい。 In the above explanation of FIG. 3, the comparator circuit 8
Although S 1 and S 3 are combined by the adder/subtractor 9 and then compared in magnitude with the reference amount er in the comparator 10 , the comparison circuit is not limited to this configuration. That is, after combining the signal S 1 or S 3 and the reference amount e r in the adder/subtractor 9, the comparator 10
The configuration may be such that the magnitude is compared with the signal S 3 or S 1 at . Furthermore, the signals S 1 , S 3 and the reference e r may be simultaneously introduced into the adder/subtractor.
第5図は信号波形図を示し、信号S1をV〓、信号
S3を|I〓Z〓|して、スイツチSW1,SW4が閉路状態
を維持した場合の波形図である。そしてV〓、I〓Z〓の
各R、S、Tによる3種の入力量は制御信号S6に
よつてサイクリツクに導入され、比較器10への
入力exは時系列的に与えられる。即ちex=(V〓−
|I〓Z〓|)波形の各時点t=t0、t1、t2…なる値が
比較器(LD)10に対して順次入力され、一定
値erと比較される。 Figure 5 shows the signal waveform diagram, where the signal S 1 is V〓, the signal
This is a waveform diagram when the switches SW 1 and SW 4 maintain the closed circuit state by changing S 3 to |I〓Z〓|. The three input quantities of R, S, and T of V〓, I〓Z〓 are cyclically introduced by the control signal S6 , and the input ex to the comparator 10 is given in time series. That is, e x = (V〓−
|I〓Z〓|) Values at each time point t=t 0 , t 1 , t 2 . . . of the waveform are sequentially input to the comparator (LD) 10 and compared with a constant value e r .
即ち、図においてt=t0及びt1では一定値er以
下であるが、t=t2においてはerを越えており、
したがつて比較回路8の出力S4は、S4=1を送出
する。しかし定常状態では1サイクルtc後tC+2に
おいても依然としてerを越えるが、系統異常が発
生した次のサイクルt=t2C+2にあつては、ex<er
となつてS4=0が送出されるようになる。このこ
とはR、S、Tの各相夫々について時系列的に行
なわれ、MPU11はそれらを識別しながら信号
S4をとり込んでゆく。以上の動作により、V〓−|
I〓Z〓|の大きさが所定値以下になる期間が電気角度
360゜+α以上継続した時に動作出力が得られ、第
1図々示位相特性が実現される。 That is, in the figure, at t = t 0 and t 1 , it is less than the constant value e r , but at t = t 2 , it exceeds e r ,
The output S 4 of the comparison circuit 8 therefore delivers S 4 =1. However, in the steady state, e r is still exceeded even at t C+2 after one cycle t c , but in the next cycle t=t 2C+2 when a system abnormality occurs, e x < e r
As a result, S 4 =0 is transmitted. This is done chronologically for each phase of R, S, and T, and the MPU 11 identifies the signals while identifying them.
Incorporating S 4 . By the above operation, V〓−|
The period during which the magnitude of I〓Z〓| is less than a predetermined value is the electrical angle
When the angle continues for 360°+α or more, an operational output is obtained and the phase characteristics shown in Figure 1 are realized.
第6図は他の実施例構成図である。図中の符号
6ないし11及びその他の信号は第3図に対応し
ている。(REF)12は基準量発生回路であつて
比較器(LD)10に接続され、MPU11からの
制御信号S7によつて基準量erを変化させるよう構
成される。したがつてMPU11からは選択回路
6に対する制御信号S6と基準量発生回路(REF)
12に対する制御信号S7とを出力し、比較回路か
らの出力S4を導入し、前記第3図において説明し
たと同様な保護演算を行なう。 FIG. 6 is a block diagram of another embodiment. Reference numerals 6 to 11 and other signals in the figure correspond to those in FIG. (REF) 12 is a reference quantity generating circuit, which is connected to the comparator (LD) 10 and configured to change the reference quantity e r in response to a control signal S 7 from the MPU 11 . Therefore, the MPU 11 sends a control signal S6 to the selection circuit 6 and a reference amount generation circuit (REF).
The control signal S 7 for 12 is outputted, the output S 4 from the comparator circuit is introduced, and the same protection operation as explained in FIG. 3 is performed.
第7図は基準量発生回路の実施例である。即
ち、基準量発生回路12としては周知のデジタ
ル/アナログ変換回路を利用したものであり、
MPU11からの制御信号S7によりデジタル入力
D1Nに対して所定のデジタルコードを与え、前記
デジタルコードに対応したアナログ信号が基準量
erとしてVoutより出力される。 FIG. 7 shows an embodiment of the reference amount generating circuit. That is, a well-known digital/analog conversion circuit is used as the reference amount generating circuit 12.
Digital input via control signal S7 from MPU11
A predetermined digital code is given to D 1N , and the analog signal corresponding to the digital code is the reference amount.
Output from Vout as e r .
そしてデジタル入力D1Nに与えるデジタルコー
ドは保護継電器の整定値であり、MPU11の外
部よりデジタルスイツチ等によつて上記整定値に
相当するコードを与えMPU11を介して基準量
発生回路12に与えるようにしてもよい。又、上
記デジタルスイツチ等の出力を直線基準量発生回
路12に与え、これを比較器(LD)10の基準
量として与えるようにしてもよい。 The digital code given to the digital input D 1N is the setting value of the protective relay, and a code corresponding to the above setting value is given from outside the MPU 11 by a digital switch or the like, and is given to the reference amount generation circuit 12 via the MPU 11. It's okay. Alternatively, the output of the digital switch or the like may be supplied to the linear reference quantity generating circuit 12, and this may be supplied as the reference quantity to the comparator (LD) 10.
第8図は他の実施例構成図である。図中の符号
6,8,9,10,11は第6図に対応してい
る。(REC1)13は整流回路であつて正波のみ通
過させる。(REC2)14は同じく整流回路であつ
て負波のみ通過させる。15は第2の選択回路で
あつてスイツチSW7,SW8よりなり、その切換え
制御はMPU11からの制御信号S7によつて行な
われる。16は第3の選択回路であつて、基準量
+erに対するスイツチSW9と基準量−erに対する
スイツチSW10とを有している。そしてこれらは
MPU11からの制御信号S8によつて行なわれる。
なおMPU11からの制御信号S6によつてV〓R、
V〓S、V〓Tを切換えて信号S1を導出すること及びI〓R
Z〓R、I〓SZ〓S、I〓TZ〓Tを切換えて信号S2を導出する
こと
は前記した通りである。 FIG. 8 is a block diagram of another embodiment. Reference numerals 6, 8, 9, 10, and 11 in the figure correspond to those in FIG. (REC 1 ) 13 is a rectifier circuit that allows only positive waves to pass through. (REC 2 ) 14 is also a rectifier circuit that allows only negative waves to pass through. Reference numeral 15 denotes a second selection circuit consisting of switches SW 7 and SW 8 , whose switching is controlled by a control signal S 7 from the MPU 11. Reference numeral 16 denotes a third selection circuit, which has a switch SW 9 for the reference amount + er and a switch SW 10 for the reference amount -er . and these are
This is performed using a control signal S8 from the MPU 11.
In addition, by the control signal S6 from the MPU 11, V〓R ,
Deriving the signal S 1 by switching V〓 S , V〓 T and I〓 R
As described above, the signal S 2 is derived by switching Z〓 R , I〓 S Z〓 S , I〓 T Z〓 T.
第9図は比較器(LD)10の入力exの生成過
程を示すタイミングチヤートである。I〓Z〓の正波|
I〓Z〓|+、負波|I〓Z〓|-を用いてV〓−|I〓Z〓|
±を形成
し比較器(LD)10に与えられる。基準量+er
あるいは−erとの大きさ比較はMPU11からの
制御信号S7,S8によつて夫々V〓−|I〓Z〓|+及びV〓
−|I〓Z〓|-が選択されて行なわれる。 FIG. 9 is a timing chart showing the process of generating the input e x of the comparator (LD) 10. Positive wave of I〓Z〓|
Using I〓Z〓| + , negative wave|I〓Z〓| - , V〓−|I〓Z〓|
± is formed and applied to the comparator (LD) 10. Reference amount + e r
Alternatively, the magnitude comparison with −er can be performed using the control signals S 7 and S 8 from the MPU 11, respectively.
−|I〓Z〓| - is selected and executed.
第10図はプログラム処理を示すフローチヤー
トの一実施例である。図において、ステツプb1で
はMPU11から制御信号S6を送出して選択回路
6の入力を切換え、次のステツプb2では制御信号
S7,S8を送出し、第2の選択回路15のスイツチ
SW7を閉、第3の選択回路16のスイツチSW9を
閉とすることにより、夫々I〓Z〓の正波及び基準量+
erが選択される。ステツプb3〜b6は第4図で説明
したステツプa2〜a5と同様であり、ステツプb7に
おいては第2の選択回路15によるスイツチSW8
と第3の選択回路16によるスイツチSW10とが
共に閉に制御され、I〓Z〓の負波及び基準量−erが選
択される。 FIG. 10 is an embodiment of a flowchart showing program processing. In the figure, in step b1 , the MPU 11 sends a control signal S6 to switch the input of the selection circuit 6, and in the next step b2 , the control signal S6 is sent out from the MPU 11 to switch the input of the selection circuit 6.
S 7 and S 8 are sent out, and the switch of the second selection circuit 15 is activated.
By closing SW 7 and closing switch SW 9 of the third selection circuit 16, the positive wave of I〓Z〓 and the reference amount +
e r is selected. Steps b3 to b6 are similar to steps a2 to a5 explained in FIG .
and the switch SW 10 by the third selection circuit 16 are both controlled to close, and the negative wave of I〓Z〓 and the reference amount -er are selected.
そしてステツプb8におけるS4の分岐ステツプ
は、S4=0のときカウンタNCNT1を0にリセツ
トするステツプb10に、S4=1のときカウンタ
NCNT1を+1アツプさせるステツプb9のいずれ
かを選択せしめる。即ち、正波入力のときはS4が
0のときにカウンタPCNT1をアツプさせ、負波
入力のときはS4が1のときにカウンタNCNT1を
アツプさせ、前記両カウンタが夫々所定値Mを越
えたとき、ステツプb12-1において保護出力S5Rを
1として出力せしめる。以下の各ステツプb13〜
b36は、今迄述べたステツプb1〜b12に準じて処理
される。その後、ステツプb37において他の処理
が行なわれ、ステツプb1にプログラムは戻る。 Then, the branching step of S 4 in step b 8 leads to step b 10 which resets the counter NCNT 1 to 0 when S 4 =0, and resets the counter NCNT 1 to 0 when S 4 =1.
Select one of Step b 9 to increase NCNT 1 by +1. That is, when a positive wave is input, the counter PCNT 1 is turned up when S 4 is 0, and when a negative wave is input, the counter NCNT 1 is turned up when S 4 is 1, and both counters are set to the predetermined value M. When the value exceeds 1, the protection output S5R is set to 1 and output in step b12-1 . Each step b 13 below
Step b36 is processed in accordance with steps b1 to b12 described so far. Thereafter, other processing is performed in step b37 , and the program returns to step b1 .
第11図はプログラム処理を示す他の実施例フ
ローチヤートを示す。本実施例はS4が0→1に変
化したことによりカウントアツプを開始する場合
である。即ち、図において、ステツプc1は選択回
路6への制御信号S6の内容により、ステツプc2及
びc4に分岐する処理を行なう。ここでスイツチ
SW1,SW4を閉にした後ステツプc2へ進み、取込
まれたS4を読み取つて、S4=0のとき、即ち、比
較器(LD)10入力exが一定値erを越えている
ときにはステツプc3に分岐する。そしてここでは
条件ラベルZ1の符号によつて分岐先が決定され
る。第5図において、今取込まれた信号S4が時点
t=t2であつたとすると、これより1つ前の時点
t=t1ではex<erゆえ、第11図々示ステツプc2
の分岐ではステツプc4へ進んで条件ラベルZ1は0
に設定され、その後ステツプc7への分岐が行なわ
れる。したがつてt=t2の時点におけるステツプ
c3の分岐はステツプc5へ進み、ステツプc5におい
て、Z1=1なる再設定、即ち、Z1が0→1とな
る。そしてカウンタCNT1を0に設定するステツ
プc6を経て、ステツプc7において1ずつ増加する
カウントアツプが行なわれる。ステツプc8におい
てはこのカウント値が設定値Mに達しないうちは
ステツプc9-2へ進んで保護出力S5R=0としつつ
ステツプc10に進むが、設定値Mを越えるとステ
ツプc9-1に進み保護出力S5Rを1として出力する。
例えば演算サイクルが電気角4゜であるとすると
(第5図において50Hz系統でt1−t0=0.22ms相
当)上記カウント値は90+αカウントに相当する
ことになる。以下の各ステツプc10〜c27は、今迄
述べたステツプc1〜c9に準じて処理される。その
後、ステツプc28において他の処理が行なわれ、
プログラムはステツプc1に戻ることは前記実施例
の通りである。上記した説明では一定周期のプロ
グラム処理によるカウンタ方式にて行なつてきた
が、このカウンタ機能をMPU外部のハードウエ
アによるタイマに委ねてもよい。即ち、カウント
アツプする場合にハードウエアによるタイマのカ
ウント開始信号をMPUより出力せしめ、タイマ
が設定値に達したときにMPUにその旨を告知さ
せる方式である。 FIG. 11 shows a flowchart of another embodiment showing program processing. In this embodiment, the count-up is started when S4 changes from 0 to 1. That is, in the figure, step c1 performs processing that branches to steps c2 and c4 depending on the content of the control signal S6 to the selection circuit 6. switch here
After closing SW 1 and SW 4 , proceed to step c 2 and read the captured S 4. When S 4 = 0, that is, the input e x of the comparator (LD) 10 has a constant value e r. If it is exceeded, branch to step c3 . Here, the branch destination is determined by the sign of the condition label Z1 . In FIG. 5, if the signal S4 that has just been captured is at time t= t2 , then at the time t= t1 one before this, e x < e r , so step c shown in FIG. 2
At the branch, proceed to step c 4 and condition label Z 1 is 0.
is set, and then a branch is made to step c7 . Therefore, the step at time t=t 2
The branch of c3 proceeds to step c5 , where Z1 is reset to 1 , that is, Z1 changes from 0 to 1. After passing through step c6 in which the counter CNT1 is set to 0, a count-up is performed in which the counter is incremented by one in step c7 . In step c8 , as long as this count value does not reach the set value M, the process proceeds to step c9-2 , where the protective output S5R is set to 0, and the process proceeds to step c10 , but when it exceeds the set value M, the process proceeds to step c9-2. Proceed to 1 and output the protection output S 5R as 1.
For example, if the calculation cycle is 4 degrees electrically (equivalent to t 1 −t 0 =0.22 ms in the 50 Hz system in FIG. 5), the above count value corresponds to 90+α counts. The following steps c 10 to c 27 are processed in accordance with steps c 1 to c 9 described so far. Thereafter, other processing is performed in step c28 ,
As in the previous embodiment, the program returns to step c1 . In the above explanation, a counter method using program processing at a constant cycle has been used, but this counter function may be entrusted to a timer using hardware outside the MPU. That is, when counting up, the MPU outputs a count start signal for a hardware-based timer, and when the timer reaches a set value, the MPU is notified of this fact.
第12図は他の実施例構成図である。図中の符
号6,11,13,14は第8図に対応してい
る。8−1は正波用比較回路、8−2は負波用比
較回路であつて前記各回路内には加減算回路9−
1,9−2及び比較回路10−1,10−2を有
している。S3-1,S3-2は正波用整流回路(FEC1)
13及び負波用整流回路(REC2)14の各出力
であつて夫々加減算回路9−1,9−2に入力さ
れる。 FIG. 12 is a configuration diagram of another embodiment. Reference numerals 6, 11, 13, and 14 in the figure correspond to those in FIG. 8-1 is a comparison circuit for positive waves, 8-2 is a comparison circuit for negative waves, and each circuit includes an addition/subtraction circuit 9-.
1, 9-2 and comparison circuits 10-1, 10-2. S 3-1 and S 3-2 are positive wave rectifier circuits (FEC 1 )
13 and the negative wave rectifier circuit (REC 2 ) 14, and are input to addition/subtraction circuits 9-1 and 9-2, respectively.
したがつて正波用整流回路(REC1)13に導
入されたI〓Z〓量とV〓量であるS1信号は加減算回路9
−1に、負波用整流回路(REC2)14に導入さ
れたI〓Z〓量とV〓量であるS1信号は加減算回路9−2
に夫々導入され、各基準量+er、−erと大小比較
が行なわれて信号S4-1,S4-2としてMPU11に
導入され、上記したフローチヤートにしたがつた
演算処理が行なわれる。 Therefore, the S1 signal, which is the I〓Z〓 quantity and the V〓 quantity introduced into the positive wave rectifier circuit (REC 1 ) 13, is sent to the addition/subtraction circuit 9.
-1, the S1 signal, which is the I〓Z〓 quantity and the V〓 quantity introduced into the negative wave rectifier circuit (REC 2 ) 14, is sent to the addition/subtraction circuit 9-2.
are introduced into the MPU 11 as signals S 4-1 and S 4-2 , and are subjected to arithmetic processing according to the flowchart described above. .
第13図は整流回路の実施例である。即ち、本
実施例においては選択回路を用いて正波整流出力
と負波整流出力とを導出しようとするものであ
る。図において(LD)17は比較器であつて選
択回路6からの信号S2が0Vと比較され、信号S2
の正波期間にのみ信号S9が出力される。18は選
択回路であつて信号S2がスイツチSW12に入力さ
れ、同時にスイツチSW11には0Vが入力されてい
る。上記信号S9によつてこれら2つのスイツチ
SW11,SW12が開閉制御され出力信号S3′を得る。
即ち、信号S9が送出される正波入力の時にはスイ
ツチSW12が閉となつてS2がS3′として出力され、
一方、信号S9が送出されない負波入力の時にはス
イツチSW11が閉となつて0VがS3′として出力され
る。 FIG. 13 shows an embodiment of the rectifier circuit. That is, in this embodiment, a selection circuit is used to derive a positive wave rectified output and a negative wave rectified output. In the figure, (LD) 17 is a comparator in which the signal S 2 from the selection circuit 6 is compared with 0V, and the signal S 2
The signal S9 is output only during the positive wave period. Reference numeral 18 denotes a selection circuit, in which the signal S2 is inputted to the switch SW12 , and at the same time, 0V is inputted to the switch SW11 . These two switches are activated by the above signal S9 .
SW 11 and SW 12 are controlled to open and close to obtain an output signal S 3 '.
That is, when the signal S 9 is a positive wave input, the switch SW 12 is closed and S 2 is output as S 3 '.
On the other hand, when the signal S9 is a negative wave input and is not sent out, the switch SW11 is closed and 0V is output as S3 '.
第14図は更に他の実施例構成図である。図中
の符号8ないし11及び16は第8図に対応して
いる。19は第1の選択回路であつて入力量
VR、VS、VT及び0Vが入力され、MPU11から
の制御信号S10によつてスイツチSW13ないし
SW19を切換え、以下に示す各電気量が第一の加
減算回路21の出力として得られる。即ち、
SW13,SW17閉の時、V〓R−V〓S、SW14,SW18閉の
時V〓S−V〓T、SW15,SW16閉の時、V〓T−V〓Sが夫々
Δ量として比較回路8に入力される。一方、
SW13,SW19閉の時V〓R、SW14,SW19閉の時V〓S、
SW15,SW19閉の時V〓Tが夫々量として比較回路
8に入力される。20は第2の選択回路であつて
前記同様にI〓RZ〓R,I〓SZ〓S,I〓TZ〓T及び0VがMPU
11か
らの制御信号S10によつて第2の加減算回路22
の出力として以下に示す電気量が得られる。即
ち、SW20,SW24閉の時I〓RZ〓R−I〓SZ〓R、SW21,SW25
閉の時I〓SZ〓S−I〓TZ〓T、SW22,SW23閉の時I〓TZ〓T
−I〓RZ〓R
が夫々Δ量として整流回路(REC)7に入力さ
れる。一方、SW20,SW26閉の時I〓RZ〓R、SW21,
SW26閉の時I〓SZ〓S、SW22,SW26閉の時I〓TZ〓Tが夫々
量として整流回路(REC)7に入力される。
以下の動作は第3図あるいは第8図の場合とほゞ
同一であるので省略するが、比較器(LD)10
の基準量はMPU11より制御信号S8を用いてK
あるいは√3Kなる量の切換えが選択回路16に
よつて行なわれる。即ち、Δ量が入力された時に
はスイツチSW10は閉として√3Kを、量が入
力された時にはスイツチSW9を閉としてKが送出
される。そして前記基準量と加減算器9出力との
大小関係が比較器10によつて行なわれ、MPU
11によつて演算処理される。 FIG. 14 is a configuration diagram of still another embodiment. Reference numerals 8 to 11 and 16 in the figure correspond to those in FIG. 19 is the first selection circuit and input amount
V R , V S , V T and 0V are input, and the control signal S 10 from the MPU 11 causes the switches SW 13 to
By switching SW 19 , the following electric quantities are obtained as outputs of the first addition/subtraction circuit 21. That is,
When SW 13 and SW 17 are closed, V〓 R −V〓 S , When SW 14 and SW 18 are closed, V〓 S −V〓 T , When SW 15 and SW 16 are closed, V〓 T −V〓 S Each of these is input to the comparator circuit 8 as a Δ amount. on the other hand,
SW 13 , SW 19 closed V〓 R , SW 14 , SW 19 closed V〓 S ,
When SW 15 and SW 19 are closed, V〓T is input to the comparator circuit 8 as a quantity, respectively. 20 is the second selection circuit, and similarly to the above, I〓 R Z〓 R , I〓 S Z〓 S , I〓 T Z〓 T and 0V are the MPU
The second addition/subtraction circuit 22 is controlled by the control signal S 10 from 11.
The amount of electricity shown below is obtained as the output. That is, when SW 20 and SW 24 are closed, I〓 R Z〓 R −I〓 S Z〓 R , SW 21 , SW 25
When closed I〓 S Z〓 S −I〓 T Z〓 T , SW 22 , SW 23 When closed I〓 T Z〓 T
−I〓 R Z〓 R
are each input to the rectifier circuit (REC) 7 as a Δ amount. On the other hand, when SW 20 and SW 26 are closed, I〓 R Z〓 R , SW 21 ,
When SW 26 is closed, I〓 S Z〓 S , when SW 26 is closed, I〓 T Z〓 T are respectively input to the rectifier circuit (REC) 7 as quantities.
The following operation is almost the same as that in Figure 3 or Figure 8, so it will be omitted, but the comparator (LD) 10
The reference amount of K is determined using the control signal S8 from the MPU11.
Alternatively, switching by an amount of √3K is performed by the selection circuit 16. That is, when the amount Δ is input, the switch SW 10 is closed and √3K is sent out, and when the amount is input, the switch SW 9 is closed and K is sent out. Then, the comparator 10 determines the magnitude relationship between the reference amount and the output of the adder/subtractor 9, and the MPU
11.
そして上記説明では電流入力I〓Z〓は選択回路へ入
力後に整流回路に導かれる構成としたが、この大
きさを可変させるように選択回路の前段あるいは
次段に可変利得回路を挿入し、この出力を整流回
路に送出するようにすればインピーダンスZ〓を可
変とすることができる。 In the above explanation, the current input I〓Z〓 is input to the selection circuit and then guided to the rectifier circuit, but in order to vary the magnitude, a variable gain circuit is inserted before or after the selection circuit, and this By sending the output to a rectifier circuit, the impedance Z can be made variable.
第15図は更に他の実施例構成図である。即
ち、前記実施例が7チヤンネルを有する2つの選
択回路を用いて量及びΔ量を得る構成としたの
に対して本実施例では3チヤンネルを用いた構成
により行なおうとするものである。図中の符号
8,11,16は第14図に対応している。23
は第1の選択回路であつて電圧入力V〓R、V〓S、V〓T
が入力される。24は第2の選択回路であつて電
流入力I〓RZ〓R、I〓SZ〓S、I〓TZ〓Tが夫々入力される
。25
は第1の保持回路であつて、第1の選択回路23
からV〓Rをとり込んで保持し、次にV〓Sをとり込み、
これらにより加減算回路27にΔ量V〓R−V〓Sを形
成する。そしてこれらはMPU11からの制御信
号S10によつてとり込み動作をし、次に前記保持
回路25の保持電圧は制御信号S11によりリセツ
トされる。同様の動作は電流入力の第2の選択回
路24に対しても行なわれる。その他の動作は前
記した通りである。 FIG. 15 is a configuration diagram of still another embodiment. That is, whereas the previous embodiment had a configuration in which the quantity and the Δ quantity were obtained using two selection circuits having 7 channels, this embodiment uses a configuration using 3 channels. Reference numerals 8, 11, and 16 in the figure correspond to those in FIG. 23
is the first selection circuit, and the voltage inputs V〓 R , V〓 S , V〓 T
is input. 24 is a second selection circuit to which current inputs I〓 R Z〓 R , I〓 S Z〓 S , and I〓 T Z〓 T are respectively input. 25
is the first holding circuit, and the first selection circuit 23
Take V〓 R from and hold it, then take V〓 S ,
These form the Δ amount V〓 R −V〓 S in the addition/subtraction circuit 27 . These take in and operate in accordance with a control signal S10 from the MPU 11, and then the holding voltage of the holding circuit 25 is reset by a control signal S11 . A similar operation is performed for the second selection circuit 24 for current input. Other operations are as described above.
第16図はプログラム処理の他の実施例であ
る。本実施例においては保護継電器の信頼性の観
点からS4=1が連続n回(nは整数)続いた時の
みS4=0でカウンタをカウントアツプするように
している。したがつて第4図のフローチヤートに
おいて、ステツプa2の分岐ルーチンにステツプ
a20、a21、a22、a23を追加したものであり、同様
の追加はステツプa8及びa14の分岐ルーチンに対
しても行なわれる。 FIG. 16 shows another example of program processing. In this embodiment, from the viewpoint of reliability of the protective relay, the counter is incremented with S 4 =0 only when S 4 =1 continues n times (n is an integer). Therefore, in the flowchart of FIG .
a 20 , a 21 , a 22 , and a 23 are added, and similar additions are made to the branch routines of steps a 8 and a 14 .
先ず、ステツプa2においてS4=1を読み取つた
時にはステツプa20においてカウンタLを+1と
する。次のカウンタa21においてカウント値Lが
所定値nに達したか否かを判断し、nに達したな
らばステツプa22においてカウンタLを0にリセ
ツトした後、第4図で説明したステツプa5以降の
処理が行なわれる。次のS4の読み取りサイクルで
ステツプa2にてS4=0と判定されれば、カウンタ
Lはすでに0にリセツトされているので、ステツ
プa23の分岐はステツプa3に移り、カウンタ
CNT1を+1だけカウントアツプさせる。即ち、
S4=1が連続n回続いた時にのみ、S4=0の期間
をカウントアツプするようにしている。 First, when S 4 =1 is read at step a2 , the counter L is set to +1 at step a20 . At the next counter a21 , it is determined whether the count value L has reached a predetermined value n, and if it has reached n, the counter L is reset to 0 at step a22 , and then step a explained in FIG. Processing from 5 onwards is performed. If S 4 =0 is determined at step a 2 in the next S 4 read cycle, the counter L has already been reset to 0, so the branch of step a 23 moves to step a 3 and the counter L is reset to 0.
Count up CNT 1 by +1. That is,
The period of S 4 =0 is counted up only when S 4 =1 continues n times in a row.
上記説明では導入電気量は量としてきたが、
I〓R、I〓S、I〓Tの代りに零相電流によつて補償したI
〓R+
KI〓O、I〓S+KI〓O、I〓T+KIO(Kは定数)を用いる
よう
にしてもよい。 In the above explanation, the amount of electricity introduced was expressed as a quantity,
I compensated by zero-sequence current instead of I〓 R , I〓 S , I〓 T
〓R +
KI〓 O , I〓 S + KI〓 O , I〓 T + KI O (K is a constant) may be used.
又、電圧量は整流しない構成としたが、電流入
力と同様に整流回路を付加して半波整流後に比較
回路に導入するようにしてもよい。 Further, although the voltage amount is not rectified, a rectifier circuit may be added and the voltage amount may be introduced into the comparison circuit after half-wave rectification, as in the case of current input.
更に、電圧入力のみ、あるいは電流入力のみを
入力するようMPU11からの制御信号を変化さ
せれば単一量継電器機能を追加することもでき
る。即ち、零相電圧量を入力することにより過電
圧継電器を、又、I〓Z〓を入力とする過電流継電器を
夫々容易に得ることが可能である。 Furthermore, a single quantity relay function can be added by changing the control signal from the MPU 11 so that only voltage input or only current input is input. That is, it is possible to easily obtain an overvoltage relay by inputting the zero-sequence voltage amount, and an overcurrent relay using I〓Z〓 as input.
以上説明した如く、本発明によれば電力系統か
らの複数個の電気量を選択回路に導入し、これを
マイクロコンピユータからの信号によつて、これ
らのうちの必要とする単数又は複数個の電気量を
選択して一連の保護演算を行なうよう構成したの
で、3相電気量を導入する3相形電流補償付不足
電圧継電器を極めて簡単なハードウエアにて構成
できるばかりか、単一量継電器特性をも実現可能
であり、装置の縮小化、なかんずく部品点数の減
少は、保護継電器の信頼度向上に寄与すると同時
に、保護継電器の標準化も可能である。
As explained above, according to the present invention, a plurality of electric quantities from the electric power system are introduced into the selection circuit, and the selection circuit selects the necessary one or more electric quantities among them by means of a signal from the microcomputer. Since the configuration is configured to select a quantity and perform a series of protection calculations, not only can a three-phase current-compensated undervoltage relay that introduces three-phase electrical quantities be constructed with extremely simple hardware, but also the characteristics of a single quantity relay can be configured. The reduction in the size of the device, especially the reduction in the number of parts, contributes to improving the reliability of the protective relay, and at the same time, it is possible to standardize the protective relay.
第1図は電流補償付不足電圧継電器の特性図、
第2図は第1図々示特性を得るための従来構成
図、第3図は本発明による保護継電器の一実施例
構成図、第4図は演算プログラムの一実施例フロ
ーチヤート、第5図は信号波形図、第6図は保護
継電器の他の実施例構成図、第7図は基準量発生
回路の一実施例構成図、第8図は保護継電器の他
の実施例構成図、第9図は信号波形図、第10図
は演算プログラムの他の実施例フローチヤート、
第11図は演算プログラムの更に他の実施例フロ
ーチヤート、第12図は保護継電器の他の実施例
構成図、第13図は整流回路の一実施例構成図、
第14図は保護継電器の他の実施例構成図、第1
5図は保護継電器の更に他の実施例構成図、第1
6図は演算プログラムの更に他の実施例フローチ
ヤートである。
6,19,20,23,24……選択回路、1
1……デジタル演算処理部、8,8−1,8−2
……比較回路、7,13,14……整流回路、
9,9−1,9−2,27,28……加減算回
路、12……基準量発生回路。
Figure 1 is a characteristic diagram of an undervoltage relay with current compensation.
FIG. 2 is a conventional configuration diagram for obtaining the characteristics shown in FIG. 1, FIG. 3 is a configuration diagram of an embodiment of the protective relay according to the present invention, FIG. is a signal waveform diagram, FIG. 6 is a configuration diagram of another embodiment of the protective relay, FIG. 7 is a configuration diagram of one embodiment of the reference amount generation circuit, FIG. 8 is a configuration diagram of another embodiment of the protection relay, and FIG. The figure is a signal waveform diagram, and Figure 10 is a flowchart of another embodiment of the calculation program.
FIG. 11 is a flowchart of another embodiment of the calculation program, FIG. 12 is a block diagram of another embodiment of the protective relay, and FIG. 13 is a block diagram of one embodiment of the rectifier circuit.
Fig. 14 is a configuration diagram of another embodiment of the protective relay, the first
Figure 5 is a configuration diagram of yet another embodiment of the protective relay, the first
FIG. 6 is a flowchart of yet another embodiment of the calculation program. 6, 19, 20, 23, 24... selection circuit, 1
1...Digital calculation processing section, 8, 8-1, 8-2
... Comparison circuit, 7, 13, 14 ... Rectifier circuit,
9, 9-1, 9-2, 27, 28...Addition/subtraction circuit, 12...Reference amount generation circuit.
Claims (1)
の電圧及び電流を選択して出力する選択回路と、
前記選択回路からの電流出力を整流する整流回路
と、前記選択回路からの電圧出力と前記整流回路
からの電流出力との合成出力を形成し所定レベル
との大小関係を判別する比較回路と、前記比較回
路出力を入力量とするデジタル演算処理部とをそ
なえ、上記デジタル演算処理部は選択回路に対し
て制御信号を送出し電力系統からの入力電気量を
時系列的に順次選択して出力せしめる手段と、比
較回路出力を導入する手段と、選択回路の特定の
選択制御状態に対応した比較回路出力信号が所定
時間連続して所定の状態にあるか否かを判別し保
護出力を決定する手段とを有することを特徴とす
る保護継電器。 2 所定レベルを発生するために基準量発生回路
をもうけ、デジタル演算処理部からの制御信号に
よつて前記所定レベルを可変とすることを特徴と
する特許請求の範囲第1項記載の保護継電器。 3 電力系統から導入された電気量の内から複数
の電圧及び電流を選択して出力する第1の選択回
路と、前記第1の選択回路からの正波電流出力を
整流する正波整流回路と、負波電流出力を整流す
る負波整流回路と、前記各整流出力を選択する第
2の選択回路と、基準量としての正負各所定レベ
ルを切換える第3の選択回路と、前記第1の選択
回路からの電圧出力と前記第2の選択回路からの
電流出力との合成出力を形成し前記第3の選択回
路出力との大小関係を判別する比較回路と、前記
比較回路出力を入力量とするデジタル演算処理部
とをそなえ、上記デジタル演算処理部は第1の選
択回路に対して制御信号を送出し電力系統からの
入力電気量を時系列的に順次選択して出力せしめ
る手段と、第2の選択回路に対して正波、負波用
整流出力を導出する手段と、第3の選択回路に対
して正負各波基準量を選択することにより比較回
路に導入する手段と、比較回路出力を導入する手
段と、第1の選択回路の特定の選択制御状態に対
応した比較回路出力信号が所定時間連続して所定
の状態にあるか否かを判別し保護出力を決定する
手段とを有することを特徴とする保護継電器。 4 電力系統から導入された電気量の内から複数
の電圧及び電流を選択して出力する選択回路と、
前記選択回路からの正波電流出力を整流する正波
整流回路と、負波電流出力を整流する負波整流回
路と、前記選択回路からの電圧出力と前記正波整
流回路からの電流出力との合成出力を形成しかつ
正の基準量との大小関係を判別する第1の比較回
路と、前記選択回路からの電圧出力と前記負波整
流回路からの電流出力との合成出力を形成しかつ
負の基準量との大小関係を判別する第2の比較回
路と、前記第1及び第2の各比較回路出力を入力
量とするデジタル演算処理部とをそなえ、上記デ
ジタル演算処理部は選択回路に対して制御信号を
送出し電力系統からの入力電気量を時系列的に順
次選択して出力せしめる手段と、選択回路による
特定の選択制御状態に対応した各比較回路出力信
号が所定時間連続して所定の状態にあるか否かを
判別し保護出力を決定する手段とを有することを
特徴とする保護継電器。 5 電力系統から導入された電気量の内から複数
の電圧及び電流を選択して出力する第1及び第2
の選択回路と、前記第1の選択回路からの電圧入
力を導入して、Δの各電圧量を出力する第1の
加減算回路と、前記第2の選択回路からの電流入
力を導入して、Δの各電流を出力する第2の加
減算回路と、前記第2の加減算回路からの電流出
力を整流する整流回路と、前記第1の加減算回路
からの出力と前記整流回路からの出力との合成出
力を形成しかつ、Δ定数を有する基準量との大
小関係を判別する比較回路と、前記比較回路出力
を入力量とするデジタル演算処理部とをそなえ、
上記デジタル演算処理部は第1及び第2の選択回
路に対して制御信号を送出し電力系統からの入力
電気量を時系列的に順次選択して出力せしめる手
段と、基準量を、Δに切換制御する手段と、選
択回路による特定の選択制御状態に対応した比較
回路出力信号が所定時間連続して所定の状態にあ
るか否かを判別し保護出力を決定する手段とを有
することを特徴とする保護継電器。 6 電力系統から導入された電気量の内から複数
の電圧及び電流を選択して出力する第1及び第2
の選択回路と、前記第1及び第2の選択回路出力
を夫々保持する第1及び第2の保持回路と、前記
各保持回路による出力と前記各選択回路からの出
力とを夫々合成する第1及び第2の加減算回路
と、前記各加減算回路からの出力を導入し基準量
との大小関係を判別する比較回路と、前記比較回
路出力を入力量とするデジタル演算処理部とをそ
なえ、上記デジタル演算処理部は第1及び第2の
選択回路に対して制御信号を送出し電力系統から
の入力電気量を時系列的に順次選択して出力せし
める手段と、第1及び第2の保持回路に制御信号
を送出する手段と、基準量を切換制御する手段
と、選択回路による特定の選択制御状態に対応し
た比較回路出力信号が所定時間連続して所定の状
態にあるか否かを判別し保護出力を決定する手段
とを有することを特徴とする保護継電器。[Claims] 1. A selection circuit that selects and outputs a plurality of voltages and currents from among the amounts of electricity introduced from the power system;
a rectifier circuit that rectifies the current output from the selection circuit; a comparison circuit that forms a composite output of the voltage output from the selection circuit and the current output from the rectification circuit and determines a magnitude relationship with a predetermined level; and a digital arithmetic processing section that takes the comparison circuit output as an input quantity, and the digital arithmetic processing section sends a control signal to the selection circuit to sequentially select and output the input electrical quantity from the power system in time series. means for introducing a comparison circuit output; and means for determining whether a comparison circuit output signal corresponding to a specific selection control state of the selection circuit is in a predetermined state continuously for a predetermined period of time and determining a protection output. A protective relay comprising: 2. The protective relay according to claim 1, further comprising a reference amount generating circuit for generating a predetermined level, and the predetermined level being made variable by a control signal from a digital arithmetic processing section. 3. A first selection circuit that selects and outputs a plurality of voltages and currents from among the amounts of electricity introduced from the power system, and a positive wave rectifier circuit that rectifies the positive wave current output from the first selection circuit. , a negative wave rectifier circuit that rectifies the negative wave current output, a second selection circuit that selects each of the rectified outputs, a third selection circuit that switches between positive and negative predetermined levels as reference quantities, and the first selection circuit. a comparison circuit that forms a composite output of a voltage output from the circuit and a current output from the second selection circuit and determines a magnitude relationship with the output of the third selection circuit; and a comparison circuit that uses the output of the comparison circuit as an input amount. a digital arithmetic processing section; the digital arithmetic processing section sends a control signal to the first selection circuit to sequentially select and output the amount of electricity input from the power system in time series; and a second selection circuit. means for deriving rectified outputs for positive waves and negative waves for the third selection circuit; means for introducing the reference amounts of the positive and negative waves into the comparison circuit by selecting reference amounts for each of the positive and negative waves for the third selection circuit; and means for determining whether or not the comparator circuit output signal corresponding to a specific selection control state of the first selection circuit is continuously in a predetermined state for a predetermined period of time and determining a protection output. A protective relay featuring: 4. A selection circuit that selects and outputs a plurality of voltages and currents from among the amounts of electricity introduced from the power system;
a positive wave rectifier circuit that rectifies the positive wave current output from the selection circuit; a negative wave rectifier circuit that rectifies the negative wave current output; and a voltage output from the selection circuit and a current output from the positive wave rectification circuit. a first comparison circuit that forms a composite output and determines a magnitude relationship with a positive reference amount; and a first comparison circuit that forms a composite output of the voltage output from the selection circuit and the current output from the negative wave rectifier circuit and a second comparator circuit that determines the magnitude relationship with a reference quantity; and a digital arithmetic processing section that uses the outputs of the first and second comparator circuits as input quantities, and the digital arithmetic processing section is a selection circuit. means for transmitting a control signal to sequentially select and output the amount of electricity inputted from the electric power system in time series, and each comparison circuit output signal corresponding to a specific selected control state by the selection circuit is continuously transmitted for a predetermined period of time. 1. A protective relay comprising means for determining whether or not a predetermined state is present and determining a protective output. 5. First and second units that select and output a plurality of voltages and currents from the amount of electricity introduced from the power system.
a selection circuit, a first addition/subtraction circuit that receives a voltage input from the first selection circuit and outputs each voltage amount of Δ, and a current input from the second selection circuit, a second addition/subtraction circuit that outputs each current of Δ; a rectification circuit that rectifies the current output from the second addition/subtraction circuit; and a combination of the output from the first addition/subtraction circuit and the output from the rectification circuit. A comparison circuit that forms an output and determines a magnitude relationship with a reference quantity having a Δ constant, and a digital arithmetic processing unit that uses the output of the comparison circuit as an input quantity,
The digital arithmetic processing unit sends a control signal to the first and second selection circuits to sequentially select and output the amount of electricity input from the power system in time series, and the reference amount is switched to Δ. and means for determining a protection output by determining whether or not a comparison circuit output signal corresponding to a specific selected control state by the selection circuit is continuously in a predetermined state for a predetermined period of time. protective relay. 6. First and second units that select and output a plurality of voltages and currents from the amount of electricity introduced from the power system.
a selection circuit, first and second holding circuits that hold outputs of the first and second selection circuits, respectively, and a first holding circuit that combines the outputs of the respective holding circuits and the outputs of the selection circuits, respectively. and a second addition/subtraction circuit, a comparison circuit that introduces the outputs from each of the addition/subtraction circuits and determines the magnitude relationship with a reference amount, and a digital arithmetic processing section that uses the output of the comparison circuit as an input amount, The arithmetic processing unit sends a control signal to the first and second selection circuits to sequentially select and output the amount of electricity input from the power system in a time-series manner, and to the first and second holding circuits. A means for sending out a control signal, a means for switching and controlling a reference amount, and a comparison circuit corresponding to a specific selected control state by a selection circuit Determines and protects whether an output signal is continuously in a predetermined state for a predetermined period of time. A protective relay comprising means for determining an output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011183A JPS58130717A (en) | 1982-01-27 | 1982-01-27 | Protection relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011183A JPS58130717A (en) | 1982-01-27 | 1982-01-27 | Protection relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130717A JPS58130717A (en) | 1983-08-04 |
| JPH0216096B2 true JPH0216096B2 (en) | 1990-04-16 |
Family
ID=11770948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011183A Granted JPS58130717A (en) | 1982-01-27 | 1982-01-27 | Protection relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130717A (en) |
-
1982
- 1982-01-27 JP JP57011183A patent/JPS58130717A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130717A (en) | 1983-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5453903A (en) | Sub-cycle digital distance relay | |
| US10826378B2 (en) | Power conversion apparatus for interconnection with a three-phrase ac power supply | |
| JPH049015B2 (en) | ||
| US4825326A (en) | Digital calculation type differential relay | |
| US10935609B2 (en) | Methods and systems for ground fault detection in a power distribution system | |
| JP6544310B2 (en) | Battery monitoring system | |
| US20120057266A1 (en) | Systems and methods for independent self-monitoring | |
| EP3988945B1 (en) | Method and device for detecting direct current arc, and string inverter | |
| US20160149390A1 (en) | Secure and dependable differential protection for electric power generators | |
| US4885656A (en) | Digital protective relay | |
| CN109655681B (en) | Transformer substation and switch station secondary measurement loop abnormity detection method and system | |
| JPH0216096B2 (en) | ||
| EP4007154A1 (en) | Multiplex power conversion system | |
| CN217034130U (en) | Power grid abnormity detection circuit and electric equipment | |
| JP2969724B2 (en) | Change protection relay | |
| US4464698A (en) | Protective relay | |
| JPH07154920A (en) | Method of detecting single operation | |
| US6584365B1 (en) | Electronic trip device with offset correction means | |
| JP2801770B2 (en) | Monitoring circuit of AC / DC converter | |
| US20040169978A1 (en) | Overcurrent trip device comprising the detection of the waveform of a current to be monitored | |
| EP4693879A1 (en) | Power conversion device | |
| WO2015136699A1 (en) | Power conversion apparatus monitoring apparatus | |
| SU1048559A1 (en) | Loading device | |
| KR0157861B1 (en) | Motor Protection Relay | |
| SU951535A1 (en) | Device for protecting three-phase consumers against phase current asymmetry |