JPH0217865B2 - - Google Patents
Info
- Publication number
- JPH0217865B2 JPH0217865B2 JP53018713A JP1871378A JPH0217865B2 JP H0217865 B2 JPH0217865 B2 JP H0217865B2 JP 53018713 A JP53018713 A JP 53018713A JP 1871378 A JP1871378 A JP 1871378A JP H0217865 B2 JPH0217865 B2 JP H0217865B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- information
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は位相同期回路、さらに詳しくいえば情
報処理装置に使用される磁気記録装置から読み出
された情報に同期した信号を発生する位相同期回
路に関する。
報処理装置に使用される磁気記録装置から読み出
された情報に同期した信号を発生する位相同期回
路に関する。
従来磁気記録装置から読み出された情報に同期
した同期信号を発生する位相同期回路の出力であ
る同期信号は、情報に“０”あるいはドロツプが
あると、それにつづく同期信号の周波数が瞬間的
に低くなる。そのため、読み出し情報に急激なシ
フトが存在した場合、この情報がサンプリングさ
れずにエラーになることが多かつた。
した同期信号を発生する位相同期回路の出力であ
る同期信号は、情報に“０”あるいはドロツプが
あると、それにつづく同期信号の周波数が瞬間的
に低くなる。そのため、読み出し情報に急激なシ
フトが存在した場合、この情報がサンプリングさ
れずにエラーになることが多かつた。
本発明の目的は順次変化する入力情報に欠落等
があつた場合でも、情報をサンプリングするサン
プリングクロツクの変動を極力小さくおさえるこ
とができる位相同期回路を提供することにある。
があつた場合でも、情報をサンプリングするサン
プリングクロツクの変動を極力小さくおさえるこ
とができる位相同期回路を提供することにある。
前記目的を達成するために本発明による位相同
期回路は磁気記録装置の情報再生回路の１部を構
成する、情報に自己同期をかけサンプリングする
位相同期回路において、前記磁気記録装置からの
情報と同期信号との位相差を検出する位相検出器
と、前記位相検出器出力を入力とするローパスフ
イルタと、前記ローパスフイルタ出力に従つて発
振周波数を制御する電圧制御発振器と、前記電圧
制御発振出力を入力し、遅延出力を検査信号とし
て出力し、さらに前記検査信号を遅延させて２次
および３次のサンプリングクロツクを出力する遅
延線と、前記検査信号により前記位相検出器出力
を読み込むデータ検出回路と、前記データ検出回
路出力により前記第２次または第３次のサンプリ
ングクロツクを選択出力する選択回路とから構成
してある。
期回路は磁気記録装置の情報再生回路の１部を構
成する、情報に自己同期をかけサンプリングする
位相同期回路において、前記磁気記録装置からの
情報と同期信号との位相差を検出する位相検出器
と、前記位相検出器出力を入力とするローパスフ
イルタと、前記ローパスフイルタ出力に従つて発
振周波数を制御する電圧制御発振器と、前記電圧
制御発振出力を入力し、遅延出力を検査信号とし
て出力し、さらに前記検査信号を遅延させて２次
および３次のサンプリングクロツクを出力する遅
延線と、前記検査信号により前記位相検出器出力
を読み込むデータ検出回路と、前記データ検出回
路出力により前記第２次または第３次のサンプリ
ングクロツクを選択出力する選択回路とから構成
してある。
前記構成によれば、情報が０またはドロツプし
た場合でも同期信号の瞬間的に変化することを防
止でき磁気記録装置から読み出された情報の再
生、伝達は正確にできるようになり、本発明の目
的は完全に達成される。
た場合でも同期信号の瞬間的に変化することを防
止でき磁気記録装置から読み出された情報の再
生、伝達は正確にできるようになり、本発明の目
的は完全に達成される。
以下図面を参照して本発明をさらに詳しく説明
する。
する。
第１図は本発明による位相同期回路の実施例を
示す回路構成図である。
示す回路構成図である。
図において、１は位相検出器、２はLPF（ロー
パスフイルタ）および３は電圧制御発振器であ
る。これらは位相同期回路として公知の回路であ
る。電圧制御発振器３の出力である同期信号ａは
遅延線４によつて遅延時間（位相）の異なる１
次、２次および３次のサンプリングクロツクであ
る３相信号ｂ，ｃ，ｄに分けられる。これを検査
信号ｂ、先行信号ｃ、標準信号ｄとする。
パスフイルタ）および３は電圧制御発振器であ
る。これらは位相同期回路として公知の回路であ
る。電圧制御発振器３の出力である同期信号ａは
遅延線４によつて遅延時間（位相）の異なる１
次、２次および３次のサンプリングクロツクであ
る３相信号ｂ，ｃ，ｄに分けられる。これを検査
信号ｂ、先行信号ｃ、標準信号ｄとする。
図示してない磁気記録装置からの情報ｅは同期
信号ｆとともに位相検出器１に接続され、その出
力である位相差信号ｇはLPF２およびドロツプ
検知回路６に接続されている。
信号ｆとともに位相検出器１に接続され、その出
力である位相差信号ｇはLPF２およびドロツプ
検知回路６に接続されている。
このドロツプ検知回路６は情報ｅが“０”であ
ることを検出するデータ検出回路であり、立下り
トリガＤ形フリツプフロツプによつて構成され位
相差信号ｇは、ドロツプ検知回路６のＤ入力に接
続される。ドロツプ検知回路６のCP入力には検
査信号ｂが接続され情報ｅが“０”またはドロツ
プの時ドロツプ検知回路６のＱ出力ｈは“０”、
Ｑ出力ｉは“１”になる。
ることを検出するデータ検出回路であり、立下り
トリガＤ形フリツプフロツプによつて構成され位
相差信号ｇは、ドロツプ検知回路６のＤ入力に接
続される。ドロツプ検知回路６のCP入力には検
査信号ｂが接続され情報ｅが“０”またはドロツ
プの時ドロツプ検知回路６のＱ出力ｈは“０”、
Ｑ出力ｉは“１”になる。
出力ｉはAND素子５ａ，５ｂおよびOR素子
５ｃからなるOR回路５に入力され、AND素子５
ａにおいて先行信号ｃと論理積がとられる。一
方、Ｑ出力ｈも同様にAND素子５ｂにおいて標
準信号ｄと論理積がとられる。これらの論理積出
力はさらにOR素子５ｃにおいて論理和がとられ
る。
５ｃからなるOR回路５に入力され、AND素子５
ａにおいて先行信号ｃと論理積がとられる。一
方、Ｑ出力ｈも同様にAND素子５ｂにおいて標
準信号ｄと論理積がとられる。これらの論理積出
力はさらにOR素子５ｃにおいて論理和がとられ
る。
第２図は第１図の回路動作を説明するための波
形図である。波形イは入力情報信号ｅを、ロ，
ハ，ニはそれぞれ検査信号ｂ、先行信号ｃ、標準
信号ｄを、ホは位相検出器出力ｇを、ヘはドロツ
プ検知回路のＱ出力ｈをそしてトは同期信号ｆを
表わしている。波形イにおいて、入力情報ｅが
“１”であるときは位相検出器出力ｇは検査信号
ｂによりドロツプ検知回路６に読み込まれ、Ｑ出
力ｈは“１”となる｛波形ヘ｝。従つてＱ出力ｈ
によりOR回路では、波形ニの標準信号ｄが選択
され波形トの同期信号ｆを出力する。また入力情
報ｅが“０”またはドロツプした時は検査信号ｂ
により、ｇ（“０”）はドロツプ検知回路６に読み
込まれるため出力ｉが“１”となり、今度は先
行信号ｃが選択されて同期信号ｆを出力する。
形図である。波形イは入力情報信号ｅを、ロ，
ハ，ニはそれぞれ検査信号ｂ、先行信号ｃ、標準
信号ｄを、ホは位相検出器出力ｇを、ヘはドロツ
プ検知回路のＱ出力ｈをそしてトは同期信号ｆを
表わしている。波形イにおいて、入力情報ｅが
“１”であるときは位相検出器出力ｇは検査信号
ｂによりドロツプ検知回路６に読み込まれ、Ｑ出
力ｈは“１”となる｛波形ヘ｝。従つてＱ出力ｈ
によりOR回路では、波形ニの標準信号ｄが選択
され波形トの同期信号ｆを出力する。また入力情
報ｅが“０”またはドロツプした時は検査信号ｂ
により、ｇ（“０”）はドロツプ検知回路６に読み
込まれるため出力ｉが“１”となり、今度は先
行信号ｃが選択されて同期信号ｆを出力する。
すなわち上記説明から明らかなように入力情報
“１”の場合は標準信号ｄが、“０”またはドロツ
プした時は先行信号ｃが、同期信号ｆとして発生
させられる。この動作は、入力情報がシフトして
本来存在すべき位置から次のパルス位置までシフ
トした場合についても同様である。
“１”の場合は標準信号ｄが、“０”またはドロツ
プした時は先行信号ｃが、同期信号ｆとして発生
させられる。この動作は、入力情報がシフトして
本来存在すべき位置から次のパルス位置までシフ
トした場合についても同様である。
以上詳しく説明したように本発明による位相同
期回路は、順次変化する入力情報が、０またはド
ロツプした場合に１次の同期信号の変わりにこれ
に先行する同期信号を発生させることにより入力
情報が０またはドロツプの場合でも同期信号が出
力されるので同期信号の周波数変化を極力小さく
おさえることができる。
期回路は、順次変化する入力情報が、０またはド
ロツプした場合に１次の同期信号の変わりにこれ
に先行する同期信号を発生させることにより入力
情報が０またはドロツプの場合でも同期信号が出
力されるので同期信号の周波数変化を極力小さく
おさえることができる。
したがつて、読出情報が急激にシフトした場合
でも入力情報を正確に再生し、伝達することが可
能になるという効果がある。
でも入力情報を正確に再生し、伝達することが可
能になるという効果がある。
第１図は本発明による位相同期回路の実施例を
示す回路図、第２図は、第１図の回路の動作を説
明するための波形図である。 １…位相検出器、２…LPF（ローパスフイル
タ）、３…電圧制御発振器、４…遅延線、５…
OR回路、６…ドロツプ検知回路、ａ…制御電圧
線、ｂ…検査信号線、ｃ…先行信号線、ｄ…標準
信号線、ｅ…情報線、ｆ…同期信号線、ｇ…位相
差信号線、ｈ…Ｑ出力線、ｉ…出力線。
示す回路図、第２図は、第１図の回路の動作を説
明するための波形図である。 １…位相検出器、２…LPF（ローパスフイル
タ）、３…電圧制御発振器、４…遅延線、５…
OR回路、６…ドロツプ検知回路、ａ…制御電圧
線、ｂ…検査信号線、ｃ…先行信号線、ｄ…標準
信号線、ｅ…情報線、ｆ…同期信号線、ｇ…位相
差信号線、ｈ…Ｑ出力線、ｉ…出力線。
Claims (1)
- １ 磁気記録装置の情報再生回路の１部を構成す
る、情報に自己同期をかけサンプリングする位相
同期回路において、前記磁気記録装置からの情報
と同期信号との位相差を検出する位相検出器と、
前記位相検出器出力を入力とするローパスフイル
タと、前記ローパスフイルタ出力に従つて発振周
波数を制御する電圧制御発振器と、前記電圧制御
発振器出力を入力し、遅延出力を検査信号として
出力し、さらに前記検査信号を遅延させて２次お
よび３次のサンプリングクロツクを出力する遅延
線と、前記検査信号により前記位相検出器出力を
読み込むデータ検出回路と、、前記データ検出回
路出力により前記２次または３次のサンプリング
クロツクを選択して前記同期信号として出力する
選択回路とから構成した位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1871378A JPS54111319A (en) | 1978-02-21 | 1978-02-21 | Phase synchronizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1871378A JPS54111319A (en) | 1978-02-21 | 1978-02-21 | Phase synchronizing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54111319A JPS54111319A (en) | 1979-08-31 |
| JPH0217865B2 true JPH0217865B2 (ja) | 1990-04-23 |
Family
ID=11979286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1871378A Granted JPS54111319A (en) | 1978-02-21 | 1978-02-21 | Phase synchronizing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54111319A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181037U (ja) * | 1987-05-14 | 1988-11-22 |
-
1978
- 1978-02-21 JP JP1871378A patent/JPS54111319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54111319A (en) | 1979-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6338584Y2 (ja) | ||
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| US4390801A (en) | Circuit for reproducing a clock signal | |
| JPH0217865B2 (ja) | ||
| JPS6374280A (ja) | 時間軸誤差補正装置 | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JP2595091B2 (ja) | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 | |
| JPS6215998A (ja) | 位相同期クロツク信号発生装置 | |
| JPH0459809B2 (ja) | ||
| JPS5918756Y2 (ja) | 自動位相制御装置 | |
| SU622148A1 (ru) | Устройство выделени информации из частотно-модулированного сигнала | |
| JP2560516B2 (ja) | ディジタル信号処理装置 | |
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JP2669068B2 (ja) | Ｐｌｌ回路 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS61189093A (ja) | 同期回路 | |
| JPS58105659A (ja) | デイジタル復調回路 | |
| JPH11330954A (ja) | デジタルｐｌｌ回路 | |
| JPH0440671A (ja) | Ｐｌｌ装置 | |
| JPS62165436A (ja) | 位相比較器 | |
| JPS5989052A (ja) | ビツト同期回路 | |
| JPS593715A (ja) | デ−タ復調装置 | |
| JPH02256382A (ja) | クロック発生回路 |