JPH0459809B2 - - Google Patents
Info
- Publication number
- JPH0459809B2 JPH0459809B2 JP57177207A JP17720782A JPH0459809B2 JP H0459809 B2 JPH0459809 B2 JP H0459809B2 JP 57177207 A JP57177207 A JP 57177207A JP 17720782 A JP17720782 A JP 17720782A JP H0459809 B2 JPH0459809 B2 JP H0459809B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase comparator
- input signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力信号に異常が生じた時にも正確に
出力信号を出すようにした位相ロツクループ回路
（以下、PLL回路と称す）に関するものである。
出力信号を出すようにした位相ロツクループ回路
（以下、PLL回路と称す）に関するものである。
従来例の構成とその問題点
従来から位相ロツクループ（PLL）技術が広
く用いられている。位相ロツクループは、本来入
力周波数の高周波のジツタ成分を除去するもので
ある。従つて、多少の入力信号の異常に対しても
出力信号は急激に変化しない特性を有する。
く用いられている。位相ロツクループは、本来入
力周波数の高周波のジツタ成分を除去するもので
ある。従つて、多少の入力信号の異常に対しても
出力信号は急激に変化しない特性を有する。
近年、記録媒体から信号を抽出する時に信号か
らクロツクを抽出し、このクロツクでもつて情報
信号を読み取る、いわゆるセルフクロツク抽出に
PLL技術が用いられている。このような場合に
は、非常に正確なクロツク抽出が行なわれなけれ
ば情報に大きなバーストエラーを付加してしま
う。
らクロツクを抽出し、このクロツクでもつて情報
信号を読み取る、いわゆるセルフクロツク抽出に
PLL技術が用いられている。このような場合に
は、非常に正確なクロツク抽出が行なわれなけれ
ば情報に大きなバーストエラーを付加してしま
う。
このように、近年、PLL回路も高性能なもの
が要求されている。
が要求されている。
第１図に基本的なPLL回路の一例を示す。第
１図において、１は入力信号iと出力信号pの位
相を比較する位相比較器であり、その出力は増幅
器２に接続され、増幅器２の出力は電圧−周波数
変換器である電圧制御型発振器３を制御する。こ
の電圧制御型発振器の出力がPLL回路の出力で
あり、この出力はまた位相比較器１にフイードバ
ツクされている。
１図において、１は入力信号iと出力信号pの位
相を比較する位相比較器であり、その出力は増幅
器２に接続され、増幅器２の出力は電圧−周波数
変換器である電圧制御型発振器３を制御する。こ
の電圧制御型発振器の出力がPLL回路の出力で
あり、この出力はまた位相比較器１にフイードバ
ツクされている。
第２図は増幅器２の周波数特性図である。
増幅器２は第２図に示すように、一般にローパ
スフイルタとなつている。系の開ループ利得をＧ
とすると、oがゲイン交点周波数である。oは系
の応答速度を決定する。これは、入力信号のジツ
タを除去するために入力周波数よりも十分低く選
ばれる。しかし、あまり低くすると、系の応答速
度が低くなつてしまう。例えば、高密度記録媒体
では入力信号の周波数は1MHz程度であり、一方、
高速アドレスサーチ等の必要からoは1KHz以上
に選ばれる。即ち、oには上述のような制限が加
えられ、自由に決定できない。o＝1KHzとした
時、第１図において、入力信号iに異常が起こつ
た場合を考える。なお、入力信号のiの変動周波
数は５〜30Hz程度の場合が多い。例えば、この変
動周波数を10Hzとする。
スフイルタとなつている。系の開ループ利得をＧ
とすると、oがゲイン交点周波数である。oは系
の応答速度を決定する。これは、入力信号のジツ
タを除去するために入力周波数よりも十分低く選
ばれる。しかし、あまり低くすると、系の応答速
度が低くなつてしまう。例えば、高密度記録媒体
では入力信号の周波数は1MHz程度であり、一方、
高速アドレスサーチ等の必要からoは1KHz以上
に選ばれる。即ち、oには上述のような制限が加
えられ、自由に決定できない。o＝1KHzとした
時、第１図において、入力信号iに異常が起こつ
た場合を考える。なお、入力信号のiの変動周波
数は５〜30Hz程度の場合が多い。例えば、この変
動周波数を10Hzとする。
第３図は、入力信号iに雑音等の異常がない場
合の位相比較器１の出力である。入力信号iの変
動周波数が10Hzであるから、この位相比較器の出
力の基本周波数は10Hzである。
合の位相比較器１の出力である。入力信号iの変
動周波数が10Hzであるから、この位相比較器の出
力の基本周波数は10Hzである。
しかし、入力信号に異常が発生すると、位相比
較器の出力は第４図の４２のように大きく乱れ
る。系のゲイン交点周波数は1KHzであり、変動
周波数10Hzより十分大きいから、この間に電圧制
御型発振器３の出力周波数は大きくずれてしま
う。このような異常を検出して、第４図の破線４
４のように補間できればよい。もし、oを変動周
波数10Hzに合わすことができれば、このような補
間が可能である。しかし、oは前述したように系
の応答から、そのような低い値に設定できない。
較器の出力は第４図の４２のように大きく乱れ
る。系のゲイン交点周波数は1KHzであり、変動
周波数10Hzより十分大きいから、この間に電圧制
御型発振器３の出力周波数は大きくずれてしま
う。このような異常を検出して、第４図の破線４
４のように補間できればよい。もし、oを変動周
波数10Hzに合わすことができれば、このような補
間が可能である。しかし、oは前述したように系
の応答から、そのような低い値に設定できない。
発明の目的
本発明は、上述のように入力信号に異常が起こ
つた時も出力信号に異常が現われないようにした
PLL回路を提供することを目的とする。
つた時も出力信号に異常が現われないようにした
PLL回路を提供することを目的とする。
発明の構成
本発明は、入力信号と出力信号の位相を比較す
る位相比較器と、共振周波数が入力周波数の変動
成分とほぼ一致した共振をもち、かつローパスフ
イルタの特性を有する共振回路と、前記共振回路
の出力に応じて発振周波数が制御される発振器と
を具備して構成したものである。なお、発振器に
は一般に電圧制御型発振器が用いられる。
る位相比較器と、共振周波数が入力周波数の変動
成分とほぼ一致した共振をもち、かつローパスフ
イルタの特性を有する共振回路と、前記共振回路
の出力に応じて発振周波数が制御される発振器と
を具備して構成したものである。なお、発振器に
は一般に電圧制御型発振器が用いられる。
実施例の説明
以下、本発明の実施例を図面に基いて説明す
る。第５図は本発明の一実施例のブロツク図を示
し、第１図で説明したものと同様の部分は同一の
符号を付している。この第５図において、位相比
較器１はループスイツチ５１の入力側に接続さ
れ、かつ、その出力端は位相異常検出器５２に接
続されている。ループスイツチ５１の出力端は共
振回路５３に接続され、その出力は電圧制御型発
振器３を制御する。
る。第５図は本発明の一実施例のブロツク図を示
し、第１図で説明したものと同様の部分は同一の
符号を付している。この第５図において、位相比
較器１はループスイツチ５１の入力側に接続さ
れ、かつ、その出力端は位相異常検出器５２に接
続されている。ループスイツチ５１の出力端は共
振回路５３に接続され、その出力は電圧制御型発
振器３を制御する。
共振回路５３は第６図に示すような２次系のロ
ーパスフイルタとする。この共振周波数pを入力
信号の変動成分周波数にほぼ一致させる。ループ
が閉じている時の系の応答周波数はゲイン交点周
波数oで決まる。今、第４図ａのような異常が位
相比較器１の出力に現われると、位相異常検出器
５２で異常を検出し、この出力で異常区間、ルー
プスイツチ５１を開とし、ループを切断する。開
ループ時の系の共振は、共振回路５３のpになる
から、共進回路５３の出力は入力信号の変動成分
周波数と丁度一致して変化する。従つて、共振回
路５３の出力は第４図ａの曲線４４のように変化
するので、電圧制御型発振器３の出力はほとんど
傷がない場合と同じように変化する。
ーパスフイルタとする。この共振周波数pを入力
信号の変動成分周波数にほぼ一致させる。ループ
が閉じている時の系の応答周波数はゲイン交点周
波数oで決まる。今、第４図ａのような異常が位
相比較器１の出力に現われると、位相異常検出器
５２で異常を検出し、この出力で異常区間、ルー
プスイツチ５１を開とし、ループを切断する。開
ループ時の系の共振は、共振回路５３のpになる
から、共進回路５３の出力は入力信号の変動成分
周波数と丁度一致して変化する。従つて、共振回
路５３の出力は第４図ａの曲線４４のように変化
するので、電圧制御型発振器３の出力はほとんど
傷がない場合と同じように変化する。
次に、第４図ｂに極めて長い時間に渡る異常が
位相比較器１の出力に現れた時の動作を示す。こ
のような場合にも、共振回路５３の共振周波数が
入力成分の変動成分周波数に一致しているため電
圧制御発振器３の出力はほとんど傷がない場合と
同様に変化する。
位相比較器１の出力に現れた時の動作を示す。こ
のような場合にも、共振回路５３の共振周波数が
入力成分の変動成分周波数に一致しているため電
圧制御発振器３の出力はほとんど傷がない場合と
同様に変化する。
これに対し、単なる異常前の状態を保持する場
合は、異常区間を単に直線的に補間するにすぎ
ず、本発明のように変動周波数に対して正弦波状
に補間することが出来ない。
合は、異常区間を単に直線的に補間するにすぎ
ず、本発明のように変動周波数に対して正弦波状
に補間することが出来ない。
第７図は、本発明の他の実施例を示すブロツク
図である。この第７図において、第４図で説明し
たものと同様のものは同一の符号を付している。
第７図においては第６図の共振回路５３の代りに
縦続接続した１次のローパスフイルタ６１と２次
のバンドパスフイルタ６２からなる共振回路５
３′を用いている。第８図の曲線８１が１次のロ
ーパスフイルタ６１の特性であり、曲線８２が２
次の共振回路の特性である。この２次のバンドパ
スフイルタの共振周波数を入力信号の変動成分の
周波数に合わせておくと、ほぼ第６図の場合と同
様の動作をする。
図である。この第７図において、第４図で説明し
たものと同様のものは同一の符号を付している。
第７図においては第６図の共振回路５３の代りに
縦続接続した１次のローパスフイルタ６１と２次
のバンドパスフイルタ６２からなる共振回路５
３′を用いている。第８図の曲線８１が１次のロ
ーパスフイルタ６１の特性であり、曲線８２が２
次の共振回路の特性である。この２次のバンドパ
スフイルタの共振周波数を入力信号の変動成分の
周波数に合わせておくと、ほぼ第６図の場合と同
様の動作をする。
発明の効果
以上のように本発明は非常に簡単な構成で、極
めて長時間の異常時にも、入力成分の変動に極め
て正確に発振周波数を入力信号の変動周波数成分
に追随させることができるものである。
めて長時間の異常時にも、入力成分の変動に極め
て正確に発振周波数を入力信号の変動周波数成分
に追随させることができるものである。
第１図は従来のPLL回路の一側を示すブロツ
ク図、第２図はその増幅度対周波数特性図、第３
図および第４図は第１図のPLL回路の動作を説
明するための波形図、第５図は本発明の一実施例
を示すブロツク図、第６図は第５図の実施例の利
得対周波数特性図、第７図は本発明の他の実施例
のブロツク図、第８図は第７図の実施例の利得対
周波数特性図である。 １……位相比較器、３……電圧制御型発振器、
５１……ループスイツチ、５２……位相異常検出
器、５３，５３′……共振回路。
ク図、第２図はその増幅度対周波数特性図、第３
図および第４図は第１図のPLL回路の動作を説
明するための波形図、第５図は本発明の一実施例
を示すブロツク図、第６図は第５図の実施例の利
得対周波数特性図、第７図は本発明の他の実施例
のブロツク図、第８図は第７図の実施例の利得対
周波数特性図である。 １……位相比較器、３……電圧制御型発振器、
５１……ループスイツチ、５２……位相異常検出
器、５３，５３′……共振回路。
Claims (1)
- １ 入力信号と出力信号の位相を比較する位相比
較器と、前記位相比較器の出力信号の所定レベル
以上の変化を検出する位相異常検出器と、前記位
相比較器の出力側に接続されたループスイツチ
と、前記ループスイツチの出力側に接続され、か
つ共振周波数が入力周波数の変動成分周波数とほ
ぼ一致した共振をもち、ローパスフイルタの特性
を有する共振回路と、前記共振回路の出力に応じ
て発振周波数が制御される発振器とを具備したこ
とを特徴とする位相ロツクループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177207A JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177207A JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109454A Division JPH0738584B2 (ja) | 1992-04-28 | 1992-04-28 | 位相ロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5966229A JPS5966229A (ja) | 1984-04-14 |
| JPH0459809B2 true JPH0459809B2 (ja) | 1992-09-24 |
Family
ID=16027041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177207A Granted JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966229A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3207016B2 (ja) * | 1993-07-05 | 2001-09-10 | シャープ株式会社 | 半導体レーザ装置の樹脂コーティング方法 |
| JPH0969967A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 撮像装置 |
-
1982
- 1982-10-07 JP JP57177207A patent/JPS5966229A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5966229A (ja) | 1984-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| JPS6342971B2 (ja) | ||
| JPH0459809B2 (ja) | ||
| JPH0863893A (ja) | クロック発生装置 | |
| JP2746727B2 (ja) | 位相同期回路、半導体集積回路および記録再生装置 | |
| JPH0738584B2 (ja) | 位相ロックループ回路 | |
| JP2000261316A (ja) | 位相同期回路 | |
| JPS5966228A (ja) | 位相ロツクル−プ回路 | |
| JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPS6187427A (ja) | フエ−ズロツクル−プ回路 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS62189674A (ja) | デイジタル情報再生装置 | |
| JPS60220627A (ja) | 位相同期回路 | |
| JPS609223A (ja) | 位相同期回路 | |
| JPH0217865B2 (ja) | ||
| JP2669068B2 (ja) | Ｐｌｌ回路 | |
| JPH0479611A (ja) | 位相同期回路 | |
| JPS60130923A (ja) | 可変周波数発振回路 | |
| JPS6224969B2 (ja) | ||
| JPH09213009A (ja) | 再生装置 | |
| JPS63194419A (ja) | 位相同期回路 | |
| JPH0191532A (ja) | 位相同期回路 | |
| JPH01286524A (ja) | Ｐｌｌ保護回路 |