JPH0220167B2 - - Google Patents
Info
- Publication number
- JPH0220167B2 JPH0220167B2 JP58227280A JP22728083A JPH0220167B2 JP H0220167 B2 JPH0220167 B2 JP H0220167B2 JP 58227280 A JP58227280 A JP 58227280A JP 22728083 A JP22728083 A JP 22728083A JP H0220167 B2 JPH0220167 B2 JP H0220167B2
- Authority
- JP
- Japan
- Prior art keywords
- fade
- circuit
- time
- gain
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 11
- 230000004807 localization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Stereophonic System (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
技術分野
本発明はステレオ音響再生装置のフエードイ
ン・アウト回路に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a fade-in/out circuit for a stereo sound reproduction device.
背景技術
フエードイン・アウト回路は音響再生装置の音
響出力がフエードイン指令に応じて徐々に増大
し、フエードアウト指令に応じて徐々に減少する
ように利得を変化せしめるものである。BACKGROUND ART A fade-in/out circuit changes the gain so that the acoustic output of a sound reproduction device gradually increases in response to a fade-in command and gradually decreases in response to a fade-out command.
第1図に左右の2チヤンネルからなるステレオ
音響再生装置におけるフエードイン・アウト回路
の従来例を示す。 FIG. 1 shows a conventional example of a fade-in/out circuit in a stereo sound reproduction device consisting of two left and right channels.
本図においては、ステレオ音響再生装置の各チ
ヤンネルの増幅系にL(左)ch及びR(右)chの
VCA(電圧制御増幅器)1,2が設けられてい
る。一方、抵抗3及びフエードインスイツチ4か
らなるフエードイン指令信号発生回路5がRSフ
リツプフロツプ6のセツト端Sに接続され、抵抗
7及びフエードアウトスイツチ8からなるフエー
ドアウト指令信号発生回路9がRSフリツプフロ
ツプ6のリセツト端Rに接続されている。RSフ
リツプフロツプ6の出力端Qは抵抗10及びコン
デンサ11からなる積分回路12を介してVCA
1,2の制御端に接続されている。 In this figure, the amplification system for each channel of the stereo sound reproduction device includes an L (left) channel and an R (right) channel.
VCAs (voltage controlled amplifiers) 1 and 2 are provided. On the other hand, a fade-in command signal generating circuit 5 consisting of a resistor 3 and a fade-in switch 4 is connected to the set terminal S of the RS flip-flop 6, and a fade-out command signal generating circuit 9 consisting of a resistor 7 and a fade-out switch 8 is connected to the set terminal S of the RS flip-flop 6. Connected to reset terminal R. The output terminal Q of the RS flip-flop 6 is connected to the VCA via an integrating circuit 12 consisting of a resistor 10 and a capacitor 11.
It is connected to the control terminals 1 and 2.
かかる構成の従来のフエードインアウト回路に
おいては先ず、フエードインスイツチ4がオンに
なるとフエードイン指令信号発生回路5の出力電
圧レベル(a)が第2図aの如く電圧+Bからアース
レベルとなりフリツプフロツプ6がセツトされ
る。フリツプフロツプ6のセツトにより出力端Q
の電圧レベル(c)は第2図cの如く低レベルから高
レベルに反転する。この高レベル信号は積分回路
12によつて積分されてVCA1,2の制御端に
供給されるので該制御端の電圧レベル(d)は第2図
dの如く低レベルから徐々に増大して時間T1経
過後に高レベルに達する。故に、VCA1,2の
利得も第2図eの如く時間T1内において−∞か
ら0dBまで徐々に増大してフエードインとなる。 In the conventional fade-in-out circuit having such a configuration, first, when the fade-in switch 4 is turned on, the output voltage level (a) of the fade-in command signal generating circuit 5 changes from voltage +B to the ground level as shown in FIG. 6 is set. By setting the flip-flop 6, the output terminal Q
The voltage level (c) of is inverted from a low level to a high level as shown in FIG. 2c. This high level signal is integrated by the integrating circuit 12 and supplied to the control terminals of VCAs 1 and 2, so that the voltage level (d) at the control terminals gradually increases from a low level as shown in FIG. High levels are reached after T 1 . Therefore, the gains of VCAs 1 and 2 gradually increase from -∞ to 0 dB and fade in within time T1 as shown in FIG. 2e .
次に、フエードアウトスイツチ8がオンになる
とフエードアウト指令信号発生回路9の出力電圧
レベル(b)が第2図bの如く電圧+Bからアースレ
ベルとなりフリツプフロツプ6がリセツトされ
る。フリツプフロツプ6のリセツトにより出力端
Qが高レベルから低レベルに反転する。この低レ
ベル信号が積分回路12によつて積分されるので
VCA1,2の制御端の電圧レベルは高レベルか
ら徐々に減少して時間T1経過後に低レベルに達
する。故に、VCA1,2の利得も第2図eの如
く時間T1内において0dBから−∞まで徐々に減
少してフエードアウトとなる。 Next, when the fade-out switch 8 is turned on, the output voltage level (b) of the fade-out command signal generating circuit 9 changes from the voltage +B to the ground level as shown in FIG. 2b, and the flip-flop 6 is reset. By resetting the flip-flop 6, the output terminal Q is inverted from a high level to a low level. Since this low level signal is integrated by the integrating circuit 12,
The voltage levels at the control terminals of VCA1 and VCA2 gradually decrease from a high level and reach a low level after time T1 has elapsed. Therefore, the gains of VCAs 1 and 2 gradually decrease from 0 dB to -∞ within time T 1 and fade out as shown in FIG. 2e.
ところで、ステレオ音響再生装置においては、
フエードイン及びフエードアウト時にも高いステ
レオ効果が得られると好適である。 By the way, in a stereo sound reproduction device,
It is preferable that a high stereo effect can be obtained also during fade-in and fade-out.
発明の概要
そこで、本発明の目的は、フエードイン及びフ
エードアウト時に高いステレオ効果が得られるス
テレオ音響再生装置のフエードイン・アウト回路
を提供することである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a fade-in/out circuit for a stereo sound reproduction device that can provide a high stereo effect during fade-in and fade-out.
本発明のステレオ音響再生装置のフエードイ
ン・アウト回路は少なくとも2チヤンネルのいず
れか一方の利得の変化開始時点を他方のチヤンネ
ルの利得の変化開始時点よりも所定時間だけ遅延
せしめる遅延手段を含み、フエードイン及びフエ
ードアウト時に音像が移動するようになつている
ことを特徴としている。 The fade-in/out circuit of the stereo sound reproduction apparatus of the present invention includes a delay means for delaying the start point of gain change of at least one of the two channels by a predetermined time period than the start point of gain change of the other channel, and The feature is that the sound image moves during the fade-out.
実施例
以下、本発明の実施例を第3図及び第4図を参
照しつつ説明する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to FIGS. 3 and 4.
第3図において、第1図の回路と同一部分は同
一符号で示されており、フエードイン指令信号発
生回路5はRSフリツプフロツプ6のセツト端S
に接続されると共にワンシヨツトマルチバイブレ
ータ15のトリガ端に接続されている。ワンシヨ
ツトマルチバイブレータ15の出力端Qは抵抗1
6及びコンデンサ17からなる微分回路18を介
してRSフリツプフロツプ19のセツト端Sに接
続されている。一方、フエードアウト指令信号発
生回路9はフリツプフロツプ6のリセツト端Rに
接続されると共にワンシヨツトマルチバイブレー
タ20のトリガ端に接続されている。ワンシヨツ
トマルチバイブレータ20の出力端Qは抵抗21
及びコンデンサ22からなる微分回路23を介し
てフリツプフロツプ19のリセツト端Rに接続さ
れている。フリツプフロツプ6の出力端Qは積分
回路12を介してリバーススイツチ24,25に
接続され、フリツプフロツプ19の出力端Qも積
分回路26を介してリバーススイツチ24,25
に接続されている。リバーススイツチ24,25
は連動し、ノーマル状態に、リバーススイツチ2
4は積分回路12の出力信号をVCA1の制御端
に供給し、リバーススイツチ25は積分回路26
の出力信号をVCA2の制御端に供給する。リバ
ース状態に、リバーススイツチ24は積分回路2
6の出力信号をVCA1の制御端に供給し、リバ
ーススイツチ25は積分回路12の出力信号を
VCA2の制御端に供給する。なお、ワンシヨツ
トマルチバイブレータ15,20の発生パルス幅
を設定するためにワンシヨツトマルチバイブレー
タ15には抵抗27及びコンデンサ28からなる
時定数回路29が設けられ、ワンシヨツトマルチ
バイブレータ20にも抵抗30及びコンデンサ3
1からなる時定数回路32が設けられている。ま
た微分回路18,23は入力パルスの立ち下がり
に応じてトリガパルスを発生する。 In FIG. 3, the same parts as those in the circuit in FIG.
It is also connected to the trigger end of the one-shot multivibrator 15. The output terminal Q of the one-shot multivibrator 15 has a resistor 1
6 and a capacitor 17 to a set terminal S of an RS flip-flop 19. On the other hand, the fade-out command signal generating circuit 9 is connected to the reset terminal R of the flip-flop 6 and also to the trigger terminal of the one-shot multivibrator 20. The output terminal Q of the one-shot multivibrator 20 is connected to a resistor 21.
It is connected to the reset terminal R of the flip-flop 19 via a differentiating circuit 23 consisting of a capacitor 22 and a capacitor 22. The output terminal Q of the flip-flop 6 is connected to the reverse switches 24 and 25 via the integrating circuit 12, and the output terminal Q of the flip-flop 19 is also connected to the reverse switches 24 and 25 via the integrating circuit 26.
It is connected to the. Reverse switch 24, 25
is interlocked and becomes normal state, reverse switch 2
4 supplies the output signal of the integrating circuit 12 to the control terminal of the VCA 1, and the reverse switch 25 supplies the output signal of the integrating circuit 12 to the control terminal of the VCA 1.
The output signal of is supplied to the control end of VCA2. In the reverse state, the reverse switch 24 is connected to the integrating circuit 2.
6 is supplied to the control terminal of VCA 1, and reverse switch 25 supplies the output signal of integration circuit 12 to the control terminal of VCA 1.
Supplied to the control end of VCA2. In order to set the pulse width generated by the one-shot multivibrator 15, 20, the one-shot multivibrator 15 is provided with a time constant circuit 29 consisting of a resistor 27 and a capacitor 28, and the one-shot multivibrator 20 is also provided with a resistor 30 and a time constant circuit 29. capacitor 3
A time constant circuit 32 consisting of 1 is provided. Further, the differentiating circuits 18 and 23 generate trigger pulses in response to the falling edge of the input pulse.
かかる構成の本発明によるフエードイン・アウ
ト回路において、今、リバーススイツチ24,2
5がノーマル状態にあるとする。フエードインス
イツチ4が時点t1においてオンになるとフエード
イン指令信号発生回路5の出力電圧レベル(a)が第
4図aの如く電圧+Bからアースレベルとなり、
このアースレベルがフエードイン指令信号として
フリツプフロツプ6のセツト端Sに供給される。
フエードイン指令信号に応じてフリツプフロツプ
6の出力端Qの電圧レベル(c)が第4図cの如く低
レベルから高レベルに反転する。この高レベル信
号は積分回路12によつて積分され、積分回路1
2の出力電圧(i)は第4図iの如く低レベルから
徐々に増大して時間T3経過後に高レベルに達す
る。ここまでは第1図の従来例の動作と同様であ
る。また時点t1においてフエードイン指令信号に
応じてワンシヨツトマルチバイブレータ15から
第4図dの如くパルス幅T2の方形パルスを発生
する。この方形パルスが微分回路18によつて微
分され、時点t1から時間T2経過後の時点t2に微分
回路18から第4図fの如くトリガパルス(f)がフ
リツプフロツプ19のセツト端Sに供給される。
フリツプフロツプ19はセツトされその出力端Q
の電圧レベル(h)が第4図hの如く低レベルから高
レベルに反転する。この高レベル信号は積分回路
26によつて積分され、積分回路26の出力電圧
(j)は第4図jの如く低レベルから徐々に増大して
時間T3経過後に高レベルに達する。故に、VCA
1の利得は第4図kの如く時点t1からの時間T3内
において−∞から0dBまで徐々に増大し、VCA
2の利得は第4図lの如く時点t2から時間T3内に
おいて−∞から0dBまで徐々に増大する。すなわ
ち、音像が左側定位から徐々に右方向に移動して
中央定位で終了するフエードインとなる。 In the fade-in/out circuit according to the present invention having such a configuration, the reverse switches 24, 2
5 is in the normal state. When the fade-in switch 4 is turned on at time t1 , the output voltage level (a) of the fade-in command signal generating circuit 5 changes from the voltage +B to the ground level as shown in FIG. 4a.
This ground level is supplied to the set end S of the flip-flop 6 as a fade-in command signal.
In response to the fade-in command signal, the voltage level (c) at the output terminal Q of the flip-flop 6 is inverted from a low level to a high level as shown in FIG. 4c. This high level signal is integrated by the integrating circuit 12, and the integrating circuit 1
The output voltage (i) of No. 2 gradually increases from a low level as shown in FIG. 4i and reaches a high level after time T3 has elapsed. The operation up to this point is the same as that of the conventional example shown in FIG. Further, at time t1 , a rectangular pulse having a pulse width T2 is generated from the one-shot multivibrator 15 as shown in FIG. 4d in response to the fade-in command signal. This rectangular pulse is differentiated by the differentiating circuit 18, and at time t2 after time T2 has elapsed from time t1 , the differentiating circuit 18 sends a trigger pulse (f) to the set end S of the flip-flop 19 as shown in FIG. Supplied.
Flip-flop 19 is set and its output Q
The voltage level (h) of is inverted from a low level to a high level as shown in FIG. 4h. This high level signal is integrated by the integrating circuit 26, and the output voltage of the integrating circuit 26 is
(j) gradually increases from a low level as shown in FIG. 4j and reaches a high level after time T3 has elapsed. Therefore, VCA
The gain of 1 gradually increases from −∞ to 0 dB within time T 3 from time t 1 as shown in FIG.
The gain of 2 gradually increases from -∞ to 0 dB within time T 3 from time t 2 as shown in FIG. 4l. That is, a fade-in occurs in which the sound image gradually moves from left localization to the right and ends at central localization.
次に、フエードアウトスイツチ8が時点t3にお
いてオンになるとフエードアウト指令信号発生回
路9の出力電圧レベル(b)が第4図bの如く電圧+
Bからアースレベルとなりこのアースレベルがフ
エードアウト指令信号としフリツプフロツプ6の
リセツト端Rに供給される。フエードアウト指令
信号に応じてフリツプフロツプ6の出力端Qの電
圧レベルが高レベルから低レベルに反転する。こ
の低レベル信号が積分回路12によつて積分さ
れ、積分回路12の出力電圧は高レベルから徐々
に減少して時間T3経過後に低レベルに達する。
また時点t3においてフエードアウト指令信号に応
じてワンシヨツトマルチバイブレータ20から第
4図eの如くパルス幅T2の方形パルスを発生す
る。この方形パルスが微分回路23によつて微分
され、時点t3から時間T2経過後の時点t4に微分回
路23から第4図gの如くトリガパルス(g)がフリ
ツプフロツプ19のリセツト端Rに供給される。
フリツプフロツプ19はリセツトされ、その出力
端Qの電圧レベルが高レベルから低レベルに反転
する。この低レベル信号も積分回路26によつて
積分され、積分回路26の出力電圧は高レベルか
ら徐々に減少して時間T3経過後に低レベルに達
する。故に、VCA1の利得は時点t3からの時間
T3内において0dBから−∞まで徐々に減少し、
VCA2の利得は時点t4からの時間T3内において
0dBから−∞まで徐々に減少する。よつて、音像
が中央定位から徐々に右方向に移動して右側定位
で終了するフエードアウトとなる。 Next, when the fade-out switch 8 is turned on at time t3 , the output voltage level (b) of the fade-out command signal generation circuit 9 becomes voltage ++ as shown in FIG. 4b.
B becomes the ground level, and this ground level is supplied to the reset terminal R of the flip-flop 6 as a fade-out command signal. In response to the fade-out command signal, the voltage level at the output terminal Q of the flip-flop 6 is inverted from a high level to a low level. This low level signal is integrated by the integrating circuit 12, and the output voltage of the integrating circuit 12 gradually decreases from the high level and reaches the low level after time T3 has elapsed.
At time t3 , the one-shot multivibrator 20 generates a rectangular pulse having a pulse width T2 as shown in FIG. 4e in response to the fade-out command signal. This rectangular pulse is differentiated by the differentiating circuit 23, and at time t4 after time T2 has elapsed from time t3 , the differentiating circuit 23 sends a trigger pulse (g) to the reset terminal R of the flip-flop 19 as shown in FIG . Supplied.
Flip-flop 19 is reset and the voltage level at its output Q is inverted from high to low. This low level signal is also integrated by the integrating circuit 26, and the output voltage of the integrating circuit 26 gradually decreases from the high level and reaches the low level after time T3 has elapsed. Therefore, the gain of VCA1 is the time from time t 3
gradually decreases from 0 dB to −∞ within T 3 ,
The gain of VCA2 is within time T 3 from time t 4
Gradually decreases from 0dB to -∞. Therefore, a fade-out occurs in which the sound image gradually moves to the right from the central localization and ends at the right localization.
また、リバーススイツチ24,25がリバース
状態にある場合、フエードイン時には音像が右側
定位から中央定位に移動し、フエードアウト時に
は音像が中央定位から左側定位に移動するように
なる。 Further, when the reverse switches 24 and 25 are in the reverse state, the sound image moves from the right localization to the center localization during fade-in, and the sound image moves from the center localization to the left localization during fade-out.
応用例
第5図は本発明の応用例を示している。本図に
おいては、VCA1,2の他にLch及びRchの
VCA31,32が設けられ、VCA1,2には第
1音楽ソースの信号が供給され、VCA31,3
2には第2音楽ソースの信号が供給される。
VCA1とVCA31との出力信号が混合器33に
よつて合成されて左チヤンネルのパワー系に供給
され、VCA2とVCA32との出力信号が混合器
34によつて合成されて右チヤンネルのパワー系
に供給される。VCA31の制御端にはフリツプ
フロツプ6の出力端が積分回路35を介して接
続され、VCA32の制御端にはフリツプフロツ
プ19の出力端が積分回路36を介して接続さ
れている。この場合、スイツチ8のオン時には
VCA1の利得が第6図aの如く徐々に減少する
と同時にVCA31の利得が第6図cの如く徐々
に増大し、若干遅れてVCA2の利得が第6図b
の如く徐々に減少すると同時にVCA32の利得
が第6図dの如く徐々に増大する。また第6図に
示すようにスイツチ4のオン時にはVCA1の利
得が徐々に増大すると同時にVCA31の利得が
徐々に減少し、若干遅れてVCA2の利得が徐々
に増大すると同時にVCA32の利得が徐々に減
少する。よつて、音像移動交替効果付の自動クロ
スフエーダーが得られる。Application Example FIG. 5 shows an application example of the present invention. In this diagram, in addition to VCA1 and 2, Lch and Rch
VCAs 31 and 32 are provided, VCAs 1 and 2 are supplied with the signal of the first music source, and VCAs 31 and 3 are supplied with the signal of the first music source.
2 is supplied with a signal of a second music source.
The output signals of VCA1 and VCA31 are combined by a mixer 33 and supplied to the left channel power system, and the output signals of VCA2 and VCA32 are combined by a mixer 34 and supplied to the right channel power system. be done. The output end of the flip-flop 6 is connected to the control end of the VCA 31 via an integrating circuit 35, and the output end of the flip-flop 19 is connected to the control end of the VCA 32 via an integrating circuit 36. In this case, when switch 8 is turned on,
The gain of VCA1 gradually decreases as shown in Figure 6a, and at the same time the gain of VCA31 gradually increases as shown in Figure 6c, and after a slight delay, the gain of VCA2 increases as shown in Figure 6b.
At the same time, the gain of the VCA 32 gradually increases as shown in FIG. 6d. Also, as shown in Figure 6, when switch 4 is on, the gain of VCA1 gradually increases and at the same time the gain of VCA31 gradually decreases, and after a slight delay, the gain of VCA2 gradually increases and at the same time the gain of VCA32 gradually decreases. do. Therefore, an automatic crossfader with a sound image movement alternation effect is obtained.
効 果
このように、本発明のステレオ音響再生装置の
フエードイン・アウト回路においては、少なくと
も2チヤンネルのいずれか一方の利得の変化開始
時点を他方のチヤンネルの利得開始時点よりも所
定時間だけ遅らせるので音像を移動させつつフエ
ードイン又はフエードアウトを行なうことができ
る。よつて、フエードイン及びフエードアウト時
にも高いステレオ効果が得られるのである。Effects As described above, in the fade-in/out circuit of the stereo sound reproduction device of the present invention, the start point of the change in the gain of at least one of the two channels is delayed by a predetermined period of time than the start point of the gain of the other channel. It is possible to perform fade-in or fade-out while moving the . Therefore, a high stereo effect can be obtained even during fade-in and fade-out.
第1図はフエードイン・アウト回路の従来例を
示す回路図、第2図は第1図の回路の動作を示す
波形図、第3図は本発明の実施例を示す回路図、
第4図は第3図の回路の動作を示す波形図、第5
図は本発明の応用例を示す回路図、第6図は第5
図の回路の動作を示す波形図である。
主要部分の符号の説明、1,2,31,32…
…VCA、5……フエードイン指令信号発生回路、
6,19……RSフリツプフロツプ、9……フエ
ードアウト指令信号発生回路、12,26,3
5,36……積分回路、15,20……ワンシヨ
ツトマルチバイブレータ、18,23……微分回
路。
FIG. 1 is a circuit diagram showing a conventional example of a fade-in/out circuit, FIG. 2 is a waveform diagram showing the operation of the circuit in FIG. 1, and FIG. 3 is a circuit diagram showing an embodiment of the present invention.
Figure 4 is a waveform diagram showing the operation of the circuit in Figure 3;
The figure is a circuit diagram showing an application example of the present invention, and FIG.
FIG. 3 is a waveform diagram showing the operation of the circuit shown in the figure. Explanation of the symbols of the main parts, 1, 2, 31, 32...
...VCA, 5...Fade-in command signal generation circuit,
6, 19...RS flip-flop, 9...Fade out command signal generation circuit, 12, 26, 3
5, 36... Integrating circuit, 15, 20... One-shot multivibrator, 18, 23... Differentiating circuit.
Claims (1)
装置の各チヤンネルの利得をフエードイン指令に
応じて徐々に増大せしめかつフエードアウト指令
に応じて徐々に減少せしめるフエードイン・アウ
ト回路であつて、前記少なくとも2チヤンネルの
いずれか一方の利得の変化開始時点を他方のチヤ
ンネルの利得の変化開始時点よりも所定時間だけ
遅らせる遅延手段を含むことを特徴とするフエー
ドイン・アウト回路。1 A fade-in/out circuit that gradually increases the gain of each channel of a stereo sound reproduction device having at least two channels in response to a fade-in command and gradually decreases the gain in response to a fade-out command, wherein one of the at least two channels. 1. A fade-in/out circuit comprising delay means for delaying the start point of gain change of one channel by a predetermined time period than the start point of gain change of the other channel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227280A JPS60119112A (en) | 1983-12-01 | 1983-12-01 | Fade-in/fade-out circuit of stereo accoustic reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227280A JPS60119112A (en) | 1983-12-01 | 1983-12-01 | Fade-in/fade-out circuit of stereo accoustic reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119112A JPS60119112A (en) | 1985-06-26 |
| JPH0220167B2 true JPH0220167B2 (en) | 1990-05-08 |
Family
ID=16858338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58227280A Granted JPS60119112A (en) | 1983-12-01 | 1983-12-01 | Fade-in/fade-out circuit of stereo accoustic reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119112A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652302B2 (en) * | 2006-09-20 | 2011-03-16 | シャープ株式会社 | Audio reproduction device, video / audio reproduction device, and sound field mode switching method thereof |
-
1983
- 1983-12-01 JP JP58227280A patent/JPS60119112A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60119112A (en) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3992582A (en) | Reverberation sound producing apparatus | |
| JPH0160158B2 (en) | ||
| JPH0220167B2 (en) | ||
| KR930007496Y1 (en) | Voice Fade In / Out Circuit | |
| JPS63217809A (en) | Automatic gain control circuit | |
| JPH0239127B2 (en) | SHINGOGIRIKAESOCHI | |
| JPS6122345Y2 (en) | ||
| JPH0568885B2 (en) | ||
| JPS642247Y2 (en) | ||
| JPS6211086Y2 (en) | ||
| JPS59162596A (en) | reverberation device | |
| JPS591280Y2 (en) | reverberation device | |
| JP2891553B2 (en) | Sound field control device | |
| JPS6158047B2 (en) | ||
| JPH0713348Y2 (en) | Speaker protection circuit | |
| JPS58104013U (en) | AGC device | |
| KR910003396B1 (en) | Pseudo stereo circuit | |
| JPH0420723U (en) | ||
| JPS6014571U (en) | Special effect generation circuit | |
| JPH0327365U (en) | ||
| JPH03188800A (en) | Sound field correction device | |
| JPH0411036B2 (en) | ||
| JPS61239706A (en) | amplifier circuit | |
| JPH0548966A (en) | Audio mixer | |
| JPH0353098U (en) |