JPH0220167B2 - - Google Patents
Info
- Publication number
- JPH0220167B2 JPH0220167B2 JP58227280A JP22728083A JPH0220167B2 JP H0220167 B2 JPH0220167 B2 JP H0220167B2 JP 58227280 A JP58227280 A JP 58227280A JP 22728083 A JP22728083 A JP 22728083A JP H0220167 B2 JPH0220167 B2 JP H0220167B2
- Authority
- JP
- Japan
- Prior art keywords
- fade
- circuit
- time
- gain
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 11
- 230000004807 localization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Stereophonic System (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
技術分野
本発明はステレオ音響再生装置のフエードイ
ン・アウト回路に関する。
ン・アウト回路に関する。
背景技術
フエードイン・アウト回路は音響再生装置の音
響出力がフエードイン指令に応じて徐々に増大
し、フエードアウト指令に応じて徐々に減少する
ように利得を変化せしめるものである。
響出力がフエードイン指令に応じて徐々に増大
し、フエードアウト指令に応じて徐々に減少する
ように利得を変化せしめるものである。
第１図に左右の２チヤンネルからなるステレオ
音響再生装置におけるフエードイン・アウト回路
の従来例を示す。
音響再生装置におけるフエードイン・アウト回路
の従来例を示す。
本図においては、ステレオ音響再生装置の各チ
ヤンネルの増幅系にＬ（左）ch及びＲ（右）chの
VCA（電圧制御増幅器）１，２が設けられてい
る。一方、抵抗３及びフエードインスイツチ４か
らなるフエードイン指令信号発生回路５がRSフ
リツプフロツプ６のセツト端Ｓに接続され、抵抗
７及びフエードアウトスイツチ８からなるフエー
ドアウト指令信号発生回路９がRSフリツプフロ
ツプ６のリセツト端Ｒに接続されている。RSフ
リツプフロツプ６の出力端Ｑは抵抗１０及びコン
デンサ１１からなる積分回路１２を介してVCA
１，２の制御端に接続されている。
ヤンネルの増幅系にＬ（左）ch及びＲ（右）chの
VCA（電圧制御増幅器）１，２が設けられてい
る。一方、抵抗３及びフエードインスイツチ４か
らなるフエードイン指令信号発生回路５がRSフ
リツプフロツプ６のセツト端Ｓに接続され、抵抗
７及びフエードアウトスイツチ８からなるフエー
ドアウト指令信号発生回路９がRSフリツプフロ
ツプ６のリセツト端Ｒに接続されている。RSフ
リツプフロツプ６の出力端Ｑは抵抗１０及びコン
デンサ１１からなる積分回路１２を介してVCA
１，２の制御端に接続されている。
かかる構成の従来のフエードインアウト回路に
おいては先ず、フエードインスイツチ４がオンに
なるとフエードイン指令信号発生回路５の出力電
圧レベル(a)が第２図ａの如く電圧＋Ｂからアース
レベルとなりフリツプフロツプ６がセツトされ
る。フリツプフロツプ６のセツトにより出力端Ｑ
の電圧レベル(c)は第２図ｃの如く低レベルから高
レベルに反転する。この高レベル信号は積分回路
１２によつて積分されてVCA１，２の制御端に
供給されるので該制御端の電圧レベル(d)は第２図
ｄの如く低レベルから徐々に増大して時間T1経
過後に高レベルに達する。故に、VCA１，２の
利得も第２図ｅの如く時間T1内において−∞か
ら0dBまで徐々に増大してフエードインとなる。
おいては先ず、フエードインスイツチ４がオンに
なるとフエードイン指令信号発生回路５の出力電
圧レベル(a)が第２図ａの如く電圧＋Ｂからアース
レベルとなりフリツプフロツプ６がセツトされ
る。フリツプフロツプ６のセツトにより出力端Ｑ
の電圧レベル(c)は第２図ｃの如く低レベルから高
レベルに反転する。この高レベル信号は積分回路
１２によつて積分されてVCA１，２の制御端に
供給されるので該制御端の電圧レベル(d)は第２図
ｄの如く低レベルから徐々に増大して時間T1経
過後に高レベルに達する。故に、VCA１，２の
利得も第２図ｅの如く時間T1内において−∞か
ら0dBまで徐々に増大してフエードインとなる。
次に、フエードアウトスイツチ８がオンになる
とフエードアウト指令信号発生回路９の出力電圧
レベル(b)が第２図ｂの如く電圧＋Ｂからアースレ
ベルとなりフリツプフロツプ６がリセツトされ
る。フリツプフロツプ６のリセツトにより出力端
Ｑが高レベルから低レベルに反転する。この低レ
ベル信号が積分回路１２によつて積分されるので
VCA１，２の制御端の電圧レベルは高レベルか
ら徐々に減少して時間T1経過後に低レベルに達
する。故に、VCA１，２の利得も第２図ｅの如
く時間T1内において0dBから−∞まで徐々に減
少してフエードアウトとなる。
とフエードアウト指令信号発生回路９の出力電圧
レベル(b)が第２図ｂの如く電圧＋Ｂからアースレ
ベルとなりフリツプフロツプ６がリセツトされ
る。フリツプフロツプ６のリセツトにより出力端
Ｑが高レベルから低レベルに反転する。この低レ
ベル信号が積分回路１２によつて積分されるので
VCA１，２の制御端の電圧レベルは高レベルか
ら徐々に減少して時間T1経過後に低レベルに達
する。故に、VCA１，２の利得も第２図ｅの如
く時間T1内において0dBから−∞まで徐々に減
少してフエードアウトとなる。
ところで、ステレオ音響再生装置においては、
フエードイン及びフエードアウト時にも高いステ
レオ効果が得られると好適である。
フエードイン及びフエードアウト時にも高いステ
レオ効果が得られると好適である。
発明の概要
そこで、本発明の目的は、フエードイン及びフ
エードアウト時に高いステレオ効果が得られるス
テレオ音響再生装置のフエードイン・アウト回路
を提供することである。
エードアウト時に高いステレオ効果が得られるス
テレオ音響再生装置のフエードイン・アウト回路
を提供することである。
本発明のステレオ音響再生装置のフエードイ
ン・アウト回路は少なくとも２チヤンネルのいず
れか一方の利得の変化開始時点を他方のチヤンネ
ルの利得の変化開始時点よりも所定時間だけ遅延
せしめる遅延手段を含み、フエードイン及びフエ
ードアウト時に音像が移動するようになつている
ことを特徴としている。
ン・アウト回路は少なくとも２チヤンネルのいず
れか一方の利得の変化開始時点を他方のチヤンネ
ルの利得の変化開始時点よりも所定時間だけ遅延
せしめる遅延手段を含み、フエードイン及びフエ
ードアウト時に音像が移動するようになつている
ことを特徴としている。
実施例
以下、本発明の実施例を第３図及び第４図を参
照しつつ説明する。
照しつつ説明する。
第３図において、第１図の回路と同一部分は同
一符号で示されており、フエードイン指令信号発
生回路５はRSフリツプフロツプ６のセツト端Ｓ
に接続されると共にワンシヨツトマルチバイブレ
ータ１５のトリガ端に接続されている。ワンシヨ
ツトマルチバイブレータ１５の出力端Ｑは抵抗１
６及びコンデンサ１７からなる微分回路１８を介
してRSフリツプフロツプ１９のセツト端Ｓに接
続されている。一方、フエードアウト指令信号発
生回路９はフリツプフロツプ６のリセツト端Ｒに
接続されると共にワンシヨツトマルチバイブレー
タ２０のトリガ端に接続されている。ワンシヨツ
トマルチバイブレータ２０の出力端Ｑは抵抗２１
及びコンデンサ２２からなる微分回路２３を介し
てフリツプフロツプ１９のリセツト端Ｒに接続さ
れている。フリツプフロツプ６の出力端Ｑは積分
回路１２を介してリバーススイツチ２４，２５に
接続され、フリツプフロツプ１９の出力端Ｑも積
分回路２６を介してリバーススイツチ２４，２５
に接続されている。リバーススイツチ２４，２５
は連動し、ノーマル状態に、リバーススイツチ２
４は積分回路１２の出力信号をVCA１の制御端
に供給し、リバーススイツチ２５は積分回路２６
の出力信号をVCA２の制御端に供給する。リバ
ース状態に、リバーススイツチ２４は積分回路２
６の出力信号をVCA１の制御端に供給し、リバ
ーススイツチ２５は積分回路１２の出力信号を
VCA２の制御端に供給する。なお、ワンシヨツ
トマルチバイブレータ１５，２０の発生パルス幅
を設定するためにワンシヨツトマルチバイブレー
タ１５には抵抗２７及びコンデンサ２８からなる
時定数回路２９が設けられ、ワンシヨツトマルチ
バイブレータ２０にも抵抗３０及びコンデンサ３
１からなる時定数回路３２が設けられている。ま
た微分回路１８，２３は入力パルスの立ち下がり
に応じてトリガパルスを発生する。
一符号で示されており、フエードイン指令信号発
生回路５はRSフリツプフロツプ６のセツト端Ｓ
に接続されると共にワンシヨツトマルチバイブレ
ータ１５のトリガ端に接続されている。ワンシヨ
ツトマルチバイブレータ１５の出力端Ｑは抵抗１
６及びコンデンサ１７からなる微分回路１８を介
してRSフリツプフロツプ１９のセツト端Ｓに接
続されている。一方、フエードアウト指令信号発
生回路９はフリツプフロツプ６のリセツト端Ｒに
接続されると共にワンシヨツトマルチバイブレー
タ２０のトリガ端に接続されている。ワンシヨツ
トマルチバイブレータ２０の出力端Ｑは抵抗２１
及びコンデンサ２２からなる微分回路２３を介し
てフリツプフロツプ１９のリセツト端Ｒに接続さ
れている。フリツプフロツプ６の出力端Ｑは積分
回路１２を介してリバーススイツチ２４，２５に
接続され、フリツプフロツプ１９の出力端Ｑも積
分回路２６を介してリバーススイツチ２４，２５
に接続されている。リバーススイツチ２４，２５
は連動し、ノーマル状態に、リバーススイツチ２
４は積分回路１２の出力信号をVCA１の制御端
に供給し、リバーススイツチ２５は積分回路２６
の出力信号をVCA２の制御端に供給する。リバ
ース状態に、リバーススイツチ２４は積分回路２
６の出力信号をVCA１の制御端に供給し、リバ
ーススイツチ２５は積分回路１２の出力信号を
VCA２の制御端に供給する。なお、ワンシヨツ
トマルチバイブレータ１５，２０の発生パルス幅
を設定するためにワンシヨツトマルチバイブレー
タ１５には抵抗２７及びコンデンサ２８からなる
時定数回路２９が設けられ、ワンシヨツトマルチ
バイブレータ２０にも抵抗３０及びコンデンサ３
１からなる時定数回路３２が設けられている。ま
た微分回路１８，２３は入力パルスの立ち下がり
に応じてトリガパルスを発生する。
かかる構成の本発明によるフエードイン・アウ
ト回路において、今、リバーススイツチ２４，２
５がノーマル状態にあるとする。フエードインス
イツチ４が時点t1においてオンになるとフエード
イン指令信号発生回路５の出力電圧レベル(a)が第
４図ａの如く電圧＋Ｂからアースレベルとなり、
このアースレベルがフエードイン指令信号として
フリツプフロツプ６のセツト端Ｓに供給される。
フエードイン指令信号に応じてフリツプフロツプ
６の出力端Ｑの電圧レベル(c)が第４図ｃの如く低
レベルから高レベルに反転する。この高レベル信
号は積分回路１２によつて積分され、積分回路１
２の出力電圧(i)は第４図ｉの如く低レベルから
徐々に増大して時間T3経過後に高レベルに達す
る。ここまでは第１図の従来例の動作と同様であ
る。また時点t1においてフエードイン指令信号に
応じてワンシヨツトマルチバイブレータ１５から
第４図ｄの如くパルス幅T2の方形パルスを発生
する。この方形パルスが微分回路１８によつて微
分され、時点t1から時間T2経過後の時点t2に微分
回路１８から第４図ｆの如くトリガパルス(f)がフ
リツプフロツプ１９のセツト端Ｓに供給される。
フリツプフロツプ１９はセツトされその出力端Ｑ
の電圧レベル(h)が第４図ｈの如く低レベルから高
レベルに反転する。この高レベル信号は積分回路
２６によつて積分され、積分回路２６の出力電圧
(j)は第４図ｊの如く低レベルから徐々に増大して
時間T3経過後に高レベルに達する。故に、VCA
１の利得は第４図ｋの如く時点t1からの時間T3内
において−∞から0dBまで徐々に増大し、VCA
２の利得は第４図ｌの如く時点t2から時間T3内に
おいて−∞から0dBまで徐々に増大する。すなわ
ち、音像が左側定位から徐々に右方向に移動して
中央定位で終了するフエードインとなる。
ト回路において、今、リバーススイツチ２４，２
５がノーマル状態にあるとする。フエードインス
イツチ４が時点t1においてオンになるとフエード
イン指令信号発生回路５の出力電圧レベル(a)が第
４図ａの如く電圧＋Ｂからアースレベルとなり、
このアースレベルがフエードイン指令信号として
フリツプフロツプ６のセツト端Ｓに供給される。
フエードイン指令信号に応じてフリツプフロツプ
６の出力端Ｑの電圧レベル(c)が第４図ｃの如く低
レベルから高レベルに反転する。この高レベル信
号は積分回路１２によつて積分され、積分回路１
２の出力電圧(i)は第４図ｉの如く低レベルから
徐々に増大して時間T3経過後に高レベルに達す
る。ここまでは第１図の従来例の動作と同様であ
る。また時点t1においてフエードイン指令信号に
応じてワンシヨツトマルチバイブレータ１５から
第４図ｄの如くパルス幅T2の方形パルスを発生
する。この方形パルスが微分回路１８によつて微
分され、時点t1から時間T2経過後の時点t2に微分
回路１８から第４図ｆの如くトリガパルス(f)がフ
リツプフロツプ１９のセツト端Ｓに供給される。
フリツプフロツプ１９はセツトされその出力端Ｑ
の電圧レベル(h)が第４図ｈの如く低レベルから高
レベルに反転する。この高レベル信号は積分回路
２６によつて積分され、積分回路２６の出力電圧
(j)は第４図ｊの如く低レベルから徐々に増大して
時間T3経過後に高レベルに達する。故に、VCA
１の利得は第４図ｋの如く時点t1からの時間T3内
において−∞から0dBまで徐々に増大し、VCA
２の利得は第４図ｌの如く時点t2から時間T3内に
おいて−∞から0dBまで徐々に増大する。すなわ
ち、音像が左側定位から徐々に右方向に移動して
中央定位で終了するフエードインとなる。
次に、フエードアウトスイツチ８が時点t3にお
いてオンになるとフエードアウト指令信号発生回
路９の出力電圧レベル(b)が第４図ｂの如く電圧＋
Ｂからアースレベルとなりこのアースレベルがフ
エードアウト指令信号としフリツプフロツプ６の
リセツト端Ｒに供給される。フエードアウト指令
信号に応じてフリツプフロツプ６の出力端Ｑの電
圧レベルが高レベルから低レベルに反転する。こ
の低レベル信号が積分回路１２によつて積分さ
れ、積分回路１２の出力電圧は高レベルから徐々
に減少して時間T3経過後に低レベルに達する。
また時点t3においてフエードアウト指令信号に応
じてワンシヨツトマルチバイブレータ２０から第
４図ｅの如くパルス幅T2の方形パルスを発生す
る。この方形パルスが微分回路２３によつて微分
され、時点t3から時間T2経過後の時点t4に微分回
路２３から第４図ｇの如くトリガパルス(g)がフリ
ツプフロツプ１９のリセツト端Ｒに供給される。
フリツプフロツプ１９はリセツトされ、その出力
端Ｑの電圧レベルが高レベルから低レベルに反転
する。この低レベル信号も積分回路２６によつて
積分され、積分回路２６の出力電圧は高レベルか
ら徐々に減少して時間T3経過後に低レベルに達
する。故に、VCA１の利得は時点t3からの時間
T3内において0dBから−∞まで徐々に減少し、
VCA２の利得は時点t4からの時間T3内において
0dBから−∞まで徐々に減少する。よつて、音像
が中央定位から徐々に右方向に移動して右側定位
で終了するフエードアウトとなる。
いてオンになるとフエードアウト指令信号発生回
路９の出力電圧レベル(b)が第４図ｂの如く電圧＋
Ｂからアースレベルとなりこのアースレベルがフ
エードアウト指令信号としフリツプフロツプ６の
リセツト端Ｒに供給される。フエードアウト指令
信号に応じてフリツプフロツプ６の出力端Ｑの電
圧レベルが高レベルから低レベルに反転する。こ
の低レベル信号が積分回路１２によつて積分さ
れ、積分回路１２の出力電圧は高レベルから徐々
に減少して時間T3経過後に低レベルに達する。
また時点t3においてフエードアウト指令信号に応
じてワンシヨツトマルチバイブレータ２０から第
４図ｅの如くパルス幅T2の方形パルスを発生す
る。この方形パルスが微分回路２３によつて微分
され、時点t3から時間T2経過後の時点t4に微分回
路２３から第４図ｇの如くトリガパルス(g)がフリ
ツプフロツプ１９のリセツト端Ｒに供給される。
フリツプフロツプ１９はリセツトされ、その出力
端Ｑの電圧レベルが高レベルから低レベルに反転
する。この低レベル信号も積分回路２６によつて
積分され、積分回路２６の出力電圧は高レベルか
ら徐々に減少して時間T3経過後に低レベルに達
する。故に、VCA１の利得は時点t3からの時間
T3内において0dBから−∞まで徐々に減少し、
VCA２の利得は時点t4からの時間T3内において
0dBから−∞まで徐々に減少する。よつて、音像
が中央定位から徐々に右方向に移動して右側定位
で終了するフエードアウトとなる。
また、リバーススイツチ２４，２５がリバース
状態にある場合、フエードイン時には音像が右側
定位から中央定位に移動し、フエードアウト時に
は音像が中央定位から左側定位に移動するように
なる。
状態にある場合、フエードイン時には音像が右側
定位から中央定位に移動し、フエードアウト時に
は音像が中央定位から左側定位に移動するように
なる。
応用例
第５図は本発明の応用例を示している。本図に
おいては、VCA１，２の他にLch及びRchの
VCA３１，３２が設けられ、VCA１，２には第
１音楽ソースの信号が供給され、VCA３１，３
２には第２音楽ソースの信号が供給される。
VCA１とVCA３１との出力信号が混合器３３に
よつて合成されて左チヤンネルのパワー系に供給
され、VCA２とVCA３２との出力信号が混合器
３４によつて合成されて右チヤンネルのパワー系
に供給される。VCA３１の制御端にはフリツプ
フロツプ６の出力端が積分回路３５を介して接
続され、VCA３２の制御端にはフリツプフロツ
プ１９の出力端が積分回路３６を介して接続さ
れている。この場合、スイツチ８のオン時には
VCA１の利得が第６図ａの如く徐々に減少する
と同時にVCA３１の利得が第６図ｃの如く徐々
に増大し、若干遅れてVCA２の利得が第６図ｂ
の如く徐々に減少すると同時にVCA３２の利得
が第６図ｄの如く徐々に増大する。また第６図に
示すようにスイツチ４のオン時にはVCA１の利
得が徐々に増大すると同時にVCA３１の利得が
徐々に減少し、若干遅れてVCA２の利得が徐々
に増大すると同時にVCA３２の利得が徐々に減
少する。よつて、音像移動交替効果付の自動クロ
スフエーダーが得られる。
おいては、VCA１，２の他にLch及びRchの
VCA３１，３２が設けられ、VCA１，２には第
１音楽ソースの信号が供給され、VCA３１，３
２には第２音楽ソースの信号が供給される。
VCA１とVCA３１との出力信号が混合器３３に
よつて合成されて左チヤンネルのパワー系に供給
され、VCA２とVCA３２との出力信号が混合器
３４によつて合成されて右チヤンネルのパワー系
に供給される。VCA３１の制御端にはフリツプ
フロツプ６の出力端が積分回路３５を介して接
続され、VCA３２の制御端にはフリツプフロツ
プ１９の出力端が積分回路３６を介して接続さ
れている。この場合、スイツチ８のオン時には
VCA１の利得が第６図ａの如く徐々に減少する
と同時にVCA３１の利得が第６図ｃの如く徐々
に増大し、若干遅れてVCA２の利得が第６図ｂ
の如く徐々に減少すると同時にVCA３２の利得
が第６図ｄの如く徐々に増大する。また第６図に
示すようにスイツチ４のオン時にはVCA１の利
得が徐々に増大すると同時にVCA３１の利得が
徐々に減少し、若干遅れてVCA２の利得が徐々
に増大すると同時にVCA３２の利得が徐々に減
少する。よつて、音像移動交替効果付の自動クロ
スフエーダーが得られる。
効 果
このように、本発明のステレオ音響再生装置の
フエードイン・アウト回路においては、少なくと
も２チヤンネルのいずれか一方の利得の変化開始
時点を他方のチヤンネルの利得開始時点よりも所
定時間だけ遅らせるので音像を移動させつつフエ
ードイン又はフエードアウトを行なうことができ
る。よつて、フエードイン及びフエードアウト時
にも高いステレオ効果が得られるのである。
フエードイン・アウト回路においては、少なくと
も２チヤンネルのいずれか一方の利得の変化開始
時点を他方のチヤンネルの利得開始時点よりも所
定時間だけ遅らせるので音像を移動させつつフエ
ードイン又はフエードアウトを行なうことができ
る。よつて、フエードイン及びフエードアウト時
にも高いステレオ効果が得られるのである。
第１図はフエードイン・アウト回路の従来例を
示す回路図、第２図は第１図の回路の動作を示す
波形図、第３図は本発明の実施例を示す回路図、
第４図は第３図の回路の動作を示す波形図、第５
図は本発明の応用例を示す回路図、第６図は第５
図の回路の動作を示す波形図である。 主要部分の符号の説明、１，２，３１，３２…
…VCA、５……フエードイン指令信号発生回路、
６，１９……RSフリツプフロツプ、９……フエ
ードアウト指令信号発生回路、１２，２６，３
５，３６……積分回路、１５，２０……ワンシヨ
ツトマルチバイブレータ、１８，２３……微分回
路。
示す回路図、第２図は第１図の回路の動作を示す
波形図、第３図は本発明の実施例を示す回路図、
第４図は第３図の回路の動作を示す波形図、第５
図は本発明の応用例を示す回路図、第６図は第５
図の回路の動作を示す波形図である。 主要部分の符号の説明、１，２，３１，３２…
…VCA、５……フエードイン指令信号発生回路、
６，１９……RSフリツプフロツプ、９……フエ
ードアウト指令信号発生回路、１２，２６，３
５，３６……積分回路、１５，２０……ワンシヨ
ツトマルチバイブレータ、１８，２３……微分回
路。
Claims (1)
- １ 少なくとも２チヤンネルのステレオ音響再生
装置の各チヤンネルの利得をフエードイン指令に
応じて徐々に増大せしめかつフエードアウト指令
に応じて徐々に減少せしめるフエードイン・アウ
ト回路であつて、前記少なくとも２チヤンネルの
いずれか一方の利得の変化開始時点を他方のチヤ
ンネルの利得の変化開始時点よりも所定時間だけ
遅らせる遅延手段を含むことを特徴とするフエー
ドイン・アウト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227280A JPS60119112A (ja) | 1983-12-01 | 1983-12-01 | ステレオ音響再生装置のフェ−ドイン・アウト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227280A JPS60119112A (ja) | 1983-12-01 | 1983-12-01 | ステレオ音響再生装置のフェ−ドイン・アウト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119112A JPS60119112A (ja) | 1985-06-26 |
| JPH0220167B2 true JPH0220167B2 (ja) | 1990-05-08 |
Family
ID=16858338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58227280A Granted JPS60119112A (ja) | 1983-12-01 | 1983-12-01 | ステレオ音響再生装置のフェ−ドイン・アウト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119112A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652302B2 (ja) * | 2006-09-20 | 2011-03-16 | シャープ株式会社 | 音声再生装置、映像音声再生装置、及びその音場モード切り替え方法 |
-
1983
- 1983-12-01 JP JP58227280A patent/JPS60119112A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60119112A (ja) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3992582A (en) | Reverberation sound producing apparatus | |
| JPH0160158B2 (ja) | ||
| JPH0220167B2 (ja) | ||
| KR930007496Y1 (ko) | 음성 페이드 인/아웃트 회로 | |
| JPS63217809A (ja) | 自動利得制御回路 | |
| JPH0239127B2 (ja) | Shingogirikaesochi | |
| JPS6122345Y2 (ja) | ||
| JPH0568885B2 (ja) | ||
| JPS642247Y2 (ja) | ||
| JPS6211086Y2 (ja) | ||
| JPS59162596A (ja) | 残響装置 | |
| JPS591280Y2 (ja) | 残響装置 | |
| JP2891553B2 (ja) | 音場制御装置 | |
| JPS6158047B2 (ja) | ||
| JPH0713348Y2 (ja) | スピ−カ保護回路 | |
| JPS58104013U (ja) | Ａｇｃ装置 | |
| KR910003396B1 (ko) | 의사 스테레오 회로 | |
| JPH0420723U (ja) | ||
| JPS6014571U (ja) | 特殊効果発生回路 | |
| JPH0327365U (ja) | ||
| JPH03188800A (ja) | 音場補正装置 | |
| JPH0411036B2 (ja) | ||
| JPS61239706A (ja) | 増幅回路 | |
| JPH0548966A (ja) | オーデイオミキサー | |
| JPH0353098U (ja) |