JPH022341B2 - - Google Patents

Description

請求の範囲 １ 上位コンピユータ（図示せず）と、遠隔の複
数の端末（図示せず）にそれぞれ接続された複数
の回線アダプタ４００，５００；LA０，LA１，
LA２，LA３との間のデータ転送動作をマイクロ
プロセツサ手段６００が制御し、各回線アダプタ
LA０〜LA３は、USART５０８，５１０，５１
２，５１４のアドレス可能なレジスタと、タイマ
５０７，５０９，５１１，５１３のアドレス可能
なレジスタとを有し、かつ前記マイクロプロセツ
サ手段６００は、マルチプレクサ手段５０４，５
０６を介して前記回線アダプタLA０〜LA３に接
続された別々のビツト線を有するＩ／Ｏバス手段
１０を含み、かつバスコントローラトランシーバ
５０３およびデータバス手段（DALバス）を介
して前記回線アダプタLA０〜LA３に接続された
第１および第２の出力制御レジスタ３７，３８を
含む、データ通信サブシステム（第１図、３０
０）において、前記USART５０８，５１０，５
１２，５１４およびタイマ５０７，５０９，５１
１，５１３のレジスタのうちの選択されたものと
通信するための読出／書込システムであつて、 (a) 前記上位コンピユータからのデータ転送命令
を実行するための前記マイクロプロセツサ手段
６００を備え、前記マイクロプロセツサ手段６
００は、 (a1) 前記USART５０８のレジスタまたは前
記タイマ５０７のレジスタの一つを選択する
ためのアドレスデータ(i)と、特定の回線アダ
プタ（LA０〜LA３のいずれか）と前記マル
チプレクサ手段５０４，５０６のうちの関連
する特定のマルチプレクサとを選択する制御
データ(ii)とを発生するマイクロプロセツサ６
００を含み、前記マイクロプロセツサ６００
は、 (a1a) 前記選択された回線アダプタLA０に
おける前記USART５０８のレジスタまた
はタイマ５０７のレジスタの選択された一
つからデータを読出しまたはそこへデータ
を書込む手段（第３図）と、 (a1b) 前記回線アダプタLA０〜LA３およ
び前記マルチプレクサ手段５０４，５０６
へ伝えるために前記制御データおよび前記
アドレスデータを保持する前記第１および
第２の出力制御レジスタ３７，３８とを有
し、 前記マイクロプロセツサ手段６００はさら
に、 (a2) 前記選択された関連する特定のマルチプ
レクサから前記マイクロプロセツサ６００へ
データを伝えるための複数の別々のビツト線
を有する前記Ｉ／Ｏバス手段１０をさらに含
み、前記Ｉ／Ｏバス手段１０は、 (a2a) 前記マイクロプロセツサ６００に渡
すために、前記回線アダプタLA０〜LA３
の各々からゲート手段G₀〜G₃を介して前
記Ｉ／Ｏバス手段１０の別々のビツト線へ
サービス要求信号を伝える一連の接続手段
（ジヤンパ）を有し、 前記読出／書込システムは、 (b) 複数の前記回線アダプタLA０〜LA３をさら
に備え、前記回線アダプタの各々は、遠隔デー
タ端末へのおよび遠隔データ端末からのデータ
転送のために接続され、前記バスコントローラ
トランシーバ手段５０３を介する前記マイクロ
プロセツサ６００からのデータ転送のために接
続され、さらに選択された回線アダプタから前
記バスコントローラトランシーバ手段５０３お
よび前記選択された関連する特定のマルチプレ
クサを介する前記マイクロプロセツサ６００へ
の前記Ｉ／Ｏバス手段１０によるデータ転送の
ために接続され、かつ前記回線アダプタLA０
〜LA３の各々は、 (b1) 前記遠隔データ端末へのおよび遠隔デー
タ端末からのデータ転送動作のタイムシーケ
ンスを調整するためのデータを受取りかつ保
持するための前記タイマ５０７の複数のレジ
スタと、 (b2) 前記選択された回線アダプタへのおよび
回線アダプタからのデータ転送動作を制御す
るためのデータを受取りかつ保持するための
前記USART５０８の複数のレジスタと、 (b3) 前記関連するゲート手段を介して前記マ
イクロプロセツサへ前記サービス要求信号を
発生する手段G₀〜G₃と、 (b4) 前記関連するマルチプレクサへの識別子
入力を活性化して、サービスを要求している
回線アダプタにおけるタイマレジスタまたは
USARTレジスタのいずれが前記マイクロプ
ロセツサによつて書込まれまたは読出される
べきかを前記マイクロプロセツサに識別する
手段とを含み、 前記読出／書込システムは、 (c) 前記マルチプレクサ手段５０４，５０６をさ
らに備え、前記マルチプレクサの各々は、前記
マイクロプロセツサ６００に渡すために、前記
選択された回線アダプタLA０から出力データ
を受取るために前記回線アダプタの各々に関連
し、前記マルチプレクサ手段５０４，５０６
は、 (c1) 前記バスコントローラトランシーバ５０
３を介して前記選択された関連するマルチプ
レクサへ回線アダプタ出力データを伝えるた
めの、前記選択された回線アダプタからの前
記データバス手段（ROUT）と、 (c2) 前記各マルチプレクサのための複数のデ
ータ入力手段とを含み、前記データ入力手段
は、 (c2a) 前記関連する回線アダプタの機能の
種類を識別するための識別子入力と、 (c2b) 前記関連する回線アダプタの、前記
USARTレジスタまたはタイマレジスタの
いずれが前記マイクロプロセツサ６００の
サービスを要求しているかを示す、前記ゲ
ート手段からの入力とを有し、 前記読出／書込システムは、 (d) 回線アダプタLA０〜LA３と、前記関連する
マルチプレクサと、関連するゲート手段G₀〜
G₃とを選択する回線アダプタ選択手段
（DESF）をさらに備え、前記選択手段は、 (d1) 前記マイクロプロセツサ手段６００によ
つて活性化されて、特定の回線アダプタLA
０を選択しかつ前記選択された関連するマル
チプレクサを能動化する指定論理手段
（DESF）と、 (d2) 前記選択された回線アダプタにおける前
記タイマレジスタまたは前記USARTレジス
タを選択して、前記マイクロプロセツサ６０
０からの前記アドレスデータ能動化して特定
のレジスタを選択する構成要素選択論理手段
（DESF）とを含み、 前記読出／書込システムは、 (e) 前記回線アダプタLA０〜LA３に渡すため
に、前記マイクロプロセツサ６００から前記制
御およびアドレスデータを受取るように接続さ
れた前記バスコントローラトランシーバ手段５
０３をさらに備え、前記バスコントローラトラ
ンシーバ手段は、 (e1) 前記選択された回線アダプタLA０から
データを受取つて、前記選択された関連する
マルチプレクサに転送する手段を含み、 前記読出／書込システムは、 (f) 前記複数のゲート手段G₀〜G₃をさらに備え、
前記ゲート手段の各々は、前記回線アダプタの
各々と関連し、かつサービスを必要としている
特定の回線アダプタのために、前記マイクロプ
ロセツサ６００へ前記サービス要求信号を発生
するように機能し、 前記読出／書込システムは、 (g) 前記マイクロプロセツサ６００に接続されか
つ前記マイクロプロセツサ手段へのデータ転送
コマンドを発生する前記上位コンピユータをさ
らに備える、読出／書込システム。 ２ (a) 複数の自動呼出装置出力レジスタ
（ACUOR₀〜ACUOR₃）をさらに備え、前記回
線アダプタLA０〜LA３の各々には、前記マイ
クロプロセツサ６００からダイヤルデータを受
取り前記関連する回線アダプタに対する電話回
線接続をダイヤルするために使用可能な専用の
自動呼出装置出力レジスタが設けられ、 (b) 前記専用された自動呼出装置出力レジスタか
らダイヤルデータを受取り、かつ前記関連する
回線アダプタから前記遠隔のデータ端末への電
話回線接続を確立するための自動呼出装置５０
５ｍをさらに備えた、請求の範囲第１項記載の
システム。 発明の分野 この開示は、各々がデータ端末への別々の通信
回路を取扱う多重回線アダプタを使用するデータ
通信システムに関するものである。 関連特許出願の相互参照 この開示はまた、Richard A.Loskorn、Philip
D.BiehlおよびRobert D.Catillerによつて発明さ
れ、アメリカ合衆国特許出願番号355135および
355134として1983年３月５日に出願された、“バ
イト本位回線アダプタシステム”および“ビツト
本位回線アダプタシステム”と題された２つの出
願にも関連している。 この開示の回線アダプタに使用されるマイクロ
プロセツサの背景および説明を形成するいくつか
の特許が、参照文献として援用される。参照文献
に含まれるこれらの特許は、 “汎用入力−出力マイクロプロセツサを使用す
るデータ転送のためのデジタルシステム”と題さ
れたアメリカ合衆国特許番号4293909、 “特定された命令形式を伴うマイクロプロセツ
サシステム”と題されたアメリカ合衆国特許番号
4291372、 “命令の反復を促進するマイクロプロセツサシ
ステム”と題されたアメリカ合衆国特許番号
4292667、および “デジタルデータ処理システムのための入力−
出力サブシステム”と題されたアメリカ合衆国特
許番号4189769である。 発明の概要 複数の回線アダプタの各々の選択されたレジス
タからデータを読出しあるいはデータを書込む読
出および書込システム。回線アダプタの多重性
は、マイクプロセツサによつて制御されるＩ／Ｏ
サブシステムを形成する。各々の回線アダプタは
データ伝送のために遠隔データ端末に接続され、
そして特定の回線アダプタと、そのUSART装置
およびタイマ装置に搭載された内部レジスタのど
れか１つを選択する選択手段が設けられている。 マイクロプロセツサが選択された回線アダプタ
と関連する“指定”フリツプフロツプをオンにす
ることによつて“指定”される特定の回線アダプ
タの選択後に、マイクロプロセツサは、レジスタ
アドレスをPUT演算命令を介してその出力制御
レジスタ（３８、第３図）の１つのロードする。
他方のPUT演算命令は、マイクロプロセツサに
よつて開始され、ポインタ（USARTチツプ選
択）を他方の出力制御レジスタ（３７、第３図）
にロードする。そしてPUTおよびGET演算子を
使用することによつて、読出可能信号は、チツプ
選択信号が除去された後に、USARTの選択され
たレジスタからマイクロプロセツサへの入力に対
するＩ／Ｏバスへデータを転送させる。 同様の態様で、選択された回線アダプタのタイ
マ装置における選択されたレジスタは、“読出し”
され得る。 その後、同様に制御情報データは、USART装
置の選択されたレジスタまたは選択された回線ア
ダプタのタイマ装置に“書込み”されることがで
き、その遠隔データ端末との回線アダプタの動作
を制御する。

【図面の簡単な説明】

第１図はベースモジユールのバツクプレーンに
適合しかつそれらの間のフロントプレーン結合を
有するスライドイン・カードを伴うデータ通信入
力／出力サブシステムの概略図である。 第２図は多重回線アダプタカードのブロツク図
である。 第３図は回線アダプタの動作を制御する状態機
械プロセツサのブロツク図である。 第４図は単一バイト本位回線アダプタのブロツ
ク図である。 第５図はメモリあるいは任意の回線アダプタに
対する他の構成要素を選択するのに使用される論
理回路の図である。 第６図は回線アダプタあるいはその副構成要素
を識別する回路の概略図である。 第７図は自動呼出装置（ACU）をダイヤルす
るタイミング図である。 第８ａ図は選択されたACU出力レジスタをア
ドレスしかつロードする回路を示す図である。 第８ｂ図は動作の順序を示すタイミング図であ
る。 第９図は、この発明による読出／書込システム
の全体の構成を示すブロツク図である。 好ましい実施例の説明 この開示の回線アダプタ選択手段は、データ通
信入力／出力サブシステムの一部としての回線副
プロセツサ（しばしばフレーム確認データリンク
プロセツサと呼ばれる）の一部分として使用され
るように設計される。 第１図は、状態機械プロセツサカード６００が
様々なタイプの回線アダプタと同等に動作するよ
うなデータ通信入力／出力サブシステムを示して
いる。単一回線アダプタ回路７００は、カード４
００および５００で示されるような４進回線アダ
プタと同様に使用される。これらの４進回線アダ
プタは４つのアドレス可能な回線アダプタの装置
を構成し、そして各々の回線アダプタは電気的イ
ンターフエイスを介して単一のデータ通信回線端
末を取扱うことができる。 第４図は“単一”バイト本位回線アダプタシス
テムのブロツク図を示している。遠隔データセツ
トあるいはデータ入力−出力端末は、タイマ５０
７およびUSART５０８を含む入力−出力回路手
段に接続される。この入力−出力回路は、入力／
出力バス１０に沿つて状態機械プロセツサ６００
あるいはRAMバツフア５５０ｍに伝達するため
にデータをマルチプレクサ５０４に経路指定する
ことができるトランシーババス制御装置５０３に
結合する。状態機械プロセツサにおけるデータ
は、入力−出力回路手段に伝送するために状態機
械出力制御レジスタ３８（第３図）からバス１７
２に沿つてトランシーババス制御装置５０３に向
けられる。マルチプレクサ５０４は、回線アダプ
タシステム内において装置を識別する他の制御信
号に付け加えて、第１図のデータリンクインター
フエイス（DLI）装置７００から制御信号を受信
する。また、電話回線上の遠隔端末をダイヤルす
るのに有用な信号を受信することができる自動呼
出装置出力レジスタ５０５が設けられる。 第２図は、バイト本位プロトコール動作に使用
される“４進”回線アダプタのブロツク図であ
る。遠隔の端末に結合する入力−出力回路手段
は、５０７，５０８（タイマ０およびUSART
０）のような４つの基本的な装置から構成され
る。同様に、遠隔の端末に対する入力−出力サー
ビスは、タイマ５０９および、５１０と指定され
たUSART１によつて与えられる。同様に、装置
５１３および５１４が他の遠隔の端末に対して行
なうように、装置５１１，５１２は他の遠隔の端
末に対する動作装置を構成する。 第４図に基づいて論じたように、回線アダプタ
はトランシーババス制御装置５０３および１組の
マルチプレクサ５０４および５０６を使用する。
５０４および５０６のようなマルチプレクサは、
２つの異なる入力−出力ユニツトから制御信号を
受信する本質的に“２重”動作のマルチプレクサ
の集合である。マルチプレクサ５０４は、マルチ
プレクサ５０６が第２図の回線アダプタ２および
３から入力信号を受信する一方で、回線アダプタ
０および１から入力信号を受信する。 第４図の自動呼出装置出力レジスタに応答し
て、第２図の４進回線アダプタは４個のそのよう
なACU出力レジスタを使用する。また、４進回
線アダプタ（第２図）において、５５０m₁およ
び５５０m₂で指定されたRAMバツフアメモリの
特別の集合が提供される。 第３図は、単一の回線アダプタあるいは多重構
造の回線アダプタを制御するのに使用される状態
機械マイクロプロセツサのブロツク図である。状
態機械プロセツサ（しばしばUIO状態機械として
示される）は、スライドインカードとしてそれが
バツクプレーンに結合するベースモジユール（第
１図）に挿入され得るチツプの回路基板上に搭載
される。状態機械は、第１図に示されるようにフ
ロントプレーンコネクタを介して応用論理回路に
接続される。 UIO状態機械の要素および使用の詳細な説明
は、参照文献に含まれるいくつかの先行技術の主
題である。これらの特許は、 Robert D.CatillerおよびBrian K.Forbesによ
つて発明され、“汎用入力−出力マイクロプロセ
ツサを使用するデータ転送のためのデジタルシス
テム”と題されたアメリカ合衆国特許番号
4293909、 Brian K.ForbesおよびRobert D.Catillerによ
つて発明され、“特定された命令形式を伴うマイ
クロプロセツサシステム”と題されたアメリカ合
衆国特許番号4291372、 Robert D.CatillerおよびBrian K.Forbesによ
つて発明され、“命令の反復を促進するマイクロ
プロセツサシステム”と題されたアメリカ合衆国
特許番号4292667である。 入力／出力記述子、データリンク記述子および
結果記述子と呼ばれる固有の命令を使用する入
力／出力サブシステムに関連して動作する上位コ
ンピユータの使用は、“デジタルデータ処理シス
テムに対する入力−出力サブシステム”と題さ
れ、Darwen J.CookおよびDonald A.Millers、
による1980年２月19日のアメリカ合衆国特許番
号4189769に示され、この特許はまた参照文献と
して含まれている。 第５図は、単一の回線アダプタカードのRAM
バツフアメモリ、あるいは４進回線アダプタカー
ド上の４つの回線アダプタメモリの特定の１つの
中の選択されたメモリを選択しあるいは“指定す
る”のに使用されるDLI／LAカード７００上の
一定の論理状態の図である。第５図のRAM記憶
手段５５０ｍとして示されているのは、単一の回
線アダプタに使用される特定のメモリである。し
かしながら、“多重”回線アダプタ状態において、
各々の回線アダプタは、ローカルRAMメモリ５
５０m₁，５５０m₂を有し、第２図に示されるよ
うに、その回線アダプタと関連する特定のメモリ
を選択するための類似の選択システムを有してい
る。 第５図において、状態機械プロセツサからのア
ドレス回線（MADDRnn）は、コンパレータ１
００ｃおよびRAMバツフア５５０ｍに接続され
る。チツプ選択信号CS／は、コンパレータ１０
０ｃおよび指定フリツプフロツプ（DESF）から
の論理信号の手段によつてバツフアメモリ５５０
ｍに対し起動される。システムにおけるどの任意
の選択されたバツフアメモリをも特別に識別する
ために、独持のジヤンバビツトは、入力／出力バ
ス１０から指定フリツプフロツプに入力を与え
る。入力／出力バス１０の特定のビツト回線は、
選択されるべきであるが、第３図の状態機械プロ
セツサ６００によつてセツトされる。 “バイト本位”回線アダプタ 回線副プロセツサ（フレーム認識データリンク
プロセツサおよび／あるいは回線副プロセツサ−
DLPとも呼ばれる）の機能セクシヨンは、“バイ
ト本位回線アダプタ”と呼ばれる回線アダプタで
ある。これはまたしばしば“キヤラクタ本位回線
アダプタ”と呼ばれる。 データ通信回線アダプタは基本的に、データ通
信回線“電気的インターフエイス”に対する１つ
の端部上でインターフエイスし、他の端部上で
UIO状態機械６００（UIOSM）として示された
プロセツサをインターフエイスする装置である。
回線アダプタの第１の機能は、“ビツト”情報を
“バイト”情報にまたは“バイト”情報から“ビ
ツト”情報に直列化し、タイミングを与え、サー
ビスの要求を発生し、RAMメモリを提供し、自
動呼出インターフエイスを設け、そしてデータ通
信回線と適合するレベル変換器への接続を与える
ことである。バイト本位回線アダプタはまた、(i)
４進回線アダプタおよび(ii)単一回線アダプタとし
て示される２つの基本的な形状に構成される。単
一回線アダプタは、回線副プロセツサの一部分で
あり、単一回線アダプタは、データリンクインタ
ーフエイス（DLI）回路と同じ基板上に割当てら
れる。回線アダプタは、回線副プロセツサによつ
て制御される回線の量にもかかわれず要求され
る。４進回線アダプタは、本質的に基板上の４つ
の回線アダプタを含む。これらの基板は、典型的
にはベース接続モジユール（第１図）のバツクプ
レーンに接続される10インチ×13インチの基板で
ある。 第１図に示されるように、回線アダプタカード
４００，５００の各々は、状態機械プロセツサ６
００およびDLI／LA７００（データリンクイン
ターフエイス−単一回線アダプタ）の双方に接続
される。 第２図および第４図に示されるように、データ
通信回線への接続は、回線アダプタに接続する電
気的インターフエイス（EI）を介する。４進回
線アダプタ上における異なる組合わせで存在しそ
して装着される様々な形式の電気的インターフエ
イス基板が存在する。このように、データ通信回
路の電気的特性に依存するときに、回線アダプタ
がそのまま留まる一方で、必要とされる唯一の変
化は電気的インターフエイスの電気的特性であ
る。 １から１６までの回線アダプタは、状態機械プ
ロセツサ６００によつて様々にアドレスされ、こ
のように、各々の回線アダプタは、そのアドレス
を識別するための独自にジヤンプさせられる。回
線アダプタは、状態機械プロセツサと通信するよ
うに“指定”されなければならない。いくつかの
アドレス可能な構成要素は、書込／読出データあ
るいは“状態”または“制御”の形式において、
状態機械プロセツサが通信する回線アダプタ上に
含まれる。 バイト本位回線アダプタのアドレス可能な構成
要素は、 (i) USART（５０８，５１０，５１２，５１４、
第２図） (ii) タイマ（５０７，５０９，５１１，５１３、
第２図） (iii) 自動呼出出力レジスタ５０５₀，５０５₁，５
０５₂，５０５₃ (iv) 各々のACUに対する自動呼出状態ACU₀，
ACU₁，ACU₂，ACU₃ (v) 構成要素の要求（USARTおよびタイマ内部
における装置） (vi) メモリ（RAM）（単一カードLA RAMある
いは４進カードLA RAM） USART（汎用同期式／非同期式 受信機／送
信機）は、状態機械プロセツサ６００からデータ
“バイト”を受信し、伝送のためにそれらを直列
“ビツト”に変換し、それはまた直列ビツトデー
タを受信し、これを並列データバイトに変換す
る。USARTデバイスは、それが動作する態様を
特定する２つの内部制御レジスタに書込むことに
よつて初期設定される。 この目的のための好ましい典型的なUSART
は、Western Digtal Corporation、3128
Redhill Ａ venue、Newport Beach、
California92663によつて製造され、そして
UC1671と呼ばれ、そしてUC1671非同期式／同期
式 受信機／送信機として1978年８月付のテクニ
カルマニユアルに説明されている。 このUSARTユニツトの内部制御レジスタの
様々なビツトは、次のような事項を特定する。す
なわち、同期式／非同期式モード、キヤラクタあ
たりのビツト数、パリテイ、ボーレート、透過方
式、そしてエコーモードである。バイト本位回線
アダプタ上で使用されるタイマは、２つの基本的
な機能として役立つ。すなわち、(i)プログラムタ
イマとして、そして(ii)非同期式動作に対するボー
レートジエネレータとしてである。３つの独立し
た内部タイマは、各々のチツプに含まれ、これら
の２つは、“伝送”および“受信”動作に対する
回線動作に関して時間調整の目的のソフトウエア
によつて使用される。第３のタイマは、非同期式
動作のためにUSARTによつて使用される方形波
クロツク信号を発生するのに使用される。各々の
タイマは独立して初期設定され、それが動作すべ
き“モード”を示す。２つのプログラムタイマ
は、所定のタイミング値に到達したときに状態機
械プロセツサ６００に対するフラグ信号を起動す
ることができる。 第２図の自動呼出出力レジスタ（ACUOR５０
５）は、状態機械プロセツサによつて“ダイヤル
数字”および制御情報でロードされるレジスタで
ある。このレジスタの出力は、論理信号をEIA
RS−232電圧に変換するレル変換チツプを駆動す
る。これらの信号は、ダイヤル出力能力を提供す
る、Bell８０１のような自動呼出装置（ACU）
を駆動する。 自動呼出状態（第２図のACUST０，ACUST
１，ACUST３）は、自動呼出装置（ACU）か
ら状態機械プロセツサ６００への入力回線の状態
あるいは状況を提供する手段である。ACUから
の回線は、EIA電圧をTTL論理レベルに変換す
るレベル変換器チツプによつて受信される。これ
らの論理レベルは状態機械プロセツサによつて読
出され、現在の状況が決定される。 回線アダプタからの構成要素要求は以下のとお
りである。すなわち(i)USART、(ii)プログラムタ
イマ１、(iii)プログラムタイマ２である。 これらの３つの構成要素は、その初期設定に関
する独自の時間においてその他から独立して“サ
ービス要求”を発生することができる。“サービ
ス要求”は、回線アダプタがサービスを要求する
ことを示すフラグ信号を状態機械プロセツサへ送
信する。状態機械が、どの回線アダプタがサービ
スを要求しているか決定した後に、特定の回線ア
ダプタ上のどの“構成要素”がサービスを要求し
ているかを決定しなければならない。 回線アダプタ上のメモリは、各々の回線に対す
る2048×17ビツトのワードのRAMから構成され
ている。それゆえに、各々の４進回線アダプタカ
ードは、実際に8192×17ビツトのワードのRAM
を含んでいる。単一の回線アダプタカード（第４
図）は、4096ワードのRAM５５０ｍを、すなわ
ちデータ通信回線の1/2であり、DLI７００に対
する残りを含む。RAMメツセージバツフアの伝
送／受信、回線動作に関するテーブルおよび命令
に対するソフトウエアによつて使用される。 バイト本位回線アダプター演算 指定：状態機械プロセツサ６００が回線アダプ
タ（LA）上のアドレス可能な構成要素に関する
コードを実行するときに、LAは“指定”されな
ければならない。各々の回線アダプタ（第５図）
はフリツプフロツプを含み、その入力は、第５図
のＩ／Ｏバスの特定のビツトにジヤンプされる。
回線アダプタを“指定”するために、状態機械プ
ロセツサは、ストローブNo.１とのPUT演算を実
行し、Ｉ／Ｏバスの対応するビツトは１に等しく
なければならない。０に等しいＩ／Ｏバスビツト
との同一の演算を実行することは、第５図におい
て“DESF”として典型的に示される指定フリツ
プフロツプをリセツトする。 フラグ演算：回線アダプタの種々の構成要素
は、“サービス要求”を発生することができる。
これらの“サービス要求”は、すべての回線アダ
プタに対する共通のフラグ回線を駆動するため
に、基本的には互いに論理和がとられる。信号回
線、すなわちフラグ２／は、ローアクテイブのと
きには、いくつかの回線アダプタがサービスを要
求していることを状態機械プロセツサ６００に知
らせる。状態機械プロセツサは、00001に等しい
種々のフイールドＶ−FLD（４：５）とGET演算
を実行することによつて、どの回線アダプタがサ
ービスを要求しているかを決定することができ
る。回線アダプタは、この演算の実行に対して
“指定”される必要はない。 回線アダプタにおける“レジスタアドレス”
（RESADRn）信号は、状態機械プロセツサから
の５つのＶ−FLD信号である。 第６図に関連するフラグ演算は、回線アダプタ
がサービスを要求していることをローアクテイブ
が状態機械プロセツサに知らせるときに、フラグ
２／回線によつて完成される。たとえば第６図に
おいて、もしも回線アダプタ０がサービスを要求
すれば、そのときはNORゲートG₀は始動され、
フラグ２／回線上に信号（ロー）を提供する。 この信号を受信すると、状態機械プロセツサ
は、GETフラグID回線上でGET演算を開始す
る。これはゲートG₀の出力信号を、状態機械に
よつて読出されたときに、この場合回線アダプタ
０に含まれる特定の回線アダプタを識別するＩ／
Ｏバス（回線アダプタの特定の１つに専用され
る）の特定の回線に送信される。 同様に、１，２，３などの各々の回線アダプタ
は、ゲートG₁，G₂あるいはG₃を有し、フラグ
２／回線を始動させ、そして状態機械にその回線
アダプタと関連するＩ／Ｏバス上の回線に対する
特定の“ジヤンパ”結合を“読出し”させる。 データバス構造：RAM（第５図）すなわちメ
モリ５５０m₁，m₂を除いて、回線アダプタ上の
アドレス可能な構成要素に送信されたすべてのデ
ータは、状態機械プロセツサにおける“第２”の
出力制御レジスタ３８（第３図）から発生する。
RAMを除いて、回線アダプタ上のアドレス可能
な構成要素から状態機械プロセツサによつて“読
出し”されたすべてのデータは、Ｉ／Ｏバス１０
を介して状態機械プロセツサに送信される。 第４図（DLI／LAデータバス構造）に関連し
て、信号回線アダプタデータバス構造が示され
る。 第４図に示されるように、第２の出力制御レジ
スタ３８（第３図）回線１７₂（OCREG２０ｎ）
は、自動呼出装置出力レジスタ５０５の入力に直
接結合し、そして両方向バス駆動装置を提供する
トランシーババス制御装置チツプ５０３にも直接
結合する。 自動呼出装置出力レジスタ５０５は、６ビツト
“Ｄ”タイプのフリツプフロツプレジスタ（DR
６ｎ）である。クロツク入力が能動化されたとき
に、第２の出力レジスタ３８からのデータは
ACUOR５０５にストローブされる。 タイマ５０７および第４図のUSART５０８の
双方に送信されたデータは、状態機械プロセツサ
（第３図）における第２の出力レジスタ３８から
発生し、そしてトランシーババス制御装置５０３
を介して送信され、その後アドレスされた構成要
素に送信される。タイマ構成要素に対するデータ
回線は、ハイアクテイブであり、USART構成要
素に対してはデータ回線はローアクテイブであ
る。双方の構成要素は同一のデータバスを共用す
るので、構成要素の１つへのデータは反転されな
ければならない。タイマ５０７は、“反転された”
データ、すなわち、１＝０および０＝１を受信す
るのに使用され、一方でUSART５０８は、典型
的なフオーマツトを受信する。このように、状態
機械プロセツサ（第３図）における第２の出力レ
ジスタ３８からの“１”ビツトは、USART（ア
クテイブロー）に対する“１”ビツトとして現わ
れ、タイマに対する“０”ビツトとして現われ
る。トランシーババス制御装置５００は、３段階
装置であるが、その第３すなわち高インピーダン
ス状態においては使用されない。それは、状態機
械プロセツサにおける第１の出力制御レジスタ３
７のビツト４から発生するRE信号の状態に依存
するDOUT（データアウト）へのDIN（データイ
ン）またはROUTへのDOUTいずれかを駆動す
るのに使用される。レジスタ３７のビツト４がオ
ンのときに、信号REは正であり、トランシーバ
バス制御装置５０３を介するDOUT方向への
DINを“能動化”する。 回線アダプタからの情報の読出し（RAM読出
しを除く）は、デコードされたGET演算によつ
て実行され、読出された情報は、Ｉ／Ｏバス１０
の少なくとも重要な８ビツト上で有効である。８
−１マルチプレクサ５０４は、読出された情報の
信号源である。 “単一”回線アダプタ（第４図）上において、
マルチプレクサ（MUX）５０４に対する８個の
入力の４つは、回線アダプタによつて使用され、
残りはデータ回線インターフエイス（DLI）によ
つて使用される。Ｖ−FLD（３：２）が“11”に
等しく、そしてＶ−FLD（４：１）が０（DLI
GET）に等しいかあるいは指定フリツプフロツ
プ（DESF）がオン（LA GET）のいずれかとき
に、GET演算期間中にマルチプレクサ（MUX）
がチツプ選択（ローレベル）される。 “４進”回線アダプタカード（第２図）上にお
いて、16のマルチプレクサが存在し、それぞれは
８−１の割合を有している。回線アダプタの各々
の“対”に対して８つのマルチプレクサが存在す
る。 第４図に示されるように、MUX５０４への８
個の入力回線は、４つの回線がDLI（データリン
クインターフエイス）に結合され、そして４つの
回線が回線アダプタに結合されるように半分に分
割される。第２図において同様に、４進回線アダ
プタにおいて、８個のマルチプレクサの各々のグ
ループの８つの入力回線は半分に分割され、単一
回線アダプタと同様に、それによつて４つのグル
ープを作る。４つの入力回線のどのグループもオ
ン状態である“指定フリツプフロツプ”（DESF
（第５図））によつて選択される。どのグループの
４つの回線のどれかの選択は、GET演算のＶ−
FLDの重要な少なくとも２つのビツトによつて
実行される。 回線アダプタ（第２図および第５図）における
RAMメモリに“書込み”されるべきデータは、
16ビツトパルスパリテイ形式におけるＩ／Ｏバス
１０を介して送信される。回線アダプタにおける
RAMメモリから“読出し”されたデータは、16
ビツト＋パリテイを有するMEMOUT上に配置
される。 構成要素アドレス：第４図に示されるように、
“読出し”されるべき構成要素の出力は、Ｉ／Ｏ
バス１０を駆動する８−１マルチプレクサ５０４
の入力に向けられる。回線アダプタ上には状態機
械プロセツサによつて“読出し”される５つの構
成要素が存在する。すなわち、 構成要素要求ID（CRID） USART５０８ タイマ５０７ 自動呼出装置状態（ACUST） アダプタタイプID（ADPT.ID） 回線アダプタ上のこれらの５つの構成要素は読
出されるが、USART５０８およびタイマ５０７
はマルチプレクサに対する同一の入力回線
（ROUT）を共用する。（８−１マルチプレクサ
への入力の）いずれかのグループへの４つの入力
の１つの選択は、GET演算のＶ−FLDの少なく
とも２つの重要なビツトによつて実行される。Ｖ
−FLD（３：４）は、IIXXに等しく、４つの入
力の１つの選択は、表Ｙ−１に示されるように決
定される。

【表】 第４図において単一回線アダプタマルチプレク
サ５０４は、回線アダプタ上の３つの構成要素を
書込み（RAMを含まない）させる。それらは、
自動呼出装置出力レジスタ５０５（ACUOR）、
USART５０８およびタイマ５０７である。これ
らの３つの構成要素のアドレスは２つの相異なる
形式において行なわれる。すなわち、PUT演算
のＶ−FLDのデコードおよび状態機械プロセツ
サ（第３図）における第１の出力制御レジスタ３
７からのビツトのデコードである。 第８ａ図の８個のデコーダ８０_Pの１つが01111
に等しくPUT演算Ｖ−FLD（４：５）をデコード
し、ストローブNo2が状態機械プロセツサから送
信されたときに、ACUOR５０５はアドレスされ
る。このデコードは、単一回線アダプタカード上
でのみ実行され、そしてフロントプレーンコネク
タを介して他の回線アダプタカードに送信され
る。このデコードされた信号は、各々の回線アダ
プタ（他の入力がクロツクであり指定フリツプフ
ロツプである）における３つの入力NORゲート
（Ｎ３、第８ａ図）によつて受信される。このゲ
ートの出力は、６ビツトACU出力レジスタのク
ロツク入力を駆動する。 第２の出力制御レジスタ３８（第３図）からの
データはその後、第８ａ図のACUOR５０５にス
トローブされる。 第８ａ図において、デコーダ８０_Pは、入力と
して、第３図のデコーダ制御装置２３から０−４
のビツトを受信し、そしてまた、状態機械プロセ
ツサ６００からストローブ＃２信号を受信する。
レジスタアドレスRA＝01111であるときに、
NORゲートＮ３は、ACU出力レジスタ５０５に
（第３図のレジスタ３８からの）データをクロツ
クする。 第８ｂ図は、それによつてPUTストローブ、
レジスタアドレス、およびACUOR−CLK信号
がACU−出力レジスタ５０５をローデイングさ
せるタイミングシーケンスを示す。 自動呼出装置５０５_Uにダイヤル数および制御
信号を送信するそれらの機能に対するACU−出
力レジスタの使用の特定化は、 (a) 状態機械６００は、ダイヤル数および制御信
号を積算するためにその第２の出力レジスタレ
ジスタ３８を使用する。 (b) 状態機械６００は、PUTストローブ２を使
用して、ダイヤル数および制御ビツトを第２の
出力制御レジスタ３８（第３図）にロードする
PUT演算を開始する。使用されるフイールド
は、演算 Ｖ−FLD Ｄ−FLD データ PUT 01110 X001 XXnn nnは第２の出力制御レジスタ３８に入力さ
れるデータ。