Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0223902B2 - - Google Patents
[go: Go Back, main page]

JPH0223902B2 - - Google Patents

Info

Publication number
JPH0223902B2
JPH0223902B2 JP59225135A JP22513584A JPH0223902B2 JP H0223902 B2 JPH0223902 B2 JP H0223902B2 JP 59225135 A JP59225135 A JP 59225135A JP 22513584 A JP22513584 A JP 22513584A JP H0223902 B2 JPH0223902 B2 JP H0223902B2
Authority
JP
Japan
Prior art keywords
active
route
wiring
area
unwired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59225135A
Other languages
Japanese (ja)
Other versions
JPS61105672A (en
Inventor
Shizuo Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59225135A priority Critical patent/JPS61105672A/en
Publication of JPS61105672A publication Critical patent/JPS61105672A/en
Publication of JPH0223902B2 publication Critical patent/JPH0223902B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

(産業上の利用分野) この発明は、プリント板、LSIなどの配線経路
決定装置に関する。 (従来の技術) 従来、プリント板、LSIなどの基板上における
配線経路決定は、デイスプレイ上にプリント板等
を表示してキーボードからの指示により配線経路
を決定する配線経路決定装置により行なわれてい
る。このような配線経路決定装置において、配線
すべき全ての端子間配線経路が決定されていない
場合は、その未配線経路を決定するために、配線
用端子と配線用端子間の配線経路をデイスプレイ
上に表示し(以下、デイスプレイ上に表示された
配線経路を配線パターンという)、表示された配
線パターンをオペレータが試行錯誤的に既配線パ
ターンを消去し、未配線端子間の配線経路を含め
た新たな配線経路を決定する方法が採られてい
た。 (発明が解決しようとする問題点) 従つて、このような従来の配線経路決定装置に
あつては、配線経路の決定に多くの時間がかか
り、またオペレータが試行錯誤的に決定した新た
な配線経路が最適なものであるかどうかが不明で
あるという問題点を有する。 この発明はこれらの問題点を解決し、未配線端
子間の配線経路を決定する場合に、修正されるべ
き最適な既配線パターンを計算処理してオペレー
タに知らせ、試行錯誤によらず、最適な配線経路
を決定することができる配線経路決定装置を提供
することを目的とする。 (問題点を解決するための手段) この発明の配線経路決定装置は、配線により接
続されるべき基板上の第1及び第2の端子間の未
配線経路を決定すると共に、前記未配線経路を含
む前記基板上の配線のパターンを表示するデイス
プレイを有するものであつて、前記第1の端子を
含む前記基板上の1の領域からその周辺の領域へ
ウエーブを発生させると共に前記ウエーブが既配
線経路を乗り越えて他の領域に進む度にウエーブ
数を増加させる形式により、前記基板上の全領域
にそれぞれウエーブ数を設定させる第1の手段
と、前記第1の手段により設定された複数領域の
前記ウエーブ数が連続し、且つそれらの領域が互
いに隣接しているときは、これらの領域をアクテ
イブ領域として設定する第2の手段と、互いに隣
接する2つの前記アクテイブ領域における前記ウ
エーブ数が異なるときは、これら前記アクテイブ
領域の境界上の任意点にアクテイブ点を設定する
第3の手段と、前記第1の端子から前記アクテイ
ブ点を含む前記アクテイブ領域を介して前記第2
の端子に至る未配線経路を設定する第4の手段
と、前記第4の手段により設定された前記未配線
経路が複数存在するときは、前記未配線経路を距
離が短い順に前記デイスプレイ上に表示させる第
5の手段と設けたことを特徴とする。 (作用) この発明の配線経路決定装置によれば、設定さ
れた前記アクテイブ領域に従つて前記第1及び第
2の端子間に未配線経路を決定する処理が効率よ
く実行されると共に、設定された前記未配線経路
が複数存在するときは、前記経路を距離が短い順
に前記デイスプレイ上に表示されるので、最短距
離となる未配線経路を選択することを容易なもの
にする。また、このようにして決定した未配線経
路を更に合理的なものにするために、既配線経路
の変更を含めた総括的な修正処理も容易に実行可
能にする。 (実施例) 以下、この発明を一実施例に基づき図面を参照
して詳細に説明する。第1図及び第2図は、この
発明の一実施例を示すブロツク図である。第1図
において、10はキーボード、11はデイスプレ
イ、12はインタフエース部、13はキーボード
10からのコマンドを解読するコマンド解読処理
部、14はデイスプレイ11に配線パターンを表
示させる配線パターン表示処理部、16は記憶部
19からの配線端子データ及び端子間配線データ
に基づき配線経路を決定する配線経路決定処理
部、17はコマンド解読処理部13、配線パター
ン表示処理部14、配線経路決定処理部16、及
びこの発明により設けられた修正対象既配線パタ
ーン検出処理制御部15(詳細は後述する)を制
御する配線経路決定制御部、18は配線パターン
表示処理部14、修正対象既配線パターン検出処
理部15及び配線経路決定処理部16と、記憶部
19とのインタフエースを司るフアイル入出力
部、及び19は配線端子データ、端子間配線経路
データ及び未配線端子データを格納する記憶部で
ある。 第2図は、第1図に示す修正対象既配線パター
ン検出処理制御部15により制御される各構成要
素を示すブロツク図である。同図において、20
は既配線パターンを複数の領域に分類するため
に、未配線端子の一方からウエーブを送出するた
めの制御を行なうウエーブ発生部、21はアクテ
イブ領域判定処理部であり、ウエーブ発生部20
が発生するウエーブによつて、基板上で互いに隣
接する3つの領域に設定されたウエーブ数が、以
下で説明する表に示すように、ウエーブの発生サ
イクル上で連続的な関係があるときは、これらの
領域がアクテイブ領域であると判定する処理を実
行するものである。このようなアクテイブ領域
は、第3図に示すように、配線の決定により互い
に接続されるべき未配線端子Aと未配線端子Bと
の間を接続する未配線経路を決定する際に、基板
上の既配線パターンがその障害となつているとき
は、その経路変更のための処理(以下、第4図を
参照して説明する。)の回数を最小限にするのに
有効に利用される。22はアクテイブ領域をスタ
ツク状に格納するアクテイブ領域スタツク、23
はアクテイブ領域中の隣接する領域の境界上の任
意の点であるアクテイブ点を抽出するアクテイブ
点抽出処理部、24はアクテイブ点をスタツク状
に格納するアクテイブ点スタツク、25は未配線
端子の一方から抽出されたアクテイブ点が設けら
れた境界を通りもう一方の未配線端子に至る最短
距離の配線経路を求め、距離の短い順にソーイン
グする最短距離算出兼ソーイング処理部、及び2
6は得られた修正すべき既配線パターンを示すア
クテイブ点に従つてデイスプレイ11上の既配線
パターンを自動的に変更する既配線パターン自動
変更処理部である。 次に動作について説明する。 はじめに、この実施例において処理される既配
線パターンの一例を第3図に示す。同図におい
て、1はピン端子、中継端子、電源端子、接地端
子等の配線端子、2は既配線パターン、3はプリ
ント板等におけるメツシユである。4は本来配線
されるべき未配線端子A,Bを直線で結んだもの
で、未配線表示を示す。この実施例においては、
2層プリント板を例に説明する。すなわち、第3
図は配線が第1層のみで行なわれている状態であ
り、第1層での配線パターンは太い実線で示して
ある。尚、説明を簡単にするために、第2層での
配線処理は最初禁止されているものとする。 次に、この実施例による配線経路決定の動作
を、第4図a〜eの動作フローチヤートに従つて
説明する。 まず、キーボード11より未配線端子の配線指
令を発信する。これにより、記憶部19に格納さ
れている未配線端子情報がフアイル入出力部18
を介して修正対象既配線パターン検出処理制御部
15に読込まれる。すなわち、第3図の既配線パ
ターンにおいては、未配線端子A,Bが抽出さ
れ、読込まれる(第4図aのステツプ30)。次に
ウエーブ(WAVE)発生部20は未配線端子A
を含む領域から順次領域内のメツシユにウエーブ
を発生させる(ステツプ31)。ウエーブは各領域
を分類するもので、ステツプ32に示すように、
次の3つの条件に従つて発生する。第1に、ウエ
ーブはサイクリツクに1→2→3→1→2→3…
の順番で発生する。第2に、閉じた領域内は同一
のウエーブとする。第3に、ウエーブは隣接する
領域間の境界も乗り越えて発生する。このステツ
プ32は、未配線端子Bを含む領域にウエーブが発
生するまで繰返される(ステツプ33)。この結果、
第3図の既配線パターンに囲まれた領域は、第5
図に示すように分類される。同図からわかるよう
に、A点を含む領域ウエーブ1となり、これに隣
接する領域ウエーブ2となり、更にこれに隣接す
る領域はウエーブ3となる。更に、ウエーブ3に
隣接する領域ウエーブ1となり、この結果B点を
含む領域ウエーブ1となる。 次に、アクテイブ領域判定処理部21は、A点
を含む領域から開始し、ウエーブ番号を1→2→
3→1→2…の順番で、各々の閉じた領域が、下
記表により定義されるアクテイブ領域条件に合致
するアクテイブ領域であるか、又はパツシブ領域
(この定義は後述する)であるかを判定する(第
4図bのステツプ34の前半部分)。
(Industrial Application Field) The present invention relates to a wiring route determination device for printed boards, LSIs, etc. (Prior Art) Conventionally, wiring route determination on printed circuit boards, LSI boards, and other substrates has been carried out using wiring route determining devices that display printed boards, etc. on a display and determine wiring routes based on instructions from a keyboard. . In such a wiring route determination device, if all the wiring routes between terminals to be wired have not been determined, the wiring routes between the wiring terminals and the wiring terminals are displayed on the display in order to determine the unwired routes. (hereinafter, the wiring route displayed on the display is referred to as a wiring pattern), and the operator erases the displayed wiring pattern by trial and error to create a new wiring route including the wiring route between unwired terminals. A method was used to determine a suitable wiring route. (Problems to be Solved by the Invention) Therefore, with such conventional wiring route determination devices, it takes a lot of time to determine the wiring route, and new wiring determined by the operator through trial and error is required. The problem is that it is unclear whether the route is the optimal one. This invention solves these problems and, when determining the wiring route between unwired terminals, calculates and informs the operator of the optimal existing wiring pattern to be corrected, thereby eliminating the need for trial and error. It is an object of the present invention to provide a wiring route determining device that can determine a wiring route. (Means for Solving the Problems) The wiring route determining device of the present invention determines an unwired route between first and second terminals on a board to be connected by wiring, and also The device has a display that displays a wiring pattern on the substrate including the first terminal, and generates a wave from one area on the substrate including the first terminal to a surrounding area, and the wave is connected to an existing wiring route. a first means for setting the number of waves in each area on the substrate by increasing the number of waves each time the number of waves is increased each time the number of waves is increased each time the number of waves is increased each time the number of waves is increased each time the number of waves is increased each time the number of waves is increased each time the number of waves is When the number of waves is continuous and those areas are adjacent to each other, a second means for setting these areas as active areas, and when the number of waves in two adjacent active areas are different, , a third means for setting an active point at an arbitrary point on the boundary of the active area; and a third means for setting an active point at an arbitrary point on the boundary of the active area;
a fourth means for setting an unwired route leading to a terminal; and when there are a plurality of said unwired routes set by said fourth means, said unwired routes are displayed on said display in descending order of distance; The present invention is characterized in that it is provided with a fifth means for causing. (Function) According to the wiring route determining device of the present invention, the process of determining an unwired route between the first and second terminals according to the set active area is efficiently executed, and the set When there are a plurality of unwired routes, the routes are displayed on the display in descending order of distance, making it easy to select the unwired route with the shortest distance. Further, in order to make the unwired route determined in this way more rational, comprehensive modification processing including changing the already wired route can be easily executed. (Example) Hereinafter, the present invention will be described in detail based on an example with reference to the drawings. 1 and 2 are block diagrams showing one embodiment of the present invention. In FIG. 1, 10 is a keyboard, 11 is a display, 12 is an interface section, 13 is a command decoding processing section that decodes commands from the keyboard 10, 14 is a wiring pattern display processing section that displays a wiring pattern on the display 11, Reference numeral 16 denotes a wiring route determination processing unit that determines a wiring route based on the wiring terminal data and interterminal wiring data from the storage unit 19; 17, a command decoding processing unit 13; a wiring pattern display processing unit 14; a wiring route determination processing unit 16; and a wiring route determination control unit that controls the correction target wiring pattern detection processing control unit 15 (details will be described later) provided according to the present invention, 18 is a wiring pattern display processing unit 14, and a correction target wiring pattern detection processing unit 15 and a file input/output unit that controls the interface between the wiring route determination processing unit 16 and the storage unit 19, and 19 is a storage unit that stores wiring terminal data, inter-terminal wiring route data, and unwired terminal data. FIG. 2 is a block diagram showing each component controlled by the wiring pattern detection processing controller 15 to be corrected shown in FIG. In the same figure, 20
21 is an active area determination processing unit; 21 is an active area determination processing unit;
When the numbers of waves set in three adjacent areas on the substrate are in a continuous relationship on the wave generation cycle, as shown in the table explained below, depending on the waves generated, A process is executed to determine that these areas are active areas. As shown in FIG. 3, such an active area is used on the board when determining the unwired path connecting unwired terminal A and unwired terminal B that should be connected to each other by wiring determination. When an existing wiring pattern is an obstacle, it is effectively used to minimize the number of processing steps for changing the route (described below with reference to FIG. 4). 22 is an active area stack that stores active areas in a stack; 23
is an active point extraction processing unit that extracts an active point that is an arbitrary point on the boundary of adjacent areas in the active area; 24 is an active point stack that stores active points in a stack; 25 is a block from one of the unwired terminals; 2. A shortest distance calculation and sawing processing unit that calculates the shortest wiring route that passes through the boundary where the extracted active point is provided and reaches the other unwired terminal, and performs sawing in descending order of distance;
Reference numeral 6 denotes an automatic wiring pattern change processing unit that automatically changes the existing wiring pattern on the display 11 in accordance with the obtained active point indicating the existing wiring pattern to be corrected. Next, the operation will be explained. First, FIG. 3 shows an example of a wiring pattern processed in this embodiment. In the figure, 1 is a wiring terminal such as a pin terminal, a relay terminal, a power supply terminal, a ground terminal, etc., 2 is an existing wiring pattern, and 3 is a mesh on a printed board or the like. 4 is a straight line connecting unwired terminals A and B, which should originally be wired, and indicates an unwired display. In this example,
This will be explained using a two-layer printed board as an example. That is, the third
The figure shows a state in which wiring is performed only in the first layer, and the wiring pattern in the first layer is shown by thick solid lines. In order to simplify the explanation, it is assumed that wiring processing in the second layer is initially prohibited. Next, the operation of determining the wiring route according to this embodiment will be explained according to the operation flowcharts shown in FIGS. 4a to 4e. First, a wiring command for unwired terminals is issued from the keyboard 11. As a result, the unwired terminal information stored in the storage section 19 is transferred to the file input/output section 18.
The data is read into the correction target wiring pattern detection processing control section 15 via the correction target wiring pattern detection processing control section 15. That is, in the already wired pattern of FIG. 3, unwired terminals A and B are extracted and read (step 30 in FIG. 4a). Next, the wave (WAVE) generating section 20 is connected to the unwired terminal A.
Waves are generated in the meshes in the area sequentially starting from the area containing the area (step 31). The waves classify each area, and as shown in step 32,
This occurs according to the following three conditions. First, the wave is cyclical 1 → 2 → 3 → 1 → 2 → 3...
occur in this order. Second, the waves within the closed area are the same. Third, waves also occur across boundaries between adjacent regions. This step 32 is repeated until a wave is generated in the area including the unwired terminal B (step 33). As a result,
The area surrounded by the existing wiring pattern in Fig. 3 is the fifth
Classified as shown in the figure. As can be seen from the figure, area wave 1 includes point A, area wave 2 adjoins this, and wave 3 further adjoins this area. Further, it becomes area wave 1 adjacent to wave 3, and as a result, area wave 1 including point B becomes area wave 1. Next, the active area determination processing unit 21 starts from the area including point A and changes the wave number from 1 → 2 →
In the order of 3 → 1 → 2..., determine whether each closed area is an active area that meets the active area conditions defined in the table below, or a passive area (this definition will be described later). (the first half of step 34 in Figure 4b).

【表】 このようにして判定されたアクテイブ領域を第
6図に示す。図中、斜線で示された領域がアクテ
イブ領域である。同図からわかるように、アクテ
イブ領域A,A21,A22,A31,A32及
びBの領域である。尚、図中パツシブ領域とはア
クテイブ領域以外の領域、換言すればアクテイブ
領域の連鎖が跡切れる領域である。 次に、アクテイブ領域判定処理部21はA点か
らB点に至るアクテイブ領域の連鎖を求める。こ
の領域連鎖は一般に複数個存在し、経路(パス)
と呼ばれる。第7図に、第6図におけるA点から
B点の領域連鎖を示す。第7図からわかるよう
に、この場合の領域連鎖はA→A21→A31→
Bと、A→A22→A32→Bの2つ存在する。 このようにして得られた領域連鎖は、その発生
順序(A点からB点に至るアクテイブ領域の順
序)に従つて、アクテイブ領域スタツク22に登
録される(第4図bのステツプ34の後半部分)。
第8図に、アクテイブ領域スタツク22に登録さ
れたアクテイブ領域の様子を示す。図中、ADa
アクテイブ領域スタツク22のスタツクアドレス
を示し、ADb及びADcはスタツクアドレスADa
格納されたアクテイブ領域に領域連鎖するアクテ
イブ領域に関するアクテイブ領域スタツク22の
スタツクアドレスADaを示す。例えば、スタツク
アドレスADaのアドレス0にはアクテイブ領域A
が格納され、このアクテイブAはアクテイブ領域
A21及びA22に領域連鎖するので、スタツク
アドレスADb及びADcにはそれぞれスタツクアド
レス1及び2が格納される。尚、図中の右側に示
されている矢印はこの領域連鎖を示す。 次に、アクテイブ点抽出処理部23は、アクテ
イブ領域スタツク22に登録されたアクテイブ領
域の領域連鎖に基づいて経路を求め、各経路につ
いてアクテイブ点を求める(第4図cのステツプ
35の前半部分)。ここで、アクテイブ点は経路上
の隣接するアクテイブ領域の境界上の任意の点と
定義される。例えば、アクテイブ点抽出処理部2
3は領域連鎖の一方、例えばA→A21→A31
→Bからパス1を得、他方の領域連鎖A→A22
→A32→Bからパスを得、第9図の▲印で示さ
れるアクテイブ点を求める。第9図において、パ
ス1のアクテイブ点はP11,P12及びP13
であり、パス2のアクテイブ点はP21,P22
及びP23である。 このようにして得られたアクテイブ点は、第1
0図に示す如く、パス番号とともにアクテイブ点
スタツク24に登録される。(第4図cのステツ
プ35の後半部分)。第10図において、AD′aはア
クテイブ点スタツク24のスタツクアドレスを示
し、AD′bはスタツクアドレスADaに格納された
パス番号又はスタツク点に続くアクテイブ点に関
するスタツクアドレスAD′aを示す。例えば、ス
タツクアドレスAD′aのアドレス0にはパス番号
が1、すなわちパス1が格納され、このパス1は
アクテイブ点P11に続くので、スタツクアドレ
スAD′bにはスタツクアドレス1が格納される。 次に、最短距離算出兼ソーイング処理部25
は、アクテイブ点スタツク24に登録された各経
路ごとに、A点から当該経路のアクテイブ点で示
された隣接するアクテイブ領域の境界を通つてB
点に至る最短距離を算出する(第4図dのステツ
プ36の前半部分)。次に、最短距離算出兼ソーテ
イング処理部25は、各経路ごとに算出された距
離を比較して、各経路の距離をその短い順にソー
テイング(並び替え)する(第4図dのステツプ
36の後半部分)。デイスプレイ11はソーテイン
グ結果に基づき、距離の短い順に、経路上のアク
テイブ点を高輝度で表示する(第4図dのステツ
プ37)。第11図はデイスプレイ11に表示され
たパス2のアクテイブ点P21,P22及びP2
3を示す。パス2の距離はパス1の距離より短い
ので、最初パス2のアクテイブ点が表示される。 オペレータはデイスプレイ11上のアクテイブ
点の表示に基づき、アクテイブ点上の既配線パタ
ーンを修正するために、キーボード10からの手
段動操作又は既配線パターン自動変更処理部26
による自動修正のいずれか一方を選択する(第4
図eのステツプ38)。この選択はキーボード10
を介して行なわれる。キーボード10からの手動
操作が選択されたときは(第4図eのステツプ
39)、オペレータはアクテイブ点上の既配線パタ
ーンやこれらの周囲の既配線パターンの混み具合
い等を判断し、(第4図eのステツプ41)、経路変
更が可能であれば、既配線パターンの経路変更に
行ない、A点とB点との間の配線経路を人為的に
又は自動的に決定する(第4図eのステツプ42)。
例えば、オペレータは第11図に示されたデイス
プレイ11の上のパス2のアクテイブ点をみて、
破線の如き最短距離経路46に基づき既配線パタ
ーンの経路変更が可能であると判断し、第12図
に示す如く既配線パターンを修正する。尚、図中
43は迂回された既配線パターン、44は移動さ
れた既配線パターン、45はAB点間の配線経路
である。一方、既配線パターン自動変更処理部2
6による自動修正(第4図eのステツプ40)は、
配線パターン表示処理部14から既配線パターン
等のデータを読込み前述したようなアクテイブ点
上の既配線パターンやこれらの周囲の既配線パタ
ーンの混みぐあいを既配線パターン自動変更処理
部26が計算し、計算結果に基づいて経路変更が
可能であれば、既配線パターンを自動的に修正す
ることにより行なわれる。 一方、仮にステツプ41で経路変更が不可とされ
た場合、すなわちこの場合パス2に基づく経路変
更は不可であるとされた場合は、第4図dのステ
ツプ37に戻る。この結果、デイスプレイ11には
パス1のアクテイブ点が表示される。オペレータ
はパス2の場合と同様の操作により、既配線パタ
ーンの経路変更を行なう。 (発明の効果) 以上説明したように、この発明によれば、第1
の端子を含む基板上の1の領域からその周辺の領
域へウエーブを発生させ、これによつて設定され
たウエーブ数が連続している領域をアクテイブ領
域として設定し、更に互いに隣接し、かつウエー
ブ数が異なるアクテイブ領域の境界上の任意点に
アクテイブ点を設定し、前記第1の端子から前記
アクテイブ点を含む前記アクテイブ領域を介して
接続相手の第2の端子に至る経路を設定し、設定
された前記経路距離が短い順に前記デイスプレイ
上に表示させるように構成したので、所望の未配
線経路の決定を効率よく、かつ合理的に決定する
ことが容易なり、また、このようにして設定され
た未配線経路を更に合理的なものにするために、
既配線経路の変更処理を含めた総括的な配線経路
の設定も容易となる効果もある。
[Table] The active areas determined in this manner are shown in FIG. In the figure, the shaded area is the active area. As can be seen from the figure, these are active areas A, A21, A22, A31, A32, and B. Note that the passive area in the figure is an area other than the active area, in other words, an area where the chain of active areas is broken. Next, the active area determination processing unit 21 determines a chain of active areas from point A to point B. Generally, there are multiple area chains, and a route (path)
It is called. FIG. 7 shows the area chain from point A to point B in FIG. 6. As can be seen from Figure 7, the area chain in this case is A→A21→A31→
There are two types: B and A→A22→A32→B. The area chain obtained in this way is registered in the active area stack 22 according to the order of occurrence (the order of active areas from point A to point B) (the second half of step 34 in FIG. 4b). ).
FIG. 8 shows the state of active areas registered in the active area stack 22. In the figure, AD a indicates the stack address of the active area stack 22, and AD b and AD c are the stack addresses AD of the active area stack 22 related to the active area chained to the active area stored in the stack address AD a. Show a . For example, address 0 of stack address AD a has active area A.
is stored, and since this active A is area chained to active areas A21 and A22, stack addresses 1 and 2 are stored in stack addresses AD b and AD c , respectively. Note that the arrow shown on the right side of the figure indicates this area chain. Next, the active point extraction processing unit 23 finds a route based on the region chain of active regions registered in the active region stack 22, and finds active points for each route (step 4c in FIG. 4).
35 first half). Here, the active point is defined as any point on the boundary of adjacent active areas on the route. For example, active point extraction processing section 2
3 is one side of the area chain, for example A → A21 → A31
→ Obtain path 1 from B, other area chain A → A22
Obtain the path from →A32→B and find the active point indicated by the mark ▲ in FIG. In Figure 9, the active points of path 1 are P11, P12 and P13.
The active points of path 2 are P21, P22
and P23. The active point obtained in this way is the first
As shown in FIG. 0, the path number is registered in the active point stack 24 along with the path number. (Second half of step 35 in Figure 4c). In FIG. 10, AD'a indicates the stack address of the active point stack 24, and AD'b indicates the path number stored in the stack address ADa or the stack address AD'a regarding the active point following the stack point. show. For example, the path number 1, that is, path 1, is stored at address 0 of stack address AD'a , and this path 1 continues to active point P11, so stack address 1 is stored at stack address AD'b . be done. Next, the shortest distance calculation and sawing processing section 25
For each route registered in the active point stack 24, the route from point A to point B passes through the boundary of the adjacent active area indicated by the active point of the route.
The shortest distance to the point is calculated (the first half of step 36 in Figure 4d). Next, the shortest distance calculation/sorting processing unit 25 compares the distances calculated for each route and sorts the distances of each route in descending order (step d in FIG. 4).
36 second half). Based on the sorting result, the display 11 displays the active points on the route with high brightness in descending order of distance (step 37 in FIG. 4d). FIG. 11 shows the active points P21, P22 and P2 of path 2 displayed on the display 11.
3 is shown. Since the distance of path 2 is shorter than the distance of path 1, the active point of path 2 is displayed first. Based on the display of the active points on the display 11, the operator operates the means from the keyboard 10 or uses the automatic wiring pattern change processing unit 26 to modify the existing wiring pattern on the active point.
Select one of the automatic corrections (4th
Step 38 in Figure e). This selection is keyboard 10
It is done through. When manual operation from the keyboard 10 is selected (step e in Figure 4)
39), the operator judges the congestion of the existing wiring patterns on the active point and the surrounding wiring patterns (step 41 in Figure 4 e), and if the route can be changed, changes the existing wiring patterns. The route is changed and the wiring route between point A and point B is determined manually or automatically (step 42 in FIG. 4e).
For example, the operator looks at the active point of path 2 on the display 11 shown in FIG.
It is determined that the route of the existing wiring pattern can be changed based on the shortest distance route 46 such as a broken line, and the existing wiring pattern is modified as shown in FIG. In the figure, 43 is a detoured existing wiring pattern, 44 is a moved existing wiring pattern, and 45 is a wiring route between points AB. On the other hand, the existing wiring pattern automatic change processing section 2
6 (step 40 in Figure 4e) is
The existing wiring pattern automatic change processing unit 26 reads data such as existing wiring patterns from the wiring pattern display processing unit 14 and calculates the congestion of the existing wiring patterns on the active points and the surrounding existing wiring patterns as described above. If the route can be changed based on the calculation results, it is done by automatically modifying the existing wiring pattern. On the other hand, if it is determined in step 41 that a route change is not possible, that is, if it is determined that a route change based on path 2 is not possible in this case, the process returns to step 37 in FIG. 4d. As a result, the active point of path 1 is displayed on the display 11. The operator changes the route of the existing wiring pattern by the same operation as in the case of path 2. (Effect of the invention) As explained above, according to this invention, the first
A wave is generated from one area on the board including the terminals to the surrounding area, and the area where the set number of waves is continuous is set as the active area, and furthermore, the area where the wave numbers are adjacent to each other and An active point is set at an arbitrary point on a boundary between active areas having different numbers, and a path is set from the first terminal to a second terminal of the connection partner via the active area including the active point. Since the route distances set are displayed on the display in descending order of distance, it is easy to efficiently and rationally determine a desired unwired route. In order to make the unwired route more rational,
This also has the effect of facilitating comprehensive wiring route setting, including processing for changing existing wiring routes.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図はこの発明の一実施例のブロ
ツク図、第3図はこの発明により処理される既配
線パターンを示す図、第4図a〜eはこの実施例
の動作のフローチヤート、第5図はウエーブによ
り分類された領域を示す図、第6図はパツシブ領
域とアクテイブ領域を示す図、第7図は第6図に
基づき得られる経路を示す図、第8図はアクテイ
ブ領域スタツクの内容を示す図、第9図は第8図
に基づき得られるアクテイブ点を示す図、第10
図はアクテイブ点スタツクの内容を示す図、第1
1図はデイスプレイ上に表示されたアクテイブ点
を示す図、及び第12図は経路変更された結果を
示す図である。 10……キーボード、11……デイスプレイ、
12……インタフエース部、13……コマンド解
読処理部、14……配線パターン表示処理部、1
5……修正対象既配線パターン検出処理制御部、
16……配線経路決定処理部、17……配線経路
決定制御部、18……フアイル入出力部、19…
…記憶部、20……ウエーブ発生部、21……ア
クテイブ領域領域判定処理部、22……アクテイ
ブ領域スタツク、23……アクテイブ点抽出処理
部、24……アクテイブ点スタツク、25……最
短距離算出兼ソーテイング処理部、26……既配
線パターン自動変更処理部。
1 and 2 are block diagrams of an embodiment of the present invention, FIG. 3 is a diagram showing an existing wiring pattern processed by the present invention, and FIGS. 4 a to 4 e are flowcharts of the operation of this embodiment. , FIG. 5 is a diagram showing regions classified by waves, FIG. 6 is a diagram showing passive regions and active regions, FIG. 7 is a diagram showing routes obtained based on FIG. 6, and FIG. 8 is a diagram showing active regions. Figure 9 shows the contents of the stack, Figure 9 shows the active points obtained based on Figure 8, Figure 10 shows the active points obtained based on Figure 8.
The figure shows the contents of the active point stack.
FIG. 1 is a diagram showing the active points displayed on the display, and FIG. 12 is a diagram showing the result of changing the route. 10...Keyboard, 11...Display,
12...Interface section, 13...Command decoding processing section, 14...Wiring pattern display processing section, 1
5... Correction target existing wiring pattern detection processing control unit,
16...Wiring route determination processing unit, 17...Wiring route determination control unit, 18...File input/output unit, 19...
... Storage section, 20 ... Wave generation section, 21 ... Active area region determination processing section, 22 ... Active region stack, 23 ... Active point extraction processing section, 24 ... Active point stack, 25 ... Shortest distance calculation Also serving as a sorting processing section, 26...Existing wiring pattern automatic change processing section.

Claims (1)

【特許請求の範囲】 1 配線により接続されるべき基板上の第1及び
第2の端子間の未配線経路を決定すると共に、前
記未配線経路を含む前記基板上の配線のパターン
を表示するデイスプレイを有する配線経路決定装
置において、 前記第1の端子を含む前記基板上の1の領域か
らその周辺の領域へウエーブを発生させると共に
前記ウエーブが既配線経路を乗り越えて他の領域
に進む度にウエーブ数を増加させる形式により、
前記基板上の全領域にそれぞれウエーブ数を設定
させる第1の手段と、 前記第1の手段により設定された複数領域の前
記ウエーブ数が連続し、且つそれらの領域が互い
に隣接しているときは、これらの領域をアクテイ
ブ領域として設定する第2の手段と、 互いに隣接する2つの前記アクテイブ領域にお
ける前記ウエーブ数が異なるときは、これら前記
アクテイブ領域の境界上の任意点にアクテイブ点
を設定する第3の手段と、 前記第1の端子から前記アクテイブ点を含む前
記アクテイブ領域を介して前記第2の端子に至る
未配線経路を設定する第4の手段と、 前記第4の手段により設定された前記未配線経
路が複数存在するときは、前記未配線経路を距離
が短い順に前記デイスプレイ上に表示させる第5
の手段と を設けたことを特徴とする配線経路決定装置。
[Scope of Claims] 1. A display that determines an unwired route between first and second terminals on a board to be connected by wiring, and displays a wiring pattern on the board that includes the unwired route. In the wiring route determining device, a wave is generated from one area on the substrate including the first terminal to a surrounding area, and each time the wave crosses over an existing wiring route and advances to another area, the wave is generated. By increasing the number of
a first means for setting wave numbers in all regions on the substrate, and when the wave numbers of the plurality of regions set by the first means are continuous and those regions are adjacent to each other; , a second means for setting these areas as active areas, and a second means for setting an active point at an arbitrary point on the boundary of these active areas when the number of waves in two adjacent active areas is different. a fourth means for setting an unwired route from the first terminal to the second terminal via the active area including the active point; A fifth step of displaying the unwired routes on the display in order of shortest distance when there are a plurality of unwired routes.
1. A wiring route determining device comprising: means.
JP59225135A 1984-10-27 1984-10-27 Wiring route determination device Granted JPS61105672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59225135A JPS61105672A (en) 1984-10-27 1984-10-27 Wiring route determination device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59225135A JPS61105672A (en) 1984-10-27 1984-10-27 Wiring route determination device

Publications (2)

Publication Number Publication Date
JPS61105672A JPS61105672A (en) 1986-05-23
JPH0223902B2 true JPH0223902B2 (en) 1990-05-25

Family

ID=16824506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59225135A Granted JPS61105672A (en) 1984-10-27 1984-10-27 Wiring route determination device

Country Status (1)

Country Link
JP (1) JPS61105672A (en)

Also Published As

Publication number Publication date
JPS61105672A (en) 1986-05-23

Similar Documents

Publication Publication Date Title
WO2001024111A1 (en) Automatic routing system for pc board design
JPH04120666A (en) Automatic wiring method
JPH08153134A (en) Wiring CAD device
JP3102365B2 (en) Placement and wiring method
JP4311244B2 (en) Wiring route determination method and system
JPH0223902B2 (en)
US6640332B2 (en) Wiring pattern decision method considering electrical length and multi-layer wiring board
JP2621506B2 (en) Trim data generation method
JP2540952B2 (en) Interactive wiring device
JP3422645B2 (en) Circuit element placement device
JPH06266801A (en) Logic synthesis method considering floor plan
JPH0642256B2 (en) Automatic wiring method
JPH1065007A (en) Apparatus and method for designing semiconductor integrated circuit
JP2620005B2 (en) Placement and wiring decision method
JPH09198423A (en) Automatic wiring method and automatic wiring device
JPH06215072A (en) Wiring route design method
JP3589988B2 (en) Clock skew improvement method
JP2525485B2 (en) Circuit modification method
JPH0348445A (en) Automatic wiring decision device of large-scale integrated circuit
JPS63222441A (en) Automatic wiring method for semiconductor integrated circuit
JPH03278274A (en) Method for determining wiring order or wiring board and wiring method
JPH05334399A (en) Circuit arrangement correction system
JPH01106265A (en) Method for specifying ordering of automatic wiring network
JPS63222440A (en) Automatic wiring method for semiconductor integrated circuit
JPH04299777A (en) Printed circuit board designing device