Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0642256B2 - Automatic wiring method - Google Patents
[go: Go Back, main page]

JPH0642256B2 - Automatic wiring method - Google Patents

Automatic wiring method

Info

Publication number
JPH0642256B2
JPH0642256B2 JP62296674A JP29667487A JPH0642256B2 JP H0642256 B2 JPH0642256 B2 JP H0642256B2 JP 62296674 A JP62296674 A JP 62296674A JP 29667487 A JP29667487 A JP 29667487A JP H0642256 B2 JPH0642256 B2 JP H0642256B2
Authority
JP
Japan
Prior art keywords
path
wiring
net
load coefficient
cost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62296674A
Other languages
Japanese (ja)
Other versions
JPH01137373A (en
Inventor
薫 河村
達也 進藤
政信 梅田
利行 澁谷
秀樹 三渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62296674A priority Critical patent/JPH0642256B2/en
Publication of JPH01137373A publication Critical patent/JPH01137373A/en
Publication of JPH0642256B2 publication Critical patent/JPH0642256B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔概要〕 配線区間の径路を決定する自動配線方式に関し、配線パ
ターンの交差を認めて配線処理を行った後、この交差を
なくするように繰り返し配線処理を行って全体の配線コ
ストを最小限にすると共に自動配線率を向上させること
を目的とし、 指定された負荷係数に対応する径路の交差を含めた配線
コストを算出し、この配線コストの小さい径路を探索す
る径路探索部と、この径路探索部によって探索された径
路と交差するネットに対して交差する旨を通知する交差
メッセージ送信部と、当初指定した負荷係数を変更する
負荷係数変更部とを備え、この負荷係数変更部によって
変更された負荷係数に対応して、上記径路探索部によっ
て配線コストを小さくする径路を繰り返し探索して径路
を決定するように構成する。
DETAILED DESCRIPTION [Overview] Regarding an automatic wiring method for determining a route of a wiring section, after performing wiring processing by recognizing an intersection of wiring patterns, repeated wiring processing is performed so as to eliminate this intersection. For the purpose of minimizing the wiring cost and improving the automatic wiring rate, calculate the wiring cost including the intersection of the paths corresponding to the specified load factor, and search the path with the smaller wiring cost. The load is provided with a search unit, a crossing message transmission unit for notifying that a net crossing the route searched by this route search unit is to be crossed, and a load factor changing unit for changing the initially designated load factor. According to the load coefficient changed by the coefficient changing unit, the route searching unit repeatedly searches for a route that reduces the wiring cost and determines the route.

〔産業上の利用分野〕[Industrial application field]

本発明は、プリント基板やLSIにおける配線処理を電
子計算機を用いて自動設計する自動配線方式に関するも
のである。
The present invention relates to an automatic wiring system for automatically designing a wiring process on a printed circuit board or an LSI using an electronic computer.

〔従来の技術〕[Conventional technology]

プリント基板やLSIは、同電位となるべき端子対を、
他の電位となる端子対に対して交差することなく、相互
に配線する必要がある。
Printed circuit boards and LSIs have terminal pairs that should have the same potential.
It is necessary to wire each other without crossing a terminal pair having a different potential.

従来の代表的な配線手法として、迷路法がある。この迷
路法は、第5図に示すように、基板11上をメッシュ状
に分割し、端子対を構成する各点例えば点“A”から相
手の点“A”までメッシュ毎にラベリングを順次行い、
互いのラベリングが同じ点で行われた時に、径路を決定
するものである。具体的に言えば、第5図図中に示すよ
うに、第1に点“A”を中心に上下および左右に“1”
を付し、第2にこの付した“1”の点を中心に障害物を
避けて上下および左右に“2”を付す。第3にこの付し
た“2”の点を中心に上下および左右に障害物を避けて
“3”を付す時に、2つの点“A”からのものが例えば
図中(イ)に示す点で相互に重なる。この(イ)の点を
通る径路が、求める配線となる。そして、一旦求めた径
路上のメッシュは、その他の端子対にとって使用禁止
(障害物)とする。このように、端子対毎に径路を次々
と決定していく方式は、既存パターンが後の配線の障害
物となるため、最終的に配線不能区間が発生するのを避
けることが困難となってしまうという問題点があった。
また、従来の迷路法などは、各端子対の径路決定におい
て、配線長が短くかつビア数(基板の層間を接続する導
電性の穴)が少なくなる最小コストの径路を探索して決
定していたが、既配線パターンを障害物として取り扱っ
ていたため、配線全体としてのコストが必ずしも最小に
はならないという問題点があった。更に、従来は、既配
線パターンを障害物として扱っていたため、後から配線
される端子対ほど既配線パターンの影響を受けて迂回す
る現象が多く見られ、配線順序が配線コストに大きく依
存してしまうという問題点があった。
There is a maze method as a typical conventional wiring method. In this maze method, as shown in FIG. 5, the substrate 11 is divided into meshes, and labeling is sequentially performed for each mesh from each point constituting the terminal pair, for example, the point "A" to the other point "A". ,
It determines the path when the two labeling is done at the same point. Specifically, as shown in FIG. 5, first, "1" is vertically and horizontally centered on the point "A".
Secondly, "2" is attached to the top and bottom and left and right to avoid obstacles around the attached "1" point. Thirdly, when attaching a "3" while avoiding obstacles vertically and horizontally centering on the attached "2", two points from "A" are, for example, points shown in (a) in the figure. Overlapping each other. The path passing through this point (a) becomes the desired wiring. The once obtained mesh on the path is prohibited (obstacle) for other terminal pairs. In this way, in the method of sequentially determining the path for each terminal pair, it is difficult to avoid the occurrence of a non-wiring section in the end because the existing pattern becomes an obstacle for the subsequent wiring. There was a problem that it would end up.
Further, in the conventional maze method and the like, when determining the path of each terminal pair, the path with the shortest wiring and the number of vias (the conductive holes connecting the layers of the board) is reduced to find the path of the minimum cost. However, since the existing wiring pattern is handled as an obstacle, there is a problem that the cost of the wiring as a whole is not always minimized. Further, in the past, since the existing wiring pattern was treated as an obstacle, the phenomenon of detouring due to the influence of the existing wiring pattern is often seen in terminal pairs to be wired later, and the wiring order greatly depends on the wiring cost. There was a problem that it would end up.

本発明は、配線パターンの交差を認めて配線処理を行っ
た後、この交差をなくするように繰り返し配線処理を行
って全体の配線コストを最小限にすると共に自動配線率
を向上させることを目的としている。
An object of the present invention is to recognize the intersection of wiring patterns, perform the wiring processing, and then repeatedly perform the wiring processing so as to eliminate the intersection, thereby minimizing the total wiring cost and improving the automatic wiring rate. I am trying.

〔問題点を解決するための手段〕[Means for solving problems]

第1図を参照して問題点を解決するための手段を説明す
る。
Means for solving the problem will be described with reference to FIG.

第1図において、初期化部1は、初期化情報(例えば負
荷係数の初期値など)を設定するものである。
In FIG. 1, an initialization unit 1 sets initialization information (for example, an initial value of a load coefficient).

径路探索部2は、指定された負荷係数のもとで、最小の
配線コストとなる径路を探索するものである。
The path search unit 2 searches for a path with the minimum wiring cost under the specified load coefficient.

交差メッセージ送信部3は、径路が交差する場合に交差
する相手のネット(配線)に対してこの旨を通知するも
のである。
The crossing message transmitting unit 3 notifies the net (wiring) of the other party to the crossing when the paths cross each other.

負荷係数変更部4は、負荷係数の値を順次大きく設定し
て径路探索部2に通知し、次第に交差の数を少なくさせ
るものである。
The load coefficient changing unit 4 sequentially sets the value of the load coefficient to be large and notifies the route searching unit 2 to gradually reduce the number of intersections.

〔作用〕[Action]

本発明は、第1図に示すように、初期化部1が当初負荷
係数を所定の初期値に設定し、径路探索部2がこの設定
された負荷係数のもとで配線コストが小さくなる交差を
許した径路を探索して見つけ、この際、径路が交差する
場合には、交差メッセージ送信部3が交差する相手のネ
ットにこの交差する旨を通知するようにする。次に、負
荷係数変更部4が交差が配線コストに含まれるように負
荷係数を設定し、再度、径路探索部2が配線コストが小
さくなる径路を見つけ、交差する場合にはその旨を交差
メッセージ送信部3が交差する相手のネットに通知す
る。以上の操作を繰り返し行い、交差数が最小となる時
の径路を求める。
According to the present invention, as shown in FIG. 1, the initialization unit 1 sets an initial load coefficient to a predetermined initial value, and the path search unit 2 uses the set load coefficient to reduce the wiring cost. Is searched for and found, and at this time, if the paths cross each other, the crossing message transmission unit 3 notifies the net of the other party to the crossing. Next, the load factor changing unit 4 sets the load factor so that the wiring cost includes the intersection, and the path searching unit 2 again finds the path with the smaller wiring cost. The transmission unit 3 notifies the other party's net to intersect. The above operation is repeated to find the path when the number of intersections is the minimum.

従って、当初交差を認めた態様で配線コストが小さくな
る径路を見つけ、次に交差が配線コストに含まれるよう
に負荷係数を順次大きく設定して配線コストが小さくな
る径路を繰り返し探索することにより、配線(ネット)
の全体を考慮して配線コストが小さくなる径路を求める
ことが可能となると共に、自動配線率を高めることが可
能となる。
Therefore, by first finding a path that reduces the wiring cost in a mode that allows the intersection, and then sequentially setting a larger load coefficient so that the intersection includes the wiring cost and repeatedly searching for a path that reduces the wiring cost, Wiring (net)
It is possible to obtain a path in which the wiring cost is reduced in consideration of the whole, and it is possible to increase the automatic wiring rate.

〔実施例〕〔Example〕

まず、第2図を用いて交差例(十字クロスおよびオーバ
ラップ)について説明する。
First, an example of intersection (cross-shaped cross and overlap) will be described with reference to FIG.

第2図(a)は、十字クロスを示す。この十字クロスは、
同一の層中で径路が十字状にクロスする交差である。こ
の交差を回避するためには、交差する相手の端子を迂回
などするように径路を設ける必要があり、簡単には回避
し難い交差の種類である。
FIG. 2 (a) shows a cross cross. This cross is
It is an intersection where paths cross in the same layer. In order to avoid this intersection, it is necessary to provide a path so as to bypass the terminal of the other party that intersects, which is a type of intersection that is difficult to avoid easily.

第2図(b)は、オーバラップを示す。このオーバラップ
は、径路が平行に重なったものであって、いずれかの径
路を平行移動させることにより、容易に交差を回避し得
る種類の交差である。
FIG. 2 (b) shows the overlap. This overlap is a kind of intersection in which the paths are overlapped in parallel and the intersection can be easily avoided by translating any of the paths in parallel.

次に、第1図を用いて本発明の1実施例の構成を説明す
る。
Next, the configuration of one embodiment of the present invention will be described with reference to FIG.

第1図において、初期化部1は、径路の配線コストを算
出するための負荷係数の初期値を設定するものである。
当初は、第2図を用いて説明した交差(十字クロスおよ
びオーバラップ)が配線コストに含まれないように、負
荷係数γ=0(十字クロスに対するもの)およびδ=0
(オーバラップに対するもの)と設定する。これによ
り、当初、径路探索部2によって交差を認めた態様で配
線コストを最小とする径路が探索される。
In FIG. 1, the initialization unit 1 sets the initial value of the load coefficient for calculating the wiring cost of the path.
Initially, the load factors γ = 0 (for cross cross) and δ = 0 so that the crossing (cross cross and overlap) described with reference to FIG. 2 is not included in the wiring cost.
Set (for overlap). As a result, initially, the path search unit 2 searches for a path that minimizes the wiring cost in a mode in which the intersection is recognized.

径路探索部2は、設定された負荷係数のもとで、指定さ
れた端子座標間の配線(ネット)が最小の配線コストと
なる径路を探索して求めるものである。配線コストは、
下式(1)に示すコスト関数fによって算出される。
The path search unit 2 searches for a path in which the wiring (net) between the designated terminal coordinates has the minimum wiring cost under the set load coefficient. The wiring cost is
It is calculated by the cost function f shown in the following equation (1).

f=α×配線長+β×ビア数+γ×+字クロス数 +δ×オーバラップ数……(1) ここで、α、β、 δは各要素に対する負荷係数を表
し、配線長はネットの総配線長さ(総径路長さ)、ビア
数は配線層を変えるためのビアホールの数を表し、十字
クロス数は第2図(a)に示すように径路が十字上に交差
する数を表し、オーバラップ数は第2図(b)に示すよう
に径路が平行状態にオーバラップする数を表す。
f = α × wiring length + β × number of vias + γ × + number of crosses + δ × number of overlaps (1) where α, β, and δ represent load factors for each element, and the wiring length is the total wiring of the net. The length (total path length) and the number of vias indicate the number of via holes for changing the wiring layer, and the number of cross crosses indicates the number of crossing paths on the cross as shown in FIG. 2 (a). The number of laps represents the number of overlapping paths in parallel as shown in FIG. 2 (b).

交差メッセージ送信部3は、径路探索部2が、設定され
た負荷係数のもとで式(1)の値fを最小とする径路を探
索して見つけ出した時に、他の径路と交差した場合にそ
の旨を交差した相手先のネットに通知するものである。
When the crossing message transmitting unit 3 searches for a path that minimizes the value f of the equation (1) under the set load coefficient, and finds out the path, when the crossing message sending unit 3 crosses another path. The fact is notified to the other party's net that intersected.

負荷係数変更部4は、負荷係数を変更するものである。The load coefficient changing unit 4 changes the load coefficient.

次に、第3図フローチャートに示す手順に従って、第4
図(a)から(e)を用いて第1図構成の動作を順次詳細に説
明する。
Next, according to the procedure shown in the flowchart of FIG.
The operation of the configuration shown in FIG. 1 will be sequentially described in detail with reference to FIGS.

第3図において、図中は、前処理を行う状態を示す。
これは、第4図(a)に示すように、端子A−端子Aを結
ぶ径路をメッセージWA、端子B−端子Bを結ぶ径路を
ネットWB、端子C−端子Cを結ぶ径路をネットWC
し、ネットWA、WB、WCの順序に配線を行うように設
定すること、および配線コストを算出するための負荷係
数γ=0(十字クロスを配線コストに算入しないことを
意味している)、δ=0(オーバラップを配線コストに
算入しないことを意味している)を初期値として設定な
どすることを意味している。
In FIG. 3, the figure shows a state in which pre-processing is performed.
As shown in FIG. 4 (a), this is a message WA for the path connecting the terminals A and A , a net WB for the path connecting the terminals B and B , and a net for the path connecting the terminals C and C. W C , set so that wiring is performed in the order of the nets W A , W B , and W C , and a load coefficient γ = 0 for calculating the wiring cost (meaning that the cross cross is not included in the wiring cost. ), And δ = 0 (which means that the overlap is not included in the wiring cost) as an initial value.

図中は、径路探索を行う状態を示す。これは、例えば
第4図(a)のネットに対して、図中などで設定された
負荷係数のもとで、配線コストが最小となる径路を探索
して見つけることを意味している。
The figure shows a state in which a route search is performed. This means, for example, for the net shown in FIG. 4 (a), the route having the minimum wiring cost is searched and found under the load coefficient set in the figure.

図中は、交差メッセージ送信を行う状態を示す。これ
は、図中で見つけた径路が、他の径路と交差している
場合にこの交差している旨を相手のネットに通知するこ
とを意味している。
The figure shows a state in which a crossing message is transmitted. This means that when the path found in the figure intersects another path, the partner net is notified of the intersection.

図中は、負荷係数を変更する状態を示す。これは、図
中で当初設定した負荷係数γ=δ=0の値を例えば負
荷係数γ=1、δ=0などのように順次交差が配線コス
トに含まれるように変更し、交差の数が減るようにする
ことを意味している。
The figure shows a state in which the load coefficient is changed. This is because the value of the load coefficient γ = δ = 0 initially set in the figure is changed so that the wiring cost includes sequential intersections such as load coefficient γ = 1 and δ = 0. It means decreasing.

以上の図中からの手順を、第4図本発明に係わる具
体例に対して適用した流れを以下順次詳細に説明する。
A flow in which the procedure from the above figures is applied to a specific example according to the present invention in FIG. 4 will be sequentially described in detail below.

第1に、図中で設定した負荷係数(γ=δ=0)を式
(1)に代入して下式(2)を求め、図中でこの式(2)の値
が最小となる径路例えば第4図(b)に示す径路を探索し
て見つけることを意味している。
First, the load coefficient (γ = δ = 0) set in the figure
Substituting into (1), we obtain the following equation (2), and mean to search and find the path where the value of this expression (2) is the minimum in the figure, for example, the path shown in Fig. 4 (b). There is.

f=α×配線長+β×ビア数……(2) この第4図(b)に示す状態では、3本の配線(ネット)
が十字クロスして配線される。この旨は、図中で第1
図交差メッセージ送信部3によって交差する相手のネッ
トに第4図(b)の右端の表中に示すように通知される。
第4図(b)表中の(ロ)は、ネットWAがネットWB、WC
と十字クロスしていることを表す。(ハ)はネットWB
がネットWCと十字クロスしていることを表す。(ニ)
はネットWCが十字クロスしているネットがないことを
表す(空集合で表す)。
f = α × wiring length + β × via number (2) In the state shown in FIG. 4 (b), three wirings (net)
Are crossed and wired. This means that
The figure crossing message transmitting unit 3 notifies the net of the other party to cross as shown in the table at the right end of FIG. 4 (b).
In (b) of the table in Fig. 4 (b), net W A is net W B , W C
It means that the cross is crossed. (C) is the net W B
Indicates that it crosses the net W C. (D)
Indicates that there is no net in which the net W C crosses (represented by an empty set).

第2に、再度図中の径路探索を行う。本実施例の場合
には、第1のステップによって第4図(b)の右端の表中
に示すように、ネットWAに対しては、ネットWB、WC
と十字クロスしている旨が届いているので、これらの十
字クロスを回避して配線長およびビア数が同じ(即ち配
線コストが同じ)径路を、第4図(c)に示すように探索
して求める。同様に、ネットWBに対しては、ネットWC
と十字クロスしている旨が届いているので、この十字ク
ロスを回避して配線長およびビア数が同じ径路を、第4
図(c)に示すように探索して求める。ネットWcに対して
は、十字クロスしている旨が届いていないので、前回の
第4図(b)に示す径路のままにしておく。
Secondly, the path search in the figure is performed again. In the case of this embodiment, the right edge of the as shown in Table of FIG. 4 by the first step (b), with respect to the net W A, net W B, W C
Since it has been reached, a route with the same wiring length and the same number of vias (that is, the same wiring cost) is searched for by avoiding these crosses, as shown in Fig. 4 (c). Ask for. Similarly, for net W B , net W C
Therefore, avoiding this cross-cross, the path with the same wiring length and the same number of vias should be
As shown in Figure (c), it is searched for. Since the fact that a cross is crossing has not arrived at the net W c , the path shown in FIG. 4 (b) at the previous time is left as it is.

以上の手順によって、式(2)による配線コストが最小と
なり、かつ十字クロスの数が少なくなる径路が決定され
ることとなる。
With the above procedure, the wiring cost according to the equation (2) is determined to be the minimum and the number of cross crosses is reduced.

第3に、図中で負荷係数の変更、即ち例えば負荷係数
γ=正の値(例えば1)、δ=0と設定する。そして、
図中で設定した負荷係数(γ=正の値、δ=0)を式
(1)に代入して下式(3)を求め、図中で第4図(c)に対
して式(3)の値が最小となる径路例えば第4図(d)に示す
径路を探索して見つける。具体的に言えば、第4図(c)
の右端の表中の(ホ)を用いて示すように、ネットWA
がネットWBに十字クロスしているので、これを回避す
るように第4図(d)のネットWAに示す径路を探索して見
つける。他のネットWB、WCについては、十字クロスが
発生していなので、前回のままと決定する。この際、第
4図(d)の右端の表中の(ヘ)に示すように、オーバラ
ップした旨を図中でネットWAに通知する。
Thirdly, in the figure, the load coefficient is changed, that is, the load coefficient γ is set to a positive value (for example, 1) and δ = 0. And
The load coefficient (γ = positive value, δ = 0) set in the figure
Substituting into (1), the following equation (3) is obtained, and the path where the value of equation (3) is the smallest with respect to FIG. 4 (c) is searched, for example, the path shown in FIG. 4 (d) is searched. And find out. Specifically, Fig. 4 (c)
(E) in the right end of the table as shown with the net W A
Crosses the net W B , so the path shown by the net W A in FIG. 4 (d) is searched and found to avoid this. For the other nets W B and W C , since a cross cross has occurred, it is determined to be the same as the previous time. At this time, as shown in (f) in the table on the right end of FIG. 4 (d), the net W A is notified in the figure of the overlap.

f=α×配線長+β×ビア数+γ×十字クロス数……
(3) 第4に、図中で負荷係数の変更、即ち例えば負荷係数
γ=正の値(例えば1)、δ=正の値(例えば1)と設
定する。そして、図中で第4図(d)に対して式(1)の値
が最小となる径路例えば第4図(e)に示す径路を探索し
て見つける。具体的に言えば、第4図(d)の右端の表中
の(ヘ)を用いて示すように、ネットWBがネットWA
対してオーバラップしているので、これを回避するよう
に第4図(e)のネットWBに示すように径路を下方向に1
トレースだけ移動させる。他のネットWA、WCについて
オーバラップが発生していないから前回のままと決定す
る。
f = α × wiring length + β × via number + γ × cross cross number ...
(3) Fourth, in the figure, the load coefficient is changed, that is, the load coefficient γ is set to a positive value (for example, 1) and δ is set to a positive value (for example, 1). Then, the path shown in FIG. 4 (d) for which the value of the equation (1) becomes the minimum, for example, the path shown in FIG. 4 (e) is searched and found. Specifically, as shown in (f) in the table at the right end of FIG. 4 (d), the net W B overlaps with the net W A , so avoid this. As shown by the net W B in Fig. 4 (e),
Move only the trace. Since no overlap has occurred with respect to the other nets W A and W C , it is determined to be the same as the previous one.

以上の操作によって、当初十字クロスおよびオーバラッ
プを配線コストに算入させない態様で配線コストが最小
となる径路を見つけ、次に十字クロスを配線コストに含
めた態様で配線コストが最小となる径路を見つけ、更に
オーバラップを配線コストに含めた態様で配線コストが
最小となる径路を見つけることにより、配線(ネット)
の全体を考慮して配線コストが最小となる径路を見つけ
ることが可能となる。
By the above operation, the route that minimizes the wiring cost is initially found without including the cross cross and the overlap in the wiring cost, and then the route that minimizes the wiring cost is found by including the cross cross in the wiring cost. In addition, by finding the path that minimizes the wiring cost by including the overlap in the wiring cost, the wiring (net)
It is possible to find the path that minimizes the wiring cost in consideration of the whole.

第3図図中は、終了処理を行う状態を示す。これは、
以上説明した操作によって、最後まで交差が解消されな
い端子対が存在した時に、この端子対(ネット)を未配
線として削除することを意味している。
FIG. 3 shows a state in which termination processing is performed. this is,
By the operation described above, when there is a terminal pair whose intersection cannot be resolved to the end, this means that this terminal pair (net) is deleted as unwired.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、当初交差を認め
た態様で配線コストが小さくなる径路を見つけ、次に交
差が配線コストに含まれるように負荷係数を順次大きく
するように設定して配線コストが小さくなる径路を繰り
返し探索して求める構成を採用しているため、配線(ネ
ット)の全体を考慮して配線コストが小さくなる径路を
求めることができると共に、自動配線率を高めることが
できる。これにより、集積回路のレイアウト設定に必要
とされる設計時間を大幅に短縮することが可能となる。
As described above, according to the present invention, a path that reduces the wiring cost is found in a mode in which the intersection is initially recognized, and the load coefficient is set to be sequentially increased so that the intersection is included in the wiring cost. By adopting a configuration that repeatedly searches for a path that reduces the wiring cost, a path that reduces the wiring cost can be determined in consideration of the entire wiring (net), and the automatic wiring rate can be increased. it can. As a result, it is possible to significantly reduce the design time required for layout setting of the integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の1実施例構成図、第2図は交差例、第
3図は本発明の動作説明フローチャート、第4図は本発
明の具体例説明図、第5図は従来の迷路法によるラベリ
ング説明図を示す。 図中、1は初期化部、2は径路探索部、3は交差メッセ
ージ送信部、4は負荷係数変更部を表す。
FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is an intersection example, FIG. 3 is a flowchart for explaining the operation of the present invention, FIG. 4 is an explanatory view of a specific example of the present invention, and FIG. 5 is a conventional maze. The labeling explanatory drawing by the method is shown. In the figure, 1 is an initialization unit, 2 is a route search unit, 3 is a crossing message transmission unit, and 4 is a load coefficient changing unit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 澁谷 利行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 三渡 秀樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−102361(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiyuki Shibuya, 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Hideki Miwato 1015, Kamedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (56) References JP-A-62-102361 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】配線区間の径路を決定する自動配線方式に
おいて、 指定された負荷係数に対応する径路の交差を含めた配線
コストを算出し、この配線コストの小さい径路を探索す
る径路探索部(2)と、 この径路探索部(2)によって探索された径路と交差する
ネットに対して交差する旨を通知する交差メッセージ送
信部(3)と、 当初指定した負荷係数を変更する負荷係数変更部(4)と
を備え、 この負荷係数変更部(4)によって変更された負荷係数に
対応して、上記径路探索部(2)によって配線コストを小
さくする径路を繰り返し探索して径路を決定するように
構成したことを特徴とする自動配線方式。
1. An automatic wiring method for determining a path of a wiring section, wherein a wiring cost including a crossing of paths corresponding to a designated load coefficient is calculated, and a path search unit for searching a path with a small wiring cost ( 2), a crossing message transmission unit (3) notifying that a net that intersects the route searched by this route search unit (2) is intersected, and a load coefficient changing unit that changes the initially specified load factor. According to the load coefficient changed by the load coefficient changing unit (4), the path searching unit (2) repeatedly searches for a path that reduces the wiring cost and determines the path. The automatic wiring method is characterized in that
JP62296674A 1987-11-25 1987-11-25 Automatic wiring method Expired - Fee Related JPH0642256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62296674A JPH0642256B2 (en) 1987-11-25 1987-11-25 Automatic wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62296674A JPH0642256B2 (en) 1987-11-25 1987-11-25 Automatic wiring method

Publications (2)

Publication Number Publication Date
JPH01137373A JPH01137373A (en) 1989-05-30
JPH0642256B2 true JPH0642256B2 (en) 1994-06-01

Family

ID=17836604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62296674A Expired - Fee Related JPH0642256B2 (en) 1987-11-25 1987-11-25 Automatic wiring method

Country Status (1)

Country Link
JP (1) JPH0642256B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871168B2 (en) 2007-02-26 2012-02-08 富士通セミコンダクター株式会社 Integrated circuit wiring route search method, integrated circuit automatic wiring apparatus, and program
JP7334661B2 (en) * 2020-03-27 2023-08-29 株式会社プロテリアル Multi-core cable assembly method and multi-core cable assembly manufacturing method

Also Published As

Publication number Publication date
JPH01137373A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
US6256769B1 (en) Printed circuit board routing techniques
CN112235949A (en) A method, device and equipment for digging a differential via hole in a printed circuit board design
JPH0642256B2 (en) Automatic wiring method
JP2521770B2 (en) Printed circuit board pattern wiring method
CN101552261A (en) Semiconductor integrated circuit and layout method for the same
JP3560451B2 (en) Layout method of semiconductor integrated circuit
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JP2832618B2 (en) Display method of each data for forming wiring route of printed wiring board
JPH04290171A (en) Automatic wiring system
JPH07288281A (en) Method for calculating wiring capacitance of semiconductor device
JPH03227039A (en) Semiconductor integrated circuit
JPH07296027A (en) Method for determining the automatic bundle wiring route of printed circuit boards
JPH0223902B2 (en)
CN121997872A (en) An automatic design method for DC-DC modules, an interactive system, and an electronic device.
JP2000357180A (en) Manufacturing method of printed wiring board
JP2593202B2 (en) Automatic wiring processing equipment for multilayer printed wiring board automatic design equipment
JP2986279B2 (en) Wiring method and printed circuit board design system
JP3003151B2 (en) Design method of semiconductor integrated circuit
JP3088663B2 (en) Automatic wiring method for multilayer wiring
JPH01296379A (en) Method for automatically designing layout of circuit
JP2914025B2 (en) LSI automatic placement and routing processing method
JPH0550028B2 (en)
JPS63222441A (en) Automatic wiring method for semiconductor integrated circuit
JPH04155472A (en) Method for dividedly wiring printed circuit board
JPH04290170A (en) Automatic wiring system using labeling

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees