Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0227692B2 - - Google Patents
[go: Go Back, main page]

JPH0227692B2 - - Google Patents

Info

Publication number
JPH0227692B2
JPH0227692B2 JP59102883A JP10288384A JPH0227692B2 JP H0227692 B2 JPH0227692 B2 JP H0227692B2 JP 59102883 A JP59102883 A JP 59102883A JP 10288384 A JP10288384 A JP 10288384A JP H0227692 B2 JPH0227692 B2 JP H0227692B2
Authority
JP
Japan
Prior art keywords
data
main
program
programs
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59102883A
Other languages
Japanese (ja)
Other versions
JPS60246442A (en
Inventor
Juichiro Fujihashi
Akira Fukui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59102883A priority Critical patent/JPS60246442A/en
Publication of JPS60246442A publication Critical patent/JPS60246442A/en
Publication of JPH0227692B2 publication Critical patent/JPH0227692B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロプログラム制御処理装置の
マイクロプログラムの暴走の自己復旧方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a self-recovery method for microprogram runaway in a microprogram control processing device.

(従来の技術) 従来、複数の機能を実現する為の複数の主プロ
グラムを有するマイクロプログラム制御処理装置
では、何らかの原因で本来実行すべき主プログラ
ムから他の主プログラムへ飛んでしまい、元に戻
らないという暴走が発生した場合、マイクロプロ
グラムを他の監視装置により監視し、マイクロプ
ログラムの暴走を検出し、マイクロプログラムを
リセツトする必要があり、ハード・ウエアの冗長
性を招き、また、自己復旧しない為、外部に対し
障害状態となり処理の停止状態が発生するという
欠点があつた。
(Prior Art) Conventionally, in a microprogram control processing device that has multiple main programs for realizing multiple functions, for some reason the main program that should be executed jumps to another main program and cannot be returned to the original one. If a runaway occurs, it is necessary to monitor the microprogram with another monitoring device, detect the microprogram runaway, and reset the microprogram, which leads to hardware redundancy and does not self-recover. Therefore, there was a drawback that a failure state occurred to the outside and processing stopped.

(発明の目的) 本発明の目的は、このような従来の欠点を解決
したマイクロプログラム制御処理装置の自己復旧
方式を提供することにある。
(Object of the Invention) An object of the present invention is to provide a self-recovery method for a microprogram-controlled processing device that solves such conventional drawbacks.

(発明の要約) 本発明のマイクロプログラム制御処理装置の自
己復旧方式は、初期設定時に複数の主プログラム
から実行する主プログラムを選択する為にデータ
入力部を介して書込まれた制御データをデータ保
持用RAMに書込み、主プログラムの各々で周期
的にデータ保持用RAMから制御データを読み出
し、読み出した制御データが示す主プログラムを
実行する為の各種パラメータを設定する処理と、
制御データが示すプログラムを起動する処理とを
周期的に行なう事を特徴とする。
(Summary of the Invention) The self-recovery method of the microprogram control processing device of the present invention uses control data written through a data input section to select a main program to be executed from among a plurality of main programs at the time of initial setting. writing to the data retention RAM, periodically reading control data from the data retention RAM for each main program, and setting various parameters for executing the main program indicated by the read control data;
It is characterized in that the process of activating the program indicated by the control data is performed periodically.

(実施例) 第1図は本発明の一実施例を示すブロツク図で
あり、プログラムカウンタ11、プログラム格納
用ROM12、データ格納用ROM13、データ
保持用RAM14、演算処理部15、内部バス1
6、双方向バスインタフエース17、および双方
向バス端子18を備えている。
(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention, in which a program counter 11, a program storage ROM 12, a data storage ROM 13, a data retention RAM 14, an arithmetic processing section 15, an internal bus 1
6, a bidirectional bus interface 17, and a bidirectional bus terminal 18.

プログラム格納用ROM12には、複数の機能
または特性を実現するための複数の主プログラム
と初期設定プログラムが格納されている。
The program storage ROM 12 stores a plurality of main programs and initial setting programs for realizing a plurality of functions or characteristics.

第2図のフローチヤートと併せて動作について
説明すると、まず初期設定部21では制御データ
が双方向バス端子18から書き込まれるまでプロ
グラムカウンタ11は停止状態に制御される。初
期設定部20でフラグ、レジスタ、メモリなどの
初期設定をし、双方向バスインタフエース17を
介して制御データがデータ保持用RAM14に書
き込まれる。次に、データ保持用RAM14に書
き込まれた制御データを、制御データ初期判別部
21で2つの異なる処理のいずれであるかを判別
し、パラメータ初期設定部22あるいは32のい
づれかを選択し実行させる。パラメータ初期設定
部22は主処理部23、パラメータ初期設定部3
2は主処理部33を実行する為に必要な各種パラ
メータの設定を行なう。制御データ初期判別部2
1の判別結果に従つて、主処理部23あるいは3
3を実行し、処理装置の持つて種類の機能のうち
1つを実現する処理を行なう。次に、初期設定部
20でデータ保持用RAM14に保持している制
御データを制御データ読み出し部24、あるいは
34で読み出し、制御データ判別部25、あるい
は35でその読み出した制御データを判別し、そ
の判別結果に従つて、パラメータ設定部26ある
いは36に飛び先きが指定される。パラメータ設
定部26,36は、パラメータ初期設定部22と
32で同一の値のパラメータを除いたパラメータ
設定を行ない、パラメータ設定部26は、主処理
部23のパラメータを、パラメータ設定部36は
主処理部33のパラメータをそれぞれ設定する。
パラメータ設定部26あるいは36が実行される
と主処理部23あるいは33へ移り、機能実現の
為の処理を続行する。これらの処理はデータ格納
用ROM13、データ保持用RAM14、演算処
理部15が適宜使用される。
The operation will be explained in conjunction with the flowchart in FIG. 2. First, the initial setting section 21 controls the program counter 11 to be in a stopped state until control data is written from the bidirectional bus terminal 18. The initial setting section 20 initializes flags, registers, memory, etc., and the control data is written into the data holding RAM 14 via the bidirectional bus interface 17. Next, the control data initial determination unit 21 determines which of two different processes the control data written in the data holding RAM 14 is for, and selects and executes either the parameter initial setting unit 22 or 32. The parameter initial setting section 22 includes a main processing section 23 and a parameter initial setting section 3.
2 sets various parameters necessary for executing the main processing section 33. Control data initial determination unit 2
According to the determination result in step 1, the main processing unit 23 or 3
3, and performs processing to realize one of the types of functions that the processing device has. Next, the initial setting section 20 reads out the control data held in the data holding RAM 14 by the control data reading section 24 or 34, and the control data discriminating section 25 or 35 discriminates the read control data. According to the determination result, the jump destination is specified in the parameter setting unit 26 or 36. The parameter setting units 26 and 36 perform parameter settings excluding parameters with the same value in the parameter initial setting units 22 and 32, and the parameter setting unit 26 sets parameters for the main processing unit 23, and the parameter setting unit 36 sets parameters for the main processing unit 23. The parameters of the section 33 are set respectively.
When the parameter setting section 26 or 36 is executed, the process moves to the main processing section 23 or 33 and continues processing for realizing the function. For these processes, the data storage ROM 13, data retention RAM 14, and arithmetic processing section 15 are used as appropriate.

ここで、何らかの原因で、制御データが示して
いる主処理部とは異なる主処理部へマイクロプロ
グラムが暴走した場合、例えば、制御データが主
処理部23を指定している時に主処理部33へマ
イクロプログラムが暴走した場合について本実施
例の動作を以下に説明する。主処理部33へ暴走
して主処理部33が実行されるが、次に制御デー
タ読み出し部34でデータ保持用RAM14から
制御データが読み出され、次に制御データ判別部
35で判別されるところが制御データは、主処理
部23を指定している為、パラメータ設定部26
へ飛び先きが指定される。パラメータ設定部26
では主処理部23のパラメータを設定し、主処理
部23へ戻り、制御データの指定する本来の処理
を行ない、他の主処理部33への暴走から自己復
旧することができる。
Here, if for some reason the microprogram runs out of control to a main processing section other than the main processing section indicated by the control data, for example, when the control data specifies the main processing section 23, the microprogram is sent to the main processing section 33. The operation of this embodiment in the case where the microprogram goes out of control will be described below. The main processing section 33 runs out of control, and the main processing section 33 is executed.Next, the control data reading section 34 reads out the control data from the data holding RAM 14, and then the control data discriminating section 35 discriminates the control data. Since the control data specifies the main processing section 23, the parameter setting section 26
The destination is specified. Parameter setting section 26
Then, the main processing section 23 sets parameters, returns to the main processing section 23, performs the original processing specified by the control data, and can self-recover from runaway to other main processing sections 33.

尚上記実施例では主プログラムが2つの場合を
例に説明したが、この数に限定されることはな
い。
In the above embodiment, the case where there are two main programs has been described as an example, but the number is not limited to this number.

(発明の効果) 本発明は、以上説明したように、初期設定時
に、データ入力回路を介して書込まれた複数の主
プログラムから実行する主プログラムを選択する
為の制御データをデータ保持用RAMに書込み、
主プログラムの各々で周期的にデータ保持用
RAMから制御データを読み出し、読み出した制
御データが示すプログラムを実行する為の各種パ
ラメータを設定する処理と、制御データが示すプ
ログラムを起動する処理とを周期的に行なう事に
より、複数の主プログラムのうち実行すべき主プ
ログラムから他の主プログラムへ飛んでしまい元
に戻らないという暴走が発生した場合、外部から
のリセツトなどによらず、元の本来実行すべき主
プログラムへ復旧するという効率の良い、信頼性
の高い自己復旧方式を実現できるという効果があ
る。
(Effects of the Invention) As explained above, the present invention provides control data for selecting a main program to be executed from among a plurality of main programs written through a data input circuit at the time of initial setting. write to,
For holding data periodically in each of the main programs
By reading control data from RAM, cyclically performing the process of setting various parameters for executing the program indicated by the read control data, and the process of starting the program indicated by the control data, multiple main programs can be executed. If a runaway occurs in which the main program that should be executed jumps to another main program and cannot be returned to the original state, it is efficient to restore to the main program that was originally supposed to be executed without having to reset from an external source. This has the effect of realizing a highly reliable self-recovery method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一実施例を示すブロツク図、第2図は
実施におけるフローチヤートである。 11:プログラム・カウンタ、12:プログラ
ム格納用ROM、13:データ格納用ROM、1
4:データ保持用RAM、15:演算処理部、1
6:内部バス、17:双方向バスインタフエー
ス、18:双方向バス端子。
FIG. 1 is a block diagram showing one embodiment, and FIG. 2 is a flow chart of the implementation. 11: Program counter, 12: ROM for program storage, 13: ROM for data storage, 1
4: RAM for data retention, 15: Arithmetic processing unit, 1
6: Internal bus, 17: Bidirectional bus interface, 18: Bidirectional bus terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の機能または特性を実現する為の複数の
主プログラムと初期設定プログラムを格納したプ
ログラム格納用ROMと、外部からのデータを取
り込むデータ入力部と、このデータ入力部からの
データを蓄えるデータ保持用RAMを具備し、該
初期設定プログラムはリセツト信号が入力される
と実行され該データ入力部を介して書込まれた該
複数の主プログラムを選択する為の制御データを
該データ保持用RAMに書込む手段と、該制御デ
ータを判別して該複数の主プログラムのうちいづ
れか1つを選択し、選択された主プログラムを実
行する為の各種パラメータを設定し選択された主
プログラムを起動する手段と、該選択され起動さ
れた主プログラムは該リセツト信号が再度入力さ
れる迄一定の機能あるいは特性を実現する為の手
段を備えたマイクロプログラム処理装置におい
て、該複数の主プログラムの各々で周期的に該デ
ータ保持用RAMより該制御データを読み出し、
その読み出した値を判別して該複数の主プログラ
ムのうち1つを選択し、選択した主プログラムを
実行する為の各種パラメータを設定し、選択した
主プログラムを起動する処理を周期的に行なう事
を特徴とするマイクロプログラム制御処理装置の
自己復旧方式。
1 A program storage ROM that stores multiple main programs and initial setting programs to realize multiple functions or characteristics, a data input section that takes in data from the outside, and a data storage that stores data from this data input section. The initial setting program is executed when a reset signal is input, and the control data for selecting the plurality of main programs written through the data input section is stored in the data holding RAM. means for writing, and means for determining the control data, selecting one of the plurality of main programs, setting various parameters for executing the selected main program, and activating the selected main program. Then, the selected and started main programs are periodically executed in each of the plurality of main programs in a microprogram processing device equipped with means for realizing a certain function or characteristic until the reset signal is input again. reads the control data from the data holding RAM,
Periodically perform processing to determine the read value, select one of the plurality of main programs, set various parameters for executing the selected main program, and start the selected main program. A self-recovery method for a microprogram-controlled processing device characterized by:
JP59102883A 1984-05-22 1984-05-22 Self-releasing system of microprogram control processor Granted JPS60246442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59102883A JPS60246442A (en) 1984-05-22 1984-05-22 Self-releasing system of microprogram control processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59102883A JPS60246442A (en) 1984-05-22 1984-05-22 Self-releasing system of microprogram control processor

Publications (2)

Publication Number Publication Date
JPS60246442A JPS60246442A (en) 1985-12-06
JPH0227692B2 true JPH0227692B2 (en) 1990-06-19

Family

ID=14339263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59102883A Granted JPS60246442A (en) 1984-05-22 1984-05-22 Self-releasing system of microprogram control processor

Country Status (1)

Country Link
JP (1) JPS60246442A (en)

Also Published As

Publication number Publication date
JPS60246442A (en) 1985-12-06

Similar Documents

Publication Publication Date Title
JP2526688B2 (en) Programmable controller and partial execution method of sequence program
JPH0227692B2 (en)
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
JP2970082B2 (en) Virtual intercluster communication processor
JPH0443301B2 (en)
JPH0227596A (en) Semiconductor memory
JPS5914005A (en) Sequence control method using microcomputer
JP2504151B2 (en) Data processing device
JPH05233026A (en) Microcomputer circuit
JPH0638209B2 (en) Programmable controller
JP2501393B2 (en) Direct memory access device
JP3219438B2 (en) I/O control unit status storage method
JPS63123140A (en) History information storage device
JPS63120336A (en) Switching system for memory access mode
JPH0883188A (en) A computer that performs multitasking
JPS6395542A (en) Processor for transmission control
JPS63225836A (en) Storage device
JPS628236A (en) Storage device for activity log
JPS62248043A (en) Memory switching circuit for fetching microcomputer instruction
JPH08179812A (en) Programmable controller
JPH01283635A (en) Buffer control circuit
JPH0264828A (en) Address trace circuit
JPH0212426A (en) Central arithmetic processing device
JPS5935257A (en) Status history storage device
JPH01147636A (en) Process retrial system for occurrence of fault