JPH0227692B2 - - Google Patents
Info
- Publication number
- JPH0227692B2 JPH0227692B2 JP59102883A JP10288384A JPH0227692B2 JP H0227692 B2 JPH0227692 B2 JP H0227692B2 JP 59102883 A JP59102883 A JP 59102883A JP 10288384 A JP10288384 A JP 10288384A JP H0227692 B2 JPH0227692 B2 JP H0227692B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- main
- program
- programs
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000011084 recovery Methods 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000002457 bidirectional effect Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 1
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、マイクロプログラム制御処理装置の
マイクロプログラムの暴走の自己復旧方式に関す
る。
マイクロプログラムの暴走の自己復旧方式に関す
る。
(従来の技術)
従来、複数の機能を実現する為の複数の主プロ
グラムを有するマイクロプログラム制御処理装置
では、何らかの原因で本来実行すべき主プログラ
ムから他の主プログラムへ飛んでしまい、元に戻
らないという暴走が発生した場合、マイクロプロ
グラムを他の監視装置により監視し、マイクロプ
ログラムの暴走を検出し、マイクロプログラムを
リセツトする必要があり、ハード・ウエアの冗長
性を招き、また、自己復旧しない為、外部に対し
障害状態となり処理の停止状態が発生するという
欠点があつた。
グラムを有するマイクロプログラム制御処理装置
では、何らかの原因で本来実行すべき主プログラ
ムから他の主プログラムへ飛んでしまい、元に戻
らないという暴走が発生した場合、マイクロプロ
グラムを他の監視装置により監視し、マイクロプ
ログラムの暴走を検出し、マイクロプログラムを
リセツトする必要があり、ハード・ウエアの冗長
性を招き、また、自己復旧しない為、外部に対し
障害状態となり処理の停止状態が発生するという
欠点があつた。
(発明の目的)
本発明の目的は、このような従来の欠点を解決
したマイクロプログラム制御処理装置の自己復旧
方式を提供することにある。
したマイクロプログラム制御処理装置の自己復旧
方式を提供することにある。
(発明の要約)
本発明のマイクロプログラム制御処理装置の自
己復旧方式は、初期設定時に複数の主プログラム
から実行する主プログラムを選択する為にデータ
入力部を介して書込まれた制御データをデータ保
持用RAMに書込み、主プログラムの各々で周期
的にデータ保持用RAMから制御データを読み出
し、読み出した制御データが示す主プログラムを
実行する為の各種パラメータを設定する処理と、
制御データが示すプログラムを起動する処理とを
周期的に行なう事を特徴とする。
己復旧方式は、初期設定時に複数の主プログラム
から実行する主プログラムを選択する為にデータ
入力部を介して書込まれた制御データをデータ保
持用RAMに書込み、主プログラムの各々で周期
的にデータ保持用RAMから制御データを読み出
し、読み出した制御データが示す主プログラムを
実行する為の各種パラメータを設定する処理と、
制御データが示すプログラムを起動する処理とを
周期的に行なう事を特徴とする。
(実施例)
第1図は本発明の一実施例を示すブロツク図で
あり、プログラムカウンタ11、プログラム格納
用ROM12、データ格納用ROM13、データ
保持用RAM14、演算処理部15、内部バス1
6、双方向バスインタフエース17、および双方
向バス端子18を備えている。
あり、プログラムカウンタ11、プログラム格納
用ROM12、データ格納用ROM13、データ
保持用RAM14、演算処理部15、内部バス1
6、双方向バスインタフエース17、および双方
向バス端子18を備えている。
プログラム格納用ROM12には、複数の機能
または特性を実現するための複数の主プログラム
と初期設定プログラムが格納されている。
または特性を実現するための複数の主プログラム
と初期設定プログラムが格納されている。
第2図のフローチヤートと併せて動作について
説明すると、まず初期設定部21では制御データ
が双方向バス端子18から書き込まれるまでプロ
グラムカウンタ11は停止状態に制御される。初
期設定部20でフラグ、レジスタ、メモリなどの
初期設定をし、双方向バスインタフエース17を
介して制御データがデータ保持用RAM14に書
き込まれる。次に、データ保持用RAM14に書
き込まれた制御データを、制御データ初期判別部
21で2つの異なる処理のいずれであるかを判別
し、パラメータ初期設定部22あるいは32のい
づれかを選択し実行させる。パラメータ初期設定
部22は主処理部23、パラメータ初期設定部3
2は主処理部33を実行する為に必要な各種パラ
メータの設定を行なう。制御データ初期判別部2
1の判別結果に従つて、主処理部23あるいは3
3を実行し、処理装置の持つて種類の機能のうち
1つを実現する処理を行なう。次に、初期設定部
20でデータ保持用RAM14に保持している制
御データを制御データ読み出し部24、あるいは
34で読み出し、制御データ判別部25、あるい
は35でその読み出した制御データを判別し、そ
の判別結果に従つて、パラメータ設定部26ある
いは36に飛び先きが指定される。パラメータ設
定部26,36は、パラメータ初期設定部22と
32で同一の値のパラメータを除いたパラメータ
設定を行ない、パラメータ設定部26は、主処理
部23のパラメータを、パラメータ設定部36は
主処理部33のパラメータをそれぞれ設定する。
パラメータ設定部26あるいは36が実行される
と主処理部23あるいは33へ移り、機能実現の
為の処理を続行する。これらの処理はデータ格納
用ROM13、データ保持用RAM14、演算処
理部15が適宜使用される。
説明すると、まず初期設定部21では制御データ
が双方向バス端子18から書き込まれるまでプロ
グラムカウンタ11は停止状態に制御される。初
期設定部20でフラグ、レジスタ、メモリなどの
初期設定をし、双方向バスインタフエース17を
介して制御データがデータ保持用RAM14に書
き込まれる。次に、データ保持用RAM14に書
き込まれた制御データを、制御データ初期判別部
21で2つの異なる処理のいずれであるかを判別
し、パラメータ初期設定部22あるいは32のい
づれかを選択し実行させる。パラメータ初期設定
部22は主処理部23、パラメータ初期設定部3
2は主処理部33を実行する為に必要な各種パラ
メータの設定を行なう。制御データ初期判別部2
1の判別結果に従つて、主処理部23あるいは3
3を実行し、処理装置の持つて種類の機能のうち
1つを実現する処理を行なう。次に、初期設定部
20でデータ保持用RAM14に保持している制
御データを制御データ読み出し部24、あるいは
34で読み出し、制御データ判別部25、あるい
は35でその読み出した制御データを判別し、そ
の判別結果に従つて、パラメータ設定部26ある
いは36に飛び先きが指定される。パラメータ設
定部26,36は、パラメータ初期設定部22と
32で同一の値のパラメータを除いたパラメータ
設定を行ない、パラメータ設定部26は、主処理
部23のパラメータを、パラメータ設定部36は
主処理部33のパラメータをそれぞれ設定する。
パラメータ設定部26あるいは36が実行される
と主処理部23あるいは33へ移り、機能実現の
為の処理を続行する。これらの処理はデータ格納
用ROM13、データ保持用RAM14、演算処
理部15が適宜使用される。
ここで、何らかの原因で、制御データが示して
いる主処理部とは異なる主処理部へマイクロプロ
グラムが暴走した場合、例えば、制御データが主
処理部23を指定している時に主処理部33へマ
イクロプログラムが暴走した場合について本実施
例の動作を以下に説明する。主処理部33へ暴走
して主処理部33が実行されるが、次に制御デー
タ読み出し部34でデータ保持用RAM14から
制御データが読み出され、次に制御データ判別部
35で判別されるところが制御データは、主処理
部23を指定している為、パラメータ設定部26
へ飛び先きが指定される。パラメータ設定部26
では主処理部23のパラメータを設定し、主処理
部23へ戻り、制御データの指定する本来の処理
を行ない、他の主処理部33への暴走から自己復
旧することができる。
いる主処理部とは異なる主処理部へマイクロプロ
グラムが暴走した場合、例えば、制御データが主
処理部23を指定している時に主処理部33へマ
イクロプログラムが暴走した場合について本実施
例の動作を以下に説明する。主処理部33へ暴走
して主処理部33が実行されるが、次に制御デー
タ読み出し部34でデータ保持用RAM14から
制御データが読み出され、次に制御データ判別部
35で判別されるところが制御データは、主処理
部23を指定している為、パラメータ設定部26
へ飛び先きが指定される。パラメータ設定部26
では主処理部23のパラメータを設定し、主処理
部23へ戻り、制御データの指定する本来の処理
を行ない、他の主処理部33への暴走から自己復
旧することができる。
尚上記実施例では主プログラムが2つの場合を
例に説明したが、この数に限定されることはな
い。
例に説明したが、この数に限定されることはな
い。
(発明の効果)
本発明は、以上説明したように、初期設定時
に、データ入力回路を介して書込まれた複数の主
プログラムから実行する主プログラムを選択する
為の制御データをデータ保持用RAMに書込み、
主プログラムの各々で周期的にデータ保持用
RAMから制御データを読み出し、読み出した制
御データが示すプログラムを実行する為の各種パ
ラメータを設定する処理と、制御データが示すプ
ログラムを起動する処理とを周期的に行なう事に
より、複数の主プログラムのうち実行すべき主プ
ログラムから他の主プログラムへ飛んでしまい元
に戻らないという暴走が発生した場合、外部から
のリセツトなどによらず、元の本来実行すべき主
プログラムへ復旧するという効率の良い、信頼性
の高い自己復旧方式を実現できるという効果があ
る。
に、データ入力回路を介して書込まれた複数の主
プログラムから実行する主プログラムを選択する
為の制御データをデータ保持用RAMに書込み、
主プログラムの各々で周期的にデータ保持用
RAMから制御データを読み出し、読み出した制
御データが示すプログラムを実行する為の各種パ
ラメータを設定する処理と、制御データが示すプ
ログラムを起動する処理とを周期的に行なう事に
より、複数の主プログラムのうち実行すべき主プ
ログラムから他の主プログラムへ飛んでしまい元
に戻らないという暴走が発生した場合、外部から
のリセツトなどによらず、元の本来実行すべき主
プログラムへ復旧するという効率の良い、信頼性
の高い自己復旧方式を実現できるという効果があ
る。
第1図は一実施例を示すブロツク図、第2図は
実施におけるフローチヤートである。 11:プログラム・カウンタ、12:プログラ
ム格納用ROM、13:データ格納用ROM、1
4:データ保持用RAM、15:演算処理部、1
6:内部バス、17:双方向バスインタフエー
ス、18:双方向バス端子。
実施におけるフローチヤートである。 11:プログラム・カウンタ、12:プログラ
ム格納用ROM、13:データ格納用ROM、1
4:データ保持用RAM、15:演算処理部、1
6:内部バス、17:双方向バスインタフエー
ス、18:双方向バス端子。
Claims (1)
- 1 複数の機能または特性を実現する為の複数の
主プログラムと初期設定プログラムを格納したプ
ログラム格納用ROMと、外部からのデータを取
り込むデータ入力部と、このデータ入力部からの
データを蓄えるデータ保持用RAMを具備し、該
初期設定プログラムはリセツト信号が入力される
と実行され該データ入力部を介して書込まれた該
複数の主プログラムを選択する為の制御データを
該データ保持用RAMに書込む手段と、該制御デ
ータを判別して該複数の主プログラムのうちいづ
れか1つを選択し、選択された主プログラムを実
行する為の各種パラメータを設定し選択された主
プログラムを起動する手段と、該選択され起動さ
れた主プログラムは該リセツト信号が再度入力さ
れる迄一定の機能あるいは特性を実現する為の手
段を備えたマイクロプログラム処理装置におい
て、該複数の主プログラムの各々で周期的に該デ
ータ保持用RAMより該制御データを読み出し、
その読み出した値を判別して該複数の主プログラ
ムのうち1つを選択し、選択した主プログラムを
実行する為の各種パラメータを設定し、選択した
主プログラムを起動する処理を周期的に行なう事
を特徴とするマイクロプログラム制御処理装置の
自己復旧方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102883A JPS60246442A (ja) | 1984-05-22 | 1984-05-22 | マイクロプログラム制御処理装置の自己復旧方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102883A JPS60246442A (ja) | 1984-05-22 | 1984-05-22 | マイクロプログラム制御処理装置の自己復旧方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246442A JPS60246442A (ja) | 1985-12-06 |
| JPH0227692B2 true JPH0227692B2 (ja) | 1990-06-19 |
Family
ID=14339263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102883A Granted JPS60246442A (ja) | 1984-05-22 | 1984-05-22 | マイクロプログラム制御処理装置の自己復旧方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246442A (ja) |
-
1984
- 1984-05-22 JP JP59102883A patent/JPS60246442A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246442A (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| JPH0227692B2 (ja) | ||
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPH0443301B2 (ja) | ||
| JPH0227596A (ja) | 半導体メモリ | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPH0638209B2 (ja) | プログラマブルコントロ−ラ | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP3219438B2 (ja) | 入出力制御装置の状況記憶方式 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JPS6395542A (ja) | 伝送制御用プロセツサ | |
| JPS63225836A (ja) | 記憶装置 | |
| JPS628236A (ja) | 動作履歴記憶装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH08179812A (ja) | プログラマブルコントローラ | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPH0212426A (ja) | 中央演算処理装置 | |
| JPS5935257A (ja) | 状態履歴記憶装置 | |
| JPH01147636A (ja) | 障害発生時の処理再試行方式 |