JPH0230573B2 - - Google Patents
Info
- Publication number
- JPH0230573B2 JPH0230573B2 JP55089374A JP8937480A JPH0230573B2 JP H0230573 B2 JPH0230573 B2 JP H0230573B2 JP 55089374 A JP55089374 A JP 55089374A JP 8937480 A JP8937480 A JP 8937480A JP H0230573 B2 JPH0230573 B2 JP H0230573B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductivity type
- region
- emitter
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、エミツタ関連部分を改良したバイポ
ーラ半導体装置及びその製造方法に関する。
ーラ半導体装置及びその製造方法に関する。
従来、バイポーラ半導体装置として第１図に見
られる構造のものが知られている。
られる構造のものが知られている。
図は要部側断面説明図であり、１はp-型シリ
コン半導体基板、２はn+型埋没層、３はエピタ
キシヤル成長n-型シリコン半導体層、４は二酸
化シリコン絶縁膜、５はp+型素子間分離領域、
６はｐ型ベース領域、７はn+型エミツタ領域、
８はn+型コレクタ・コンタクト領域、９Ｅはエ
ミツタ電極、９Ｂはベース電極、９Ｃはコレクタ
電極をそれぞれ示している。
コン半導体基板、２はn+型埋没層、３はエピタ
キシヤル成長n-型シリコン半導体層、４は二酸
化シリコン絶縁膜、５はp+型素子間分離領域、
６はｐ型ベース領域、７はn+型エミツタ領域、
８はn+型コレクタ・コンタクト領域、９Ｅはエ
ミツタ電極、９Ｂはベース電極、９Ｃはコレクタ
電極をそれぞれ示している。
一般に、半導体装置を製造する場合、常に問題
になるのはアライメントに関することであり、特
に前記のようなバイポーラ半導体装置では、エミ
ツタ領域７をベース領域６の内側に作り、エミツ
タ電極９Ｅの電極コンタクト窓をエミツタ領域７
の内側に作らなければならないから、そのマスク
アライメントは精密に行なう必要がある。若し、
電極コンタクト窓の形成がずれると、場合に依つ
てはエミツタ電極９Ｅがベース領域６にも掛つて
しまい、エミツタ・ベース短絡を発生することも
ある。また、その状態にならなくても、絶縁膜４
上に於いてエミツタ電極９Ｅとベース電極９Ｂと
が接近していると、実際に動作させた際にマイグ
レーシヨンが発生して短絡することもある。
になるのはアライメントに関することであり、特
に前記のようなバイポーラ半導体装置では、エミ
ツタ領域７をベース領域６の内側に作り、エミツ
タ電極９Ｅの電極コンタクト窓をエミツタ領域７
の内側に作らなければならないから、そのマスク
アライメントは精密に行なう必要がある。若し、
電極コンタクト窓の形成がずれると、場合に依つ
てはエミツタ電極９Ｅがベース領域６にも掛つて
しまい、エミツタ・ベース短絡を発生することも
ある。また、その状態にならなくても、絶縁膜４
上に於いてエミツタ電極９Ｅとベース電極９Ｂと
が接近していると、実際に動作させた際にマイグ
レーシヨンが発生して短絡することもある。
このような事故を避ける為には、マスク合せの
余裕を充分にとれば良いが、それでは集積度を向
上することができない。
余裕を充分にとれば良いが、それでは集積度を向
上することができない。
本発明は、電極から不純物を拡散して少なくと
もエミツタ領域を形成するようにしてマスク合せ
工程数を低減し、諸寸法の余裕を然程採らなくと
も前記のような短絡が発生しないように、また、
その結果、装置を高集積化できるように、更にま
た、そのような電極を形成しても、半導体基板の
電極形成面が電極に浸食される虞がなく、且つ、
熱処理工程を少なくし、不純物拡散領域に於いて
無用な不純物再拡散が行われることを防止しよう
とするものであり、以下これを詳細に説明する。
もエミツタ領域を形成するようにしてマスク合せ
工程数を低減し、諸寸法の余裕を然程採らなくと
も前記のような短絡が発生しないように、また、
その結果、装置を高集積化できるように、更にま
た、そのような電極を形成しても、半導体基板の
電極形成面が電極に浸食される虞がなく、且つ、
熱処理工程を少なくし、不純物拡散領域に於いて
無用な不純物再拡散が行われることを防止しよう
とするものであり、以下これを詳細に説明する。
第２図乃至第５図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。
第２図参照
(1) 従来公知の技法にてベース領域までを形成す
る。
る。
即ち、p-型シリコン半導体基板１１にn+型
不純物を選択的にデポジシヨンしてからn-型
シリコン半導体層１３をエピタキシヤル成長さ
せる。これに依りn+型埋没層１２も形成され
る。
不純物を選択的にデポジシヨンしてからn-型
シリコン半導体層１３をエピタキシヤル成長さ
せる。これに依りn+型埋没層１２も形成され
る。
例えば熱酸化法にて二酸化シリコン絶縁膜１
４を成長させる。
４を成長させる。
例えばフオト・リソグラフイ技術にて二酸化
シリコン絶縁膜１４のパターニングを行なつて
選択的に開口を形成してからｐ型不純物例えば
硼素を導入してp+型素子間分離領域１５を形
成する。
シリコン絶縁膜１４のパターニングを行なつて
選択的に開口を形成してからｐ型不純物例えば
硼素を導入してp+型素子間分離領域１５を形
成する。
再び二酸化シリコン絶縁膜１４のパターニン
グを行なつて選択的に開口を形成してから例え
ば硼素を導入してｐ型ベース領域１６を形成す
る。
グを行なつて選択的に開口を形成してから例え
ば硼素を導入してｐ型ベース領域１６を形成す
る。
第３図参照
(2) 二酸化シリコン絶縁膜１４を除去する。
(3) スパツタリング法を適用し、燐（或いは砒
素）含有モリブデン珪化物膜を厚さ例えば3000
〔Å〕程度に形成する。このスパツタリング法
を実施するには、スパツタのターゲツトとして
モリブデンとシリコンを任意の比で配置し、ホ
スフイン（PH3）／アルゴン（Ar）をスパツ
タ・ガス雰囲気として行なう。
素）含有モリブデン珪化物膜を厚さ例えば3000
〔Å〕程度に形成する。このスパツタリング法
を実施するには、スパツタのターゲツトとして
モリブデンとシリコンを任意の比で配置し、ホ
スフイン（PH3）／アルゴン（Ar）をスパツ
タ・ガス雰囲気として行なう。
(4) フオト・リソグラフイ技術にて燐含有モリブ
デン珪化物膜のパターニングを行ない、エミツ
タ電極１７Ｅ及びコレクタ電極１７Ｃを形成す
る。
デン珪化物膜のパターニングを行ない、エミツ
タ電極１７Ｅ及びコレクタ電極１７Ｃを形成す
る。
第４図参照
(5) 酸化雰囲気中にて高温の熱処理を行ない、二
酸化シリコン絶縁膜１８を厚さ例えば3000〜
5000〔Å〕程度に形成する。この場合の高温酸
化雰囲気としては、温度1000〔℃〕、乾性酸化性
ガス雰囲気を用いて良い。この条件では、エミ
ツタ電極１７Ｅ、コレクタ電極１７Ｃ上に形成
される絶縁膜はシリコン半導体層１３上のそれ
に比較すると数割厚く形成される。
酸化シリコン絶縁膜１８を厚さ例えば3000〜
5000〔Å〕程度に形成する。この場合の高温酸
化雰囲気としては、温度1000〔℃〕、乾性酸化性
ガス雰囲気を用いて良い。この条件では、エミ
ツタ電極１７Ｅ、コレクタ電極１７Ｃ上に形成
される絶縁膜はシリコン半導体層１３上のそれ
に比較すると数割厚く形成される。
この熱処理に依り、エミツタ電極１７Ｅ及び
コレクタ電極１７Ｃからシリコン半導体層１３
に燐が拡散され、n+型エミツタ領域１９及び
n+型コレクタ・コンタクト領域２０が形成さ
れる。従つて、これ等領域１９，２０はそれぞ
れの電極１７Ｅ，１７Ｃとセルフ・アライメン
ト的に形成されたことになる。
コレクタ電極１７Ｃからシリコン半導体層１３
に燐が拡散され、n+型エミツタ領域１９及び
n+型コレクタ・コンタクト領域２０が形成さ
れる。従つて、これ等領域１９，２０はそれぞ
れの電極１７Ｅ，１７Ｃとセルフ・アライメン
ト的に形成されたことになる。
第５図参照
(6) 通常のフオト・リソグラフイ技術にて、二酸
化シリコン絶縁膜１８のパターニングを行な
い、ベース電極コンタクト窓を形成してから硼
素含有モリブデン珪化物膜を厚さ例えば3000
〔Å〕程度に形成する。これは前記工程(3)と同
様にスパツタリング法を適用して行なう。
化シリコン絶縁膜１８のパターニングを行な
い、ベース電極コンタクト窓を形成してから硼
素含有モリブデン珪化物膜を厚さ例えば3000
〔Å〕程度に形成する。これは前記工程(3)と同
様にスパツタリング法を適用して行なう。
(7) 通常のフオト・リソグラフイ技術にて、前記
硼素含有モリブデン珪化物膜のパターニングを
行ない、ベース電極２１を形成する。
硼素含有モリブデン珪化物膜のパターニングを
行ない、ベース電極２１を形成する。
(8) この後、通常の技法を適用して、例えば、保
護膜の形成、配線などの形成を行なつて装置を
完成する。
護膜の形成、配線などの形成を行なつて装置を
完成する。
この実施例では、エミツタ電極１７Ｅとコレク
タ電極１７Ｃを同時に形成し、その後でベース電
極２１を形成するようにしているが、これ等を同
時期に形成して、その後同時に熱処理を加えるよ
うにしても良い。その場合は、ベース電極２１か
ら硼素が多量に拡散されるからp+型ベース・コ
ンタクト領域が深く形成され、オーミツク・コン
タクトは更に良くなる。尚、エミツタ電極１７
Ｅ、コレクタ電極１７Ｃに対してベース電極２１
を同時期に形成するには、第３図に見られる状態
に於いて、ベース電極を形成すべき部分に開口を
有するフオト・レジスト膜パターンを形成してか
ら硼素含有モリブデン珪化物膜を形成し、フオ
ト・レジスト膜を溶解して該硼素含有モリブデン
珪化物膜をリフト・オフさせることに依りパター
ニングすれば良い。また、必要あれば、ベース電
極２１を先に形成して、エミツタ電極１７Ｅ、コ
レクタ電極１７Ｃを後から形成するようにしても
良い。
タ電極１７Ｃを同時に形成し、その後でベース電
極２１を形成するようにしているが、これ等を同
時期に形成して、その後同時に熱処理を加えるよ
うにしても良い。その場合は、ベース電極２１か
ら硼素が多量に拡散されるからp+型ベース・コ
ンタクト領域が深く形成され、オーミツク・コン
タクトは更に良くなる。尚、エミツタ電極１７
Ｅ、コレクタ電極１７Ｃに対してベース電極２１
を同時期に形成するには、第３図に見られる状態
に於いて、ベース電極を形成すべき部分に開口を
有するフオト・レジスト膜パターンを形成してか
ら硼素含有モリブデン珪化物膜を形成し、フオ
ト・レジスト膜を溶解して該硼素含有モリブデン
珪化物膜をリフト・オフさせることに依りパター
ニングすれば良い。また、必要あれば、ベース電
極２１を先に形成して、エミツタ電極１７Ｅ、コ
レクタ電極１７Ｃを後から形成するようにしても
良い。
ところで、本発明に於いては、不純物含有高融
点金属珪化物膜の形成が重要であるから、次に、
その点について説明する。
点金属珪化物膜の形成が重要であるから、次に、
その点について説明する。
不純物としては、必要とされる導電型及び特性
に応じて適宜に選択することができ、例えば前記
した燐、硼素（スパツタ・ガス雰囲気をジボラン
（B2H6）／アルゴン（Ar）にする）或いは砒素
（スパツタ・ガス雰囲気をアルシン（AsH3）／
アルゴン（Ar）とする）などを用いて良い。ま
た、高融点金属としては、前記したモリブデンの
他に、タングステン（Ｗ）、白金（Pt）、タンタ
ル（Ta）などを用いることができる。なお、こ
こにいう高融点金属珪化物は、半導体装置の製造
工程における加熱処理の際安定な状態を保つこと
ができれば、化学量論的組成と異つていてもよ
い。
に応じて適宜に選択することができ、例えば前記
した燐、硼素（スパツタ・ガス雰囲気をジボラン
（B2H6）／アルゴン（Ar）にする）或いは砒素
（スパツタ・ガス雰囲気をアルシン（AsH3）／
アルゴン（Ar）とする）などを用いて良い。ま
た、高融点金属としては、前記したモリブデンの
他に、タングステン（Ｗ）、白金（Pt）、タンタ
ル（Ta）などを用いることができる。なお、こ
こにいう高融点金属珪化物は、半導体装置の製造
工程における加熱処理の際安定な状態を保つこと
ができれば、化学量論的組成と異つていてもよ
い。
スパツタリング法は第６図に見られる装置に依
つて実施した。
つて実施した。
図に於いて、３１はチエンバ、３２はガス供給
管、３３は排気管、３４はホルダ、３５はシリコ
ン・ウエハなどの試料、３６はシヤツタ、３７は
例えばモリブデン珪化物などのターゲツトをそれ
ぞれ示している。
管、３３は排気管、３４はホルダ、３５はシリコ
ン・ウエハなどの試料、３６はシヤツタ、３７は
例えばモリブデン珪化物などのターゲツトをそれ
ぞれ示している。
具体的条件は次の通りである。
モリブデン珪化物：シリコンを５〜50〔重量％〕
主として36.9〔重量％〕含んでいるもの スパツタ・ガス：（PH3＋Ar） ガス圧：５〜10×10-2〔Torr〕 スパツタ電源：直流（電圧450〔Ｖ〕、電流400〜
800〔mA〕 ターゲツト・試料間距離：40〔mm〕程度 このようにして形成した燐含有モリブデン珪化
物膜を1000〔℃〕の温度で熱処理して、シリコン
基板に燐を拡散した場合の不純物分布が第７図に
示されている。
主として36.9〔重量％〕含んでいるもの スパツタ・ガス：（PH3＋Ar） ガス圧：５〜10×10-2〔Torr〕 スパツタ電源：直流（電圧450〔Ｖ〕、電流400〜
800〔mA〕 ターゲツト・試料間距離：40〔mm〕程度 このようにして形成した燐含有モリブデン珪化
物膜を1000〔℃〕の温度で熱処理して、シリコン
基板に燐を拡散した場合の不純物分布が第７図に
示されている。
燐含有モリブデン珪化物膜は比抵抗が５×10-5
〔Ω・cm〕程度であつて、多結晶シリコンのそれ
と比較すると著しく低い。
〔Ω・cm〕程度であつて、多結晶シリコンのそれ
と比較すると著しく低い。
以上記述したところから明らかであるが、本発
明の主な効果を列挙すると次の通りである。
明の主な効果を列挙すると次の通りである。
(1) 少なくとも、エミツタ領域をエミツタ電極か
らの不純物拡散でセルフ・アライメント的に形
成できるのでマスク合せ工程が減少し、寸法上
の余裕を然程採らなくてもエミツタ・ベースの
短絡などは生じない。
らの不純物拡散でセルフ・アライメント的に形
成できるのでマスク合せ工程が減少し、寸法上
の余裕を然程採らなくてもエミツタ・ベースの
短絡などは生じない。
(2) 不純物源でもある電極は多結晶シリコンと異
なつて低抵抗である。
なつて低抵抗である。
(3) 装置を高集積化することができる。
(4) 電極は最初から一導電型不純物を含有した高
融点金属珪化物膜として形成されるので、高融
点金属膜を形成してからシリコン基板と反応さ
せてシリサイド化するものと比較すると、基板
の電極形成面が浸食されることがない。
融点金属珪化物膜として形成されるので、高融
点金属膜を形成してからシリコン基板と反応さ
せてシリサイド化するものと比較すると、基板
の電極形成面が浸食されることがない。
(5) 前記(4)に記述したところから、当然、装置が
比熱する回数は少なくなり、その時点で、既に
作成済みの不純物拡散領域に於いて無用な不純
物再拡散が行われることが少なくなる。
比熱する回数は少なくなり、その時点で、既に
作成済みの不純物拡散領域に於いて無用な不純
物再拡散が行われることが少なくなる。
第１図は従来例の要部側断面説明図、第２図乃
至第５図は本発明一実施例を説明する為の工程要
所に於ける半導体装置の要部側断面説明図、第６
図はスパツタリング装置の説明図、第７図は不純
物分布を表わす線図である。 図に於いて、１１は基板、１２は埋没層、１３
は半導体層、１５は分離領域、１６はベース領
域、１７Ｅ，１７Ｃは電極、１８は絶縁膜、１９
はエミツタ領域、２０はコレクタ・コンタクト領
域、２１はベース電極である。
至第５図は本発明一実施例を説明する為の工程要
所に於ける半導体装置の要部側断面説明図、第６
図はスパツタリング装置の説明図、第７図は不純
物分布を表わす線図である。 図に於いて、１１は基板、１２は埋没層、１３
は半導体層、１５は分離領域、１６はベース領
域、１７Ｅ，１７Ｃは電極、１８は絶縁膜、１９
はエミツタ領域、２０はコレクタ・コンタクト領
域、２１はベース電極である。
Claims (1)
- 【特許請求の範囲】 １ 一導電型半導体基板に反対導電型不純物を導
入してベース領域を形成する工程と、 次いで、スパツタリング法を適用して該一導電
型半導体基板の表面に一導電型の不純物を含む第
一の高融点金属珪化物膜を形成する工程と、 次いで、該第一の高融点金属珪化物膜をパター
ニングして前記反対導電型ベース領域の表面にエ
ミツタ電極を形成すると共に該一導電型半導体基
板の表面にコレクタ電極を形成する工程と、 次いで、該一導電型半導体基板の表面を覆う絶
縁膜を形成すると共に該エミツタ電極並びに該コ
レクタ電極から不純物を拡散して一導電型エミツ
タ領域並びに一導電型コレクタ・コンタクト領域
を形成する工程と、 次いで、該絶縁膜を選択的にエツチングしてベ
ース電極コンタクト窓を形成する工程と、 次いで、反対導電型不純物を含む第二の高融点
金属珪化物膜を形成する工程と、 次いで、該第二の高融点金属珪化物膜をパター
ニングして前記反対導電型ベース領域の表面にベ
ース電極を形成する工程と が含まれてなることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8937480A JPS5713760A (en) | 1980-06-30 | 1980-06-30 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8937480A JPS5713760A (en) | 1980-06-30 | 1980-06-30 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5713760A JPS5713760A (en) | 1982-01-23 |
| JPH0230573B2 true JPH0230573B2 (ja) | 1990-07-06 |
Family
ID=13968906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8937480A Granted JPS5713760A (en) | 1980-06-30 | 1980-06-30 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5713760A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521952A (en) * | 1982-12-02 | 1985-06-11 | International Business Machines Corporation | Method of making integrated circuits using metal silicide contacts |
| EP0133339A3 (en) * | 1983-07-29 | 1985-03-20 | Trw Inc. | Silicide bipolar transistor and process for making the transistor |
| JPS61225838A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | 電極配線の形成方法 |
| JPS6233457A (ja) * | 1985-08-06 | 1987-02-13 | Nec Corp | 半導体集積回路装置 |
| US6004855A (en) * | 1988-04-11 | 1999-12-21 | Synergy Semiconductor Corporation | Process for producing a high performance bipolar structure |
| JPH0235720A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036343A (ja) * | 1973-08-04 | 1975-04-05 | ||
| JPS5568620A (en) * | 1978-11-17 | 1980-05-23 | Hitachi Ltd | Impurity diffusion |
-
1980
- 1980-06-30 JP JP8937480A patent/JPS5713760A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5713760A (en) | 1982-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609568A (en) | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes | |
| US4710241A (en) | Method of making a bipolar semiconductor device | |
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| US4575920A (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| EP0396357B1 (en) | Process for forming CMOS field effect transistors | |
| JPH0343778B2 (ja) | ||
| JPS62588B2 (ja) | ||
| JPH0547979B2 (ja) | ||
| EP0051500B1 (en) | Semiconductor devices | |
| EP0314600B1 (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| EP0021133B1 (en) | Semiconductor device comprising an interconnection electrode and method of manufacturing the same | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| JPH0230573B2 (ja) | ||
| GB2209872A (en) | A method for fabricating a bipolar transistor | |
| JPS6133253B2 (ja) | ||
| EP0137980B1 (en) | Method for making electrical connections to a semiconductor substrate | |
| JPH0550129B2 (ja) | ||
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPS6220711B2 (ja) | ||
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH0554263B2 (ja) |