JPH0234061B2 - SHUKIOKUAKUSESUSEIGYOHOSHIKI - Google Patents
SHUKIOKUAKUSESUSEIGYOHOSHIKIInfo
- Publication number
- JPH0234061B2 JPH0234061B2 JP5540585A JP5540585A JPH0234061B2 JP H0234061 B2 JPH0234061 B2 JP H0234061B2 JP 5540585 A JP5540585 A JP 5540585A JP 5540585 A JP5540585 A JP 5540585A JP H0234061 B2 JPH0234061 B2 JP H0234061B2
- Authority
- JP
- Japan
- Prior art keywords
- access request
- storage
- storage control
- access
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の主記憶装置及び記憶制御装置
を有する計算機システムの、主記憶装置に対する
アクセスを制御する方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for controlling access to a main storage device of a computer system having a plurality of main storage devices and storage control devices.
比較的大型の計算機システムにおける、主記憶
領域の大容量化、主記憶装置に対する、アクセス
要求装置である中央処理装置、チヤネル処理装置
等の台数の増加に伴い、主記憶領域を複数の主記
憶装置で構成し、それらの主記憶装置1又は複数
台を、それぞれ専用に分担する記憶制御装置を複
数台設け、中央処理装置、チヤネル処理装置等
も、それら記憶制御装置の何れか1台のみに接続
するように配分する構成がとられる。 In relatively large computer systems, as the capacity of the main storage area increases and the number of central processing units, channel processing units, etc. that request access to the main storage device increases, the main storage area is divided into multiple main storage devices. A system consists of a plurality of storage control devices each dedicated to one or more of these main storage devices, and the central processing unit, channel processing device, etc. are also connected to only one of these storage control devices. A configuration is adopted to allocate the data so that
この場合、記憶制御装置相互間を制御情報及び
データの転送路によつて接続し、各記憶制御装置
は、自身の制御下に無い主記憶装置に対するアク
セス要求を受けると、そのアクセス要求を他の記
憶制御装置に転送して処理させるので、アクセス
時間を遅延する可能性があり、記憶制御装置間の
制御を効率よく行うようにすることが、特に望ま
れる。 In this case, the storage control devices are connected to each other by a transfer path for control information and data, and when each storage control device receives an access request to a main storage device that is not under its own control, it transfers the access request to the other storage control devices. Since the data is transferred to the storage control device for processing, there is a possibility that the access time will be delayed, so it is particularly desirable to efficiently control the storage control devices.
第2図は、計算機システムの一構成例を示すブ
ロツク図である。
FIG. 2 is a block diagram showing an example of the configuration of a computer system.
本例で、主記憶領域は、4台の主記憶装置
(MSU)1a及び1bで構成され、主記憶装置1
a,1bは、2台づつ個別の記憶制御装置
(MCU)2a,2bで制御されるように接続され
る。 In this example, the main storage area is composed of four main storage units (MSU) 1a and 1b.
a, 1b are connected so as to be controlled by two individual storage control units (MCU) 2a, 2b.
各記憶制御装置2a,2bには、それぞれ2台
の中央処理装置(CPU3a,3b、及び1台の
チヤネル処理装置(CHP)4a,4bが接続さ
れる。 Two central processing units (CPUs 3a, 3b and one channel processing unit (CHP) 4a, 4b) are connected to each storage control device 2a, 2b.
記憶制御装置2a,2bは、制御線5によつて
接続し、相互の通信を可能にする。 The storage control devices 2a and 2b are connected by a control line 5 to enable mutual communication.
例えば、中央処理装置3aの1台から主記憶ア
クセス要求が出されると、記憶制御装置2aが受
け付ける。 For example, when a main memory access request is issued from one of the central processing units 3a, the storage control unit 2a accepts the request.
記憶制御装置2aは、アクセス要求の記憶アド
レスによつて、要求が主記憶装置1aに対するも
のか、主記憶装置1bに対するものか識別し、主
記憶装置1aに対するアクセス要求であれば、自
装置内で処理するが、主記憶装置1bに対する場
合には、そのアクセス要求情報を記憶制御装置2
bに転送して、記憶制御装置2bに処理を依頼す
る。 The storage control device 2a identifies whether the request is for the main storage device 1a or the main storage device 1b based on the storage address of the access request, and if it is an access request for the main storage device 1a, it internally handles the request. However, if the access request information is to the main storage device 1b, the access request information is sent to the storage control device 2.
b, and requests the storage control device 2b to process.
記憶制御装置2bは、自身に接続する中央処理
装置3b等からのアクセス要求と共に、記憶制御
装置2aから転送されたアクセス要求を、所定の
優先順に処理して、主記憶装置1bへのアクセス
を実行し、転送されたアクセス要求の実行結果
を、記憶制御装置2aに通知する。 The storage control device 2b processes the access requests transferred from the storage control device 2a together with the access requests from the central processing device 3b etc. connected to itself in a predetermined priority order, and executes access to the main storage device 1b. Then, the execution result of the transferred access request is notified to the storage control device 2a.
中央処理装置3b等から、主記憶装置1aにア
クセスする場合も、記憶制御装置2bと記憶制御
装置2aとの間で、上記と類似の制御が必要であ
る。 When the main storage device 1a is accessed from the central processing unit 3b or the like, control similar to the above is required between the storage control device 2b and the storage control device 2a.
このような制御において、アクセス要求装置ご
とのアクセスの順序性を維持し、又アクセス要求
装置間のアクセス優先順位を管理するために、従
来は両記憶制御装置2a,2bが共に、各々の処
理するアクセス要求について、システムの全アク
セス要求装置を考慮して制御を行つていた。 In such control, in order to maintain the order of access for each access requesting device and to manage the access priority among the access requesting devices, conventionally both storage control devices 2a and 2b perform their respective processing. Access requests were controlled by considering all access request devices in the system.
又、他の記憶制御装置にアクセス要求を転送す
る場合には、相手装置から受付完了の信号の返送
があるまで、アクセス要求装置の要求を保持しな
ければならないので、処理が遅延する等の問題が
あつた。 Furthermore, when transferring an access request to another storage control device, the request from the access requesting device must be held until the other device sends back a signal indicating completion of acceptance, which causes problems such as processing delays. It was hot.
前記の問題点は、互いに接続された複数の記憶
制御装置、及びそれぞれが該記憶制御装置の何れ
か1台のみに接続された、主記憶装置及びアクセ
ス要求装置を有する計算機システムにおいて、該
各記憶制御装置は、他の記憶制御装置に接続する
上記アクセス要求装置からの、自身に接続する主
記憶装置へのアクセス要求を保持する複数のポー
トからなるアクセス要求蓄積部、及び他の記憶制
御装置の該アクセス要求蓄積部の状態情報を保持
する状態表示部を有し、該各記憶制御装置は、自
身に接続する上記アクセス要求装置から、他の記
憶制御装置に接続する主記憶装置へのアクセス要
求を検出した場合には、上記状態表示部に保持す
る状態情報と該アクセス要求情報に基づき、所定
の条件によつて、使用されていない1つの上記ポ
ートを選択し、該選択したポートに該アクセス要
求を転送するように構成された本発明の主記憶ア
クセス制御方式によつて解決される。
The above problem arises in a computer system having a plurality of storage control devices connected to each other, and a main storage device and an access request device, each of which is connected to only one of the storage control devices. The control device has an access request storage unit consisting of a plurality of ports that holds access requests to the main storage device connected to the control device from the above-mentioned access request devices connected to other storage control devices, and Each storage control device has a status display unit that holds status information of the access request storage unit, and each storage control device receives an access request from the access request device connected to itself to a main storage device connected to another storage control device. is detected, one unused port is selected based on the status information held in the status display section and the access request information under predetermined conditions, and the access is made to the selected port. The problem is solved by the main memory access control scheme of the present invention configured to forward requests.
即ち、記憶制御装置には、他の記憶制御装置か
ら転送されるアクセス要求情報を保持するポート
からなる、アクセス要求蓄積部を設けると共に、
他の記憶制御装置のアクセス要求蓄積部の状態情
報を保持する状態表示部を持つ。
That is, the storage control device is provided with an access request storage section consisting of a port that holds access request information transferred from other storage control devices, and
It has a status display unit that holds status information of the access request storage units of other storage control devices.
このようにして、各記憶制御装置が、アクセス
要求を他へ転送する場合には、要求送出側の記憶
制御装置が、状態表示部を参照して適当なポート
を決定し、そのポートを指定して、アクセス要求
を転送する。 In this way, when each storage control device transfers an access request to another, the storage control device sending the request refers to the status display section, determines an appropriate port, and specifies that port. and forward the access request.
特に、各記憶制御装置のアクセス要求蓄積部を
構成するポートに、固有の処理優先順位を付し、
状態表示部を参照して、転送するアクセス要求と
同じ要求装置による先行要求がポートに保持され
ていた場合には、該ポートより優先順位の低いポ
ートの中で、最も高い優先順位の空きポートを、
転送先として選択することにより、同一アクセス
要求装置から発行されるアクセス要求の順序性の
維持が容易に実施できる。 In particular, unique processing priorities are assigned to the ports that constitute the access request storage section of each storage control device.
Referring to the status display section, if a port holds a preceding request from the same requesting device as the access request to be forwarded, select the free port with the highest priority among the ports with a lower priority than that port. ,
By selecting it as a transfer destination, it is possible to easily maintain the order of access requests issued from the same access request device.
〔実施例〕
第1図は本発明の一実施例構成を示すブロツク
図である。図は、記憶制御装置2a又は2bの、
一方の装置の一実施例構成を示し、両記憶制御装
置は同一の構成を有するので、以下において、特
に断らない場合には、第1図は記憶制御装置2a
の構成を示すものとして説明する。[Embodiment] FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. The figure shows the storage control device 2a or 2b.
Since the configuration of one embodiment of one of the devices is shown and both storage control devices have the same configuration, in the following, unless otherwise specified, FIG.
This will be explained as showing the configuration of .
自身に接続する中央処理装置3a等からのアク
セス要求は、アクセス要求受付部10の各ポート
11に受け付けて保持する。 Access requests from the central processing unit 3a or the like connected to itself are received and held at each port 11 of the access request reception unit 10.
それらのアクセス要求は、優先制御部12及び
優先制御部13に入力して、まず要求のアクセス
先記憶アドレスが、その記憶制御装置2a自身に
接続する主記憶装置1aであるか識別される。 These access requests are input to the priority control unit 12 and the priority control unit 13, and it is first determined whether the access destination storage address of the request is the main storage device 1a connected to the storage control device 2a itself.
自身の制御下の主記憶装置1aに対するアクセ
ス要求の場合には、優先制御部12により処理さ
れ、そうで無いときは優先制御部13によつて処
理される。 In the case of an access request to the main storage device 1a under its own control, it is processed by the priority control unit 12, and otherwise, it is processed by the priority control unit 13.
又、他方の記憶制御装置2bから、後述のよう
にして転送されるアクセス要求は、アクセス要求
蓄積部14の各ポート15に保持され、優先制御
部12によつて、アクセス要求受付部10に受け
付けたアクセス要求と共に処理される。 Further, access requests transferred from the other storage control device 2b as described below are held in each port 15 of the access request storage section 14, and received by the access request receiving section 10 by the priority control section 12. The access request is processed along with the requested access request.
優先制御部13は、要求のアクセス先記憶アド
レスにより、他の記憶制御装置に転送すべきアク
セス要求を検出すると、状態表示部16の情報を
参照してアクセス要求の転送処理を行う。 When the priority control unit 13 detects an access request to be transferred to another storage control device based on the access destination storage address of the request, the priority control unit 13 refers to the information in the status display unit 16 and performs transfer processing of the access request.
状態表示部16は、他方の記憶制御装置2bの
アクセス要求蓄積部14の各ポート15に対す
る、表示ポート17からなる。 The status display unit 16 includes display ports 17 for each port 15 of the access request storage unit 14 of the other storage control device 2b.
各表示ポートには、優先制御部13でアクセス
要求転送先の他記憶制御装置2bのポート15を
決定して転送するとき、対応する自記憶制御装置
2aの表示ポート17に、使用中表示、及び転送
するアクセス要求の要求元装置アドレスを設定す
る。 For each display port, when the priority control unit 13 determines the port 15 of the other storage control device 2b to which the access request is to be transferred, a busy indication and Set the request source device address of the access request to be transferred.
表示ポート17に設定した内容は、該当アクセ
ス要求が転送先の記憶制御装置2bで処理され
て、主記憶装置1bのアクセス動作が起動されて
から適当な時間経過したとき、その記憶制御装置
2bの制御線18に送出され、相手記憶制御装置
2aの制御線19から入力する制御信号によつて
リセツトされ、該当の表示ポート17は未使用状
態の表示になる。 The contents set in the display port 17 are set in the storage control device 2b when the relevant access request is processed by the storage control device 2b of the transfer destination and an appropriate amount of time has elapsed since the access operation of the main storage device 1b was started. It is reset by a control signal sent to the control line 18 and input from the control line 19 of the other party storage control device 2a, and the corresponding display port 17 is displayed as being in an unused state.
優先制御部13は、状態表示部16の保持内容
を参照することによつて、処理中のアクセス要求
の要求元が発行した先行要求が、なお保持されて
いるかを、まず識別する。 By referring to the contents held in the status display section 16, the priority control section 13 first identifies whether the preceding request issued by the requestor of the access request being processed is still held.
同一要求元のアクセス要求が保持されていない
場合には、表示ポート17で、未使用表示のある
ものに対応するポート15のうち、処理の優先順
位の最も高いポート15を選択する。 If no access request from the same request source is held, the port 15 with the highest processing priority is selected from among the ports 15 corresponding to the display ports 17 that are displayed as unused.
アクセス要求蓄積部14内で、ポート15は、
例えば図の上側のポート15から下側のポート1
5への順番に、処理の優先順位が固定的に割当ら
れているものとする。 In the access request storage unit 14, the port 15 is
For example, from port 15 on the top of the diagram to port 1 on the bottom
It is assumed that the priority order of processing is fixedly assigned in order from 5 to 5.
ポート15を選択すると、該ポート15を転送
先として指定する情報を共に、アクセス要求情報
を制御線20から転送する。又、転送したアクセ
ス要求を受け付けたポート11を、空き状態にリ
セツトする。 When port 15 is selected, access request information is transferred from control line 20 together with information specifying port 15 as a transfer destination. Also, the port 11 that received the transferred access request is reset to an empty state.
制御線20は他方の記憶制御装置2bの制御線
21に接続し、記憶制御装置2bにおいて、転送
される指定情報によつて指定されるポート15
に、アクセス要求情報が設定される。 The control line 20 is connected to the control line 21 of the other storage control device 2b, and in the storage control device 2b, the port 15 specified by the specified information to be transferred is connected to the control line 21 of the other storage control device 2b.
Access request information is set in .
記憶制御装置2bにおいて、優先制御部12
は、その制御下の主記憶装置1bに対するアクセ
ス要求を、アクセス要求受付部10及びアクセス
要求蓄積部14から、所定の優先順位、及び主記
憶状態表示22による主記憶装置1bの状態、を
参照して選択し、そのアクセス要求による、主記
憶装置1bに対するアクセスを実行する。 In the storage control device 2b, the priority control unit 12
refers to the access request to the main storage device 1b under its control from the access request reception unit 10 and the access request storage unit 14, based on the predetermined priority order and the state of the main storage device 1b according to the main storage status display 22. and executes access to the main storage device 1b according to the access request.
同時に、主記憶装置1bの占有単位の占有状態
を、主記憶状態22にセツトし、又タイミング制
御部23に所要信号を入力する。 At the same time, the occupancy state of the occupancy unit of the main memory device 1b is set to the main memory state 22, and a required signal is input to the timing control section 23.
タイミング制御部23は、主記憶装置1bの占
有単位ごとに、アクセス起動からの経過時間を計
時し、所定の経過時刻において、制御線24に、
リセツトポートを指定する信号を出力する。 The timing control unit 23 measures the elapsed time from the start of access for each unit of occupancy of the main storage device 1b, and sends a message to the control line 24 at a predetermined elapsed time.
Outputs a signal specifying the reset port.
この信号は、アクセス要求受付部10及びアク
セス要求蓄積部14の、該当のポート11又は1
5をリセツトすることにより、該ポート11及び
15を空き状態とし、後続のアクセス要求の受信
を可能にする。 This signal is sent to the corresponding port 11 or 1 of the access request reception unit 10 and access request storage unit 14.
By resetting the ports 11 and 15, the ports 11 and 15 are made available to receive subsequent access requests.
又、同時に制御線24の信号は制御線18にも
送出され、前記のように、他方の記憶制御装置2
aの状態表示部16の該当ポート17のリセツト
を行う。 At the same time, the signal on the control line 24 is also sent to the control line 18, and as mentioned above, the signal on the control line 24 is sent to the other storage control device 2.
The corresponding port 17 of the status display section 16 of a is reset.
該アクセス要求により起動された、主記憶装置
1bのアクセス動作が完了する経過時刻に、タイ
ミング制御部23から制御線25に出力される信
号により、主記憶状態表示部22の、該当する表
示が、未占有状態の表示にリセツトされる。 At the elapsed time when the access operation of the main storage device 1b initiated by the access request is completed, a signal output from the timing control section 23 to the control line 25 causes the corresponding display on the main storage status display section 22 to change to: The display is reset to an unoccupied state.
以上の説明から明らかなように本発明によれ
ば、大容量主記憶装置のアクセスを、複数の記憶
制御装置で分担して制御する計算機システムにお
いて、記憶制御装置の制御機構を単純化し、又性
能を向上するという著しい工業的効果がある。
As is clear from the above description, according to the present invention, in a computer system in which access to a large-capacity main storage device is shared and controlled by a plurality of storage control devices, the control mechanism of the storage control device can be simplified and the control mechanism can be improved. It has a significant industrial effect of improving
第1図は本発明一実施例構成のブロツク図、第
2図は計算機システムの一構成例ブロツク図であ
る。
図において、1a,1bは主記憶装置、2a,
2bは記憶制御装置、3a,3bは中央処理装
置、4a,4bはチヤネル処理装置、10はアク
セス要求受付部、11,15はポート、12,1
3は優先制御部、14はアクセス要求蓄積部、1
6は状態表示部、17は表示ポート、22は主記
憶状態表示、23はタイミング制御部を示す。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of an example of the configuration of a computer system. In the figure, 1a and 1b are main storage devices, 2a,
2b is a storage control device; 3a and 3b are central processing units; 4a and 4b are channel processing devices; 10 is an access request reception unit; 11 and 15 are ports;
3 is a priority control unit, 14 is an access request storage unit, 1
6 is a status display section, 17 is a display port, 22 is a main memory status display, and 23 is a timing control section.
Claims (1)
それぞれが該記憶制御装置の何れか1台のみに接
続された、主記憶装置及びアクセス要求装置を有
する計算機システムにおいて、 該各記憶制御装置は、他の記憶制御装置に接続
する上記アクセス要求装置からの、自身に接続す
る主記憶装置へのアクセス要求を保持する複数の
ポート15からなるアクセス要求蓄積部14、 及び、他の記憶制御装置の該アクセス要求蓄積
部14の状態情報を保持する状態表示部16を有
し、 該各記憶制御装置は、自身に接続する上記アク
セス要求装置から、他の記憶制御装置に接続する
主記憶装置へのアクセス要求を検出した場合に
は、上記状態表示部16に保持する状態情報と該
アクセス要求情報に基づき、所定の条件によつ
て、使用されていない1つの上記ポート15を選
択し、 該選択したポート15に該アクセス要求を転送
するように構成されていることを特徴とする主記
憶アクセス制御方式。 2 上記ポート15に転送されるアクセス要求
は、該ポート15に固有に設けられる優先順位に
従つて処理され、 上記所定の条件には、該アクセス要求を発行し
ている上記アクセス要求装置の以前のアクセス要
求が、上記アクセス要求蓄積部14に保持されて
いる場合には、該アクセス要求を保持するポート
15より、上記優先順位が低く、最も高い優先順
位を有する、使用されていないポート15を選択
する条件を含むように構成されていることを特徴
とする特許請求の範囲第1項記載の主記憶アクセ
ス制御方式。[Scope of Claims] 1. A computer system having a plurality of storage control devices connected to each other, and a main storage device and an access request device, each of which is connected to only one of the storage control devices, comprising: The storage control device includes an access request storage section 14 consisting of a plurality of ports 15 that holds access requests to the main storage device connected to itself from the above-mentioned access request devices connected to other storage control devices, and other storage control devices. It has a status display unit 16 that holds status information of the access request storage unit 14 of the storage control device, and each storage control device has a status display section 16 that retains status information of the access request storage section 14 of the storage control device, and each storage control device has a state display section 16 that maintains status information of the access request storage section 14 of the storage control device. When an access request to the storage device is detected, one unused port 15 is selected based on the status information held in the status display section 16 and the access request information under predetermined conditions. . A main memory access control method, characterized in that the method is configured to transfer the access request to the selected port 15. 2. The access request transferred to the port 15 is processed according to the priority order unique to the port 15, and the predetermined conditions include the previous access request device issuing the access request. When the access request is held in the access request storage unit 14, an unused port 15 having the lowest priority and the highest priority is selected from the port 15 holding the access request. 2. The main memory access control method according to claim 1, wherein the main memory access control method is configured to include a condition that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5540585A JPH0234061B2 (en) | 1985-03-19 | 1985-03-19 | SHUKIOKUAKUSESUSEIGYOHOSHIKI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5540585A JPH0234061B2 (en) | 1985-03-19 | 1985-03-19 | SHUKIOKUAKUSESUSEIGYOHOSHIKI |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61221863A JPS61221863A (en) | 1986-10-02 |
| JPH0234061B2 true JPH0234061B2 (en) | 1990-08-01 |
Family
ID=12997629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5540585A Expired - Lifetime JPH0234061B2 (en) | 1985-03-19 | 1985-03-19 | SHUKIOKUAKUSESUSEIGYOHOSHIKI |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0234061B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731622B2 (en) * | 1988-05-06 | 1995-04-10 | 富士通株式会社 | Memory access control method |
-
1985
- 1985-03-19 JP JP5540585A patent/JPH0234061B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61221863A (en) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
| US5392446A (en) | Multiple cluster signal processor architecture | |
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| US5257374A (en) | Bus flow control mechanism | |
| US3447135A (en) | Peripheral data exchange | |
| JPH04312160A (en) | Multiprocessor system and its message transmission and reception controller | |
| CA2114374C (en) | Bus coupling information processing system for multiple access to system bus | |
| JP2845162B2 (en) | Data transfer device | |
| EP0317468A2 (en) | Bus flow control system | |
| US6282144B1 (en) | Multi-ported memory with asynchronous and synchronous protocol | |
| JPH0234061B2 (en) | SHUKIOKUAKUSESUSEIGYOHOSHIKI | |
| US4780813A (en) | Data transport control apparatus | |
| JPH0644191A (en) | Buffer control method | |
| JP2666782B2 (en) | Multiple bus control system | |
| EP1459191B1 (en) | Communication bus system | |
| JPS63286949A (en) | Bus control method | |
| JPS61118847A (en) | Simultaneous access control system of memory | |
| JP2984594B2 (en) | Multi-cluster information processing system | |
| JPH0358162A (en) | Inter-processor communication system | |
| JPH0128971B2 (en) | ||
| JPH0512219A (en) | Process transferring system | |
| JPH054708B2 (en) | ||
| JPH01205259A (en) | Block transfer circuit | |
| JPH04278659A (en) | Inter-multiprocessor communication system | |
| JPH01147763A (en) | Input/output control system for terminal concentrator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |