JPH0235326B2 - Seishigatajidodenatsuchoseisochi - Google Patents
SeishigatajidodenatsuchoseisochiInfo
- Publication number
- JPH0235326B2 JPH0235326B2 JP15754881A JP15754881A JPH0235326B2 JP H0235326 B2 JPH0235326 B2 JP H0235326B2 JP 15754881 A JP15754881 A JP 15754881A JP 15754881 A JP15754881 A JP 15754881A JP H0235326 B2 JPH0235326 B2 JP H0235326B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- circuit
- power
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002441 reversible effect Effects 0.000 claims description 53
- 230000001105 regulatory effect Effects 0.000 claims description 36
- 230000003068 static effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 35
- 230000005284 excitation Effects 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000008033 biological extinction Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000033228 biological regulation Effects 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 2
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 2
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 2
- 101150105073 SCR1 gene Proteins 0.000 description 2
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 241000219198 Brassica Species 0.000 description 1
- 235000003351 Brassica cretica Nutrition 0.000 description 1
- 235000003343 Brassica rupestris Nutrition 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- QKSKPIVNLNLAAV-UHFFFAOYSA-N bis(2-chloroethyl) sulfide Chemical compound ClCCSCCCl QKSKPIVNLNLAAV-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000010460 mustard Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/14—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices
- G05F1/16—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices
- G05F1/20—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は、調整変圧器の各タツプに接続したサ
イリスタスイツチのオンオフによりタツプを切換
えて線路電圧を調整する静止形自動電圧調整装置
に関するものである。
イリスタスイツチのオンオフによりタツプを切換
えて線路電圧を調整する静止形自動電圧調整装置
に関するものである。
一般に、変電所からは複数の配電系統が出てお
り、各配電系統の下流部で隣りの配電系統と連系
用の区分開閉器を介して連系されている。通常は
この連系用の区分開閉器は開いている。今、2系
統の配電線L1,L2があつて、それぞれの配電線
に自動電圧調整装置が設置され(配電線中流部に
設置されているとする。)、両配電線の下流部は連
系用の区分開閉器を介して連系されているとす
る。各配電線には、上流、中流及び下流にわたつ
て多数の負荷が分布している。したがつて、調整
変圧器の1次側及び2次側の双方に負荷が存在す
る。通常、調整変圧器は昇圧タツプが選択されて
いて下流の電圧降下防止している。
り、各配電系統の下流部で隣りの配電系統と連系
用の区分開閉器を介して連系されている。通常は
この連系用の区分開閉器は開いている。今、2系
統の配電線L1,L2があつて、それぞれの配電線
に自動電圧調整装置が設置され(配電線中流部に
設置されているとする。)、両配電線の下流部は連
系用の区分開閉器を介して連系されているとす
る。各配電線には、上流、中流及び下流にわたつ
て多数の負荷が分布している。したがつて、調整
変圧器の1次側及び2次側の双方に負荷が存在す
る。通常、調整変圧器は昇圧タツプが選択されて
いて下流の電圧降下防止している。
ところで、配電線L2の上流部が工事等により
遮断された場合、停電を回避するため、連系用の
区分開閉器を閉じて、配電線L1より連系用の区
分開閉器を通して、配電線L2の負荷に電力を供
給することが行われる。
遮断された場合、停電を回避するため、連系用の
区分開閉器を閉じて、配電線L1より連系用の区
分開閉器を通して、配電線L2の負荷に電力を供
給することが行われる。
この場合、配電線L2の電圧調整器は本来の2
次側が1次側になり、本来の1次側が2次側にな
る。すなわち、該調整変圧器が逆励磁されて電力
の逆流が起る。
次側が1次側になり、本来の1次側が2次側にな
る。すなわち、該調整変圧器が逆励磁されて電力
の逆流が起る。
この場合、調整変圧器が今まで昇圧動作をして
いたときには、この逆励磁により(電力の逆流に
より)、反対に降圧動作をすることになる。
いたときには、この逆励磁により(電力の逆流に
より)、反対に降圧動作をすることになる。
そのため、調整変圧器の本体の1次側(電力逆
流時には2次側になつている)の電圧が下げられ
てしまい、ここに接続されている負荷に悪い影響
を与えることになる。
流時には2次側になつている)の電圧が下げられ
てしまい、ここに接続されている負荷に悪い影響
を与えることになる。
従来、機械式の上記切換器を用いた自動電圧調
整装置では、逆電流が生じたときにこれを検出し
て現在通電中であるタツプに固定してしまう制御
を行う制御装置を備えたものがある。この場合逆
電流を検出するには電力の方向を検出する必要が
あるため電力方向継電器が使用される。しかしな
がら、このような制御を行つても調整変圧器の逆
励磁により負荷の電圧が不足するのを防ぐことは
できない。また昇圧タツプで通電中に調整変圧器
が逆励磁されてそのタツプに固定された後逆励磁
が解消されたときには、いきなり昇圧タツプで通
電されるため、調整変圧器の2次側の負荷の電圧
が過大になることがある。したがつてこのように
逆励磁時に通電中のタツプに固定する制御行なつ
ても負荷への悪影響を解消することはできない。
整装置では、逆電流が生じたときにこれを検出し
て現在通電中であるタツプに固定してしまう制御
を行う制御装置を備えたものがある。この場合逆
電流を検出するには電力の方向を検出する必要が
あるため電力方向継電器が使用される。しかしな
がら、このような制御を行つても調整変圧器の逆
励磁により負荷の電圧が不足するのを防ぐことは
できない。また昇圧タツプで通電中に調整変圧器
が逆励磁されてそのタツプに固定された後逆励磁
が解消されたときには、いきなり昇圧タツプで通
電されるため、調整変圧器の2次側の負荷の電圧
が過大になることがある。したがつてこのように
逆励磁時に通電中のタツプに固定する制御行なつ
ても負荷への悪影響を解消することはできない。
本発明の目的は、調整変圧器に逆電力が流れた
ときに、調整変圧器の1次側の線路につながる負
荷に悪影響が及ばないようにした静止形自動電圧
調整装置を提供することにある。
ときに、調整変圧器の1次側の線路につながる負
荷に悪影響が及ばないようにした静止形自動電圧
調整装置を提供することにある。
本発明は、線路に接続される調整変圧器と、調
整変圧器の各タツプに接続されたタツプ選択用の
サイリスタスイツチとを備えた静止形自動電圧調
整器に係わるもので、調整変圧器11よりも電源
側の回路に挿入されたしや断器5と、調整変圧器
11に2次側から逆流する逆電力を検出する電力
方向継電器601と、調整変圧器11の1次側と
2次側とが直結されて電圧変換されないタツプ
(以下素通りタツプという。)t1に接続されたサイ
リスタスイツチS1に継続的に点弧信号を与えてか
らしや断器5を投入し、電力方向継電器601に
より逆電力が検出されたときにはタツプ選択用サ
イリスタスイツチのうち1次側と2次側とが直結
されて電圧変換されないタツプt1に接続されたサ
イリスタスイツチS1のみを導通させて1次側と
2次側とが直結されて電圧変換されないタツプt1
に固定する制御動作を行い、逆電力が消滅したと
きには1次側と2次側とが直結されて電圧変換さ
れないタツプt1に固定する制御動作を解除する
制御装置6とを設けたことを特徴とする。このよ
うに構成すれば、調整変圧器が逆励磁されたとき
に素通しタツプに固定されるので、調整変圧器の
1次側の線路に接続されている負荷に加わる電圧
が不足することがない。また逆励磁が解消した直
後も素通しタツプを通して負荷に通電されるの
で、いきなり昇圧タツプで通電して調整変圧器の
2次側の負荷に過大な電圧が印加されるといつた
不都合をきたすこともない。
整変圧器の各タツプに接続されたタツプ選択用の
サイリスタスイツチとを備えた静止形自動電圧調
整器に係わるもので、調整変圧器11よりも電源
側の回路に挿入されたしや断器5と、調整変圧器
11に2次側から逆流する逆電力を検出する電力
方向継電器601と、調整変圧器11の1次側と
2次側とが直結されて電圧変換されないタツプ
(以下素通りタツプという。)t1に接続されたサイ
リスタスイツチS1に継続的に点弧信号を与えてか
らしや断器5を投入し、電力方向継電器601に
より逆電力が検出されたときにはタツプ選択用サ
イリスタスイツチのうち1次側と2次側とが直結
されて電圧変換されないタツプt1に接続されたサ
イリスタスイツチS1のみを導通させて1次側と
2次側とが直結されて電圧変換されないタツプt1
に固定する制御動作を行い、逆電力が消滅したと
きには1次側と2次側とが直結されて電圧変換さ
れないタツプt1に固定する制御動作を解除する
制御装置6とを設けたことを特徴とする。このよ
うに構成すれば、調整変圧器が逆励磁されたとき
に素通しタツプに固定されるので、調整変圧器の
1次側の線路に接続されている負荷に加わる電圧
が不足することがない。また逆励磁が解消した直
後も素通しタツプを通して負荷に通電されるの
で、いきなり昇圧タツプで通電して調整変圧器の
2次側の負荷に過大な電圧が印加されるといつた
不都合をきたすこともない。
以下図示の実施例により本発明の静止形自動電
圧調整装置に詳細に説明する。
圧調整装置に詳細に説明する。
第1図は本発明の全体的構成を単線結線図によ
り配電系統とともに示したもので、同図において
1は変電所、2は負荷、3は変電所と負荷との間
をつなぐ線路4に接続された直接切換式の静止形
自動電圧調整器、5は電圧調整器3よりも電源側
の回路に挿入されたしや断器である。また6は電
圧調整器3及びしや断器5を制御する制御装置
で、この制御装置にはしや断器内に設けられた過
電流検出用の変流器CTの出力が入力され、制御
装置6の電源はしや断器5よりも電源側の線路か
ら制御電源用変圧器8と制御電源ケーブル9と制
御電源スイツチ10とを介して与えられている。
尚第1図において太線部分は高電圧部を示してい
る。
り配電系統とともに示したもので、同図において
1は変電所、2は負荷、3は変電所と負荷との間
をつなぐ線路4に接続された直接切換式の静止形
自動電圧調整器、5は電圧調整器3よりも電源側
の回路に挿入されたしや断器である。また6は電
圧調整器3及びしや断器5を制御する制御装置
で、この制御装置にはしや断器内に設けられた過
電流検出用の変流器CTの出力が入力され、制御
装置6の電源はしや断器5よりも電源側の線路か
ら制御電源用変圧器8と制御電源ケーブル9と制
御電源スイツチ10とを介して与えられている。
尚第1図において太線部分は高電圧部を示してい
る。
本実施例では、静止形自動電圧調整器3が第2
図に示すように多段タツプt1〜t6(タツプ数は任
意)を有する単巻変圧器からなる調整変圧器11
と、調整変圧器11のタツプt1〜t6にそれぞれ一
端が接続されたサイリスタスイツチS1〜S6とを備
え、調整変圧器11の素通しタツプt1側の一端に
つながる端子12r及び調整変圧器11の他端に
つながる端子12′rがそれぞれ2次側の線路に
接続される。サイリスタS1〜S6の他端はそれぞれ
リアクトルL1〜L6の一端に接続され、リアクト
ルL1〜L6の他端は共通接続されてしや断器5の
主接点51Aを介して入力端子12Sに接続され
ている。また調整変圧器11の前記出力端子1
2′rにつながる端部がしや断器5の主接点51
Bを介して入力端子12′Sに接続され、上記入
力端子12S,12′Sに1次側(変電所側)の
線路が接続される。
図に示すように多段タツプt1〜t6(タツプ数は任
意)を有する単巻変圧器からなる調整変圧器11
と、調整変圧器11のタツプt1〜t6にそれぞれ一
端が接続されたサイリスタスイツチS1〜S6とを備
え、調整変圧器11の素通しタツプt1側の一端に
つながる端子12r及び調整変圧器11の他端に
つながる端子12′rがそれぞれ2次側の線路に
接続される。サイリスタS1〜S6の他端はそれぞれ
リアクトルL1〜L6の一端に接続され、リアクト
ルL1〜L6の他端は共通接続されてしや断器5の
主接点51Aを介して入力端子12Sに接続され
ている。また調整変圧器11の前記出力端子1
2′rにつながる端部がしや断器5の主接点51
Bを介して入力端子12′Sに接続され、上記入
力端子12S,12′Sに1次側(変電所側)の
線路が接続される。
リアクトルL1〜L6とサイリスタスイツチS1〜
S6とをそれぞれ接続するラインには補助変流器
CT1〜CT6が設けられ、これらの補助変流器によ
りタツプt1〜t6を通して流れる電流が検出される
ようになつている。
S6とをそれぞれ接続するラインには補助変流器
CT1〜CT6が設けられ、これらの補助変流器によ
りタツプt1〜t6を通して流れる電流が検出される
ようになつている。
制御装置6は線路電圧を所定値に保つように調
整変圧器11のタツプを切換えるべく電圧調整継
電器の出力に応じてサイリスタスイツチS1〜S6の
オンオフを制御する自動電圧調整装置本来の制御
動作の外に、調整変圧器の逆励磁時に素通しタツ
プのサイリスタスイツチのみを導通させる制御動
作を行なうように構成されている。
整変圧器11のタツプを切換えるべく電圧調整継
電器の出力に応じてサイリスタスイツチS1〜S6の
オンオフを制御する自動電圧調整装置本来の制御
動作の外に、調整変圧器の逆励磁時に素通しタツ
プのサイリスタスイツチのみを導通させる制御動
作を行なうように構成されている。
各サイリスタスイツチは、第3図に示したよう
に、2個のサイリスタSCR1及びSCR2を逆並列に
接続するとともに、これらのサイリスタに対して
並列にサージ吸収用のコンデンサC0及び抵抗R0
の直列回路と半導体アレスタLA1とを接続したも
のからなり、線路電流の方向に応じていずれかの
サイリスタが導通してタツプを選択するようにな
つている。
に、2個のサイリスタSCR1及びSCR2を逆並列に
接続するとともに、これらのサイリスタに対して
並列にサージ吸収用のコンデンサC0及び抵抗R0
の直列回路と半導体アレスタLA1とを接続したも
のからなり、線路電流の方向に応じていずれかの
サイリスタが導通してタツプを選択するようにな
つている。
上記制御装置6の一構成例を第4図に示してあ
る。同図において601は調整変圧器11に2次
側から逆電力が流れ込んだときに論理値が「1」
の逆電力調整信号e1を出力する電力方向継電器
で、この電力方向継電器は、時刻T1で逆電流が
流れてから時刻T3で逆電力が消滅するまでの間
第5図Aに示すような矩形波状の検出信号e1を出
力する。602は電力方向継電器601の出力を
入力として、逆電力が消滅したことを検出する逆
電力消滅検出回路で、この検出回路は例えばモノ
マルチバイブレータからなり、第5図Bに示すよ
うに電力方向継電器601の出力信号e1の立下
りで一定幅のパルス状の逆電力消滅検出信号
e2′を出力する。この検出信号e2′は遅延回路60
3に入力され、遅延回路603は逆電力が消滅し
た時刻T3から一定時間遅れた時刻T4において逆
電力消滅検出信号e2を出力する。
る。同図において601は調整変圧器11に2次
側から逆電力が流れ込んだときに論理値が「1」
の逆電力調整信号e1を出力する電力方向継電器
で、この電力方向継電器は、時刻T1で逆電流が
流れてから時刻T3で逆電力が消滅するまでの間
第5図Aに示すような矩形波状の検出信号e1を出
力する。602は電力方向継電器601の出力を
入力として、逆電力が消滅したことを検出する逆
電力消滅検出回路で、この検出回路は例えばモノ
マルチバイブレータからなり、第5図Bに示すよ
うに電力方向継電器601の出力信号e1の立下
りで一定幅のパルス状の逆電力消滅検出信号
e2′を出力する。この検出信号e2′は遅延回路60
3に入力され、遅延回路603は逆電力が消滅し
た時刻T3から一定時間遅れた時刻T4において逆
電力消滅検出信号e2を出力する。
第4図においてA00,A11〜A16,A21〜A26及び
A30〜A36は2入力アンド回路、OR0〜OR6はオア
回路、FF0〜FF6はフリツプフロツプ回路、An1
〜An6はトランジスタからなる増幅器、P1〜P6は
直流電源EとパルストランスPtとからなつていて
増幅器An1〜An6にそれぞれ「1」の信号が入力
されたときにパルス状の点弧信号eg1及びeg2を同
時に出力するパルス出力回路、F1〜F6は全波整
流器Rec3と抵抗R2とコンデンサC2とからなる直
流化用およびノイズ除去用のフイルタ回路であ
り、これらによりサイリスタスイツチS1〜S6をオ
ンオフ制御する回路が構成されている。更に詳細
に述べると、アンド回路A00,A11〜A12及びA21
〜A26のそれぞれの一方の入力端子には、信号源
回路606から連続して得られる約3kHzの矩形
波からなる信号e3が入力され、アンド回路A00の
出力はオア回路OR0を通して増幅器An1に入力さ
れている。アンド回路A00の他方の入力端子には
フリツプフロツプ回路FF0の出力が入力され、
FF0のセツト端子には電力方向継電器601から
得られる逆電力検出信号e1が入力されている。し
たがつて逆電力検出信号e1が発生してフリツプフ
ロツプ回路FF0がセツトされるとアンド回路A00
が「1」の信号を出力してこの信号がオア回路
OR0を通して増幅器An1に入力され、これにより
パルス出力回路P1から点弧信号eg1及びeg2が出力
される。これらの信号はフイルタ回路F1を通し
て直流化されて素通しのタツプt1に接続されたサ
イリスタスイツチS1のサイリスタSCR1及びSCR2
のゲートにそれぞれ供給される。この状態でしや
断器5が投入されると線路電圧の正負の半サイク
ルにおいてサイリスタSCR1,SCR2が交互に導通
し、1次側の線路を素通しタツプt1に接続する。
A30〜A36は2入力アンド回路、OR0〜OR6はオア
回路、FF0〜FF6はフリツプフロツプ回路、An1
〜An6はトランジスタからなる増幅器、P1〜P6は
直流電源EとパルストランスPtとからなつていて
増幅器An1〜An6にそれぞれ「1」の信号が入力
されたときにパルス状の点弧信号eg1及びeg2を同
時に出力するパルス出力回路、F1〜F6は全波整
流器Rec3と抵抗R2とコンデンサC2とからなる直
流化用およびノイズ除去用のフイルタ回路であ
り、これらによりサイリスタスイツチS1〜S6をオ
ンオフ制御する回路が構成されている。更に詳細
に述べると、アンド回路A00,A11〜A12及びA21
〜A26のそれぞれの一方の入力端子には、信号源
回路606から連続して得られる約3kHzの矩形
波からなる信号e3が入力され、アンド回路A00の
出力はオア回路OR0を通して増幅器An1に入力さ
れている。アンド回路A00の他方の入力端子には
フリツプフロツプ回路FF0の出力が入力され、
FF0のセツト端子には電力方向継電器601から
得られる逆電力検出信号e1が入力されている。し
たがつて逆電力検出信号e1が発生してフリツプフ
ロツプ回路FF0がセツトされるとアンド回路A00
が「1」の信号を出力してこの信号がオア回路
OR0を通して増幅器An1に入力され、これにより
パルス出力回路P1から点弧信号eg1及びeg2が出力
される。これらの信号はフイルタ回路F1を通し
て直流化されて素通しのタツプt1に接続されたサ
イリスタスイツチS1のサイリスタSCR1及びSCR2
のゲートにそれぞれ供給される。この状態でしや
断器5が投入されると線路電圧の正負の半サイク
ルにおいてサイリスタSCR1,SCR2が交互に導通
し、1次側の線路を素通しタツプt1に接続する。
アンド回路A11〜A16の他方の入力端子にはそ
れぞれ、電圧調整継電器607により制御される
タツプ切換指令信号発生回路の出力v1〜v6が入力
されている。タツプ切換指令信号発生回路608
は例えば可逆2進カウンタ608aとデコーダ6
08bとからなり、電圧調整継電器607からの
信号に応じてタツプt1〜t6をそれぞれ選択するこ
とを指令する信号v1〜v6のいずれかを出力する。
アンド回路A11〜A16の出力はそれぞれフリツプ
フロツプ回路FF1〜FF6のセツト端子に入力され、
フリツプフロツプ回路FF1〜FF6の出力はアンド
回路A21〜A26の一方の入力端子に入力されてい
る。アンド回路A21の出力はオア回路OR0を介し
て前記増幅器An1に入力され、またアンド回路
A22〜A26の出力は増幅器An2〜An6にそれぞれ入
力されている。増幅器An2〜An6の出力はそれぞ
れパルス出力回路P2〜P6及びフイルタ回路2〜F6
を介してタツプt2〜t6を選択するサイリスタスイ
ツチS2〜S6のサイリスタに供給されている。また
オア回路OR0の出力がアンド回路A31の一方の入
力端子に供給され、アンド回路A22〜A26の出力
がそれぞれアンド回路A32〜A36の一方の入力端
子に供給されている。アンド回路A31〜A36の他
方の入力端子にはそれぞれタツプ電流検出回路6
09から得られるタツプ電流検出信号u1〜u6が入
力されている。タツプ電流検出回路609は、タ
ツプt1〜t6に対してそれぞれ設けられた補助変流
器CT1〜CT6の出力をそれぞれ整流器Rec2で整流
して定電圧ダイオードZDで定電圧化した信号
u1′〜u6′を入力してタツプt1〜t6にそれぞれ対応す
る出力端子にタツプ電流検出信号u1〜u6を出力す
るもので、いずれかのタツプが選択されてそのタ
ツプを通して電流が流れると、タツプ電流検出回
路609からその選択されたタツプに対応するタ
ツプ電流検出信号が出力されるようになつてい
る。これらのタツプ電流検出信号u1〜u6のうち、
素通しタツプt1に電流が流れたことを検出する信
号u1は、アンド回路A30の一方の入力端子にも供
給され、アンド回路A30の他方の入力端子にはア
ンド回路A00の出力が供給されている。またアン
ド回路30の出力はオア回路OR2〜OR6に入力さ
れ、アンド回路A31の出力はオア回路OR2に入力
されている。アンド回路A32の出力はオア回路
OR1及びOR3に入力され、アンド回路A33の出力
はオア回路OR2及びOR4に入力されている。更に
アンド回路A34の出力がオア回路OR3及びOR5に、
アンド回路A35の出力がオア回路OR4及びOR6に
それぞれ入力され、アンド回路A36の出力がオア
回路ORに入力されている。オア回路OR1〜OR6
の出力はそれぞれフリツプフロツプ回路FF1〜
FF6のリセツト端子に供給され、オオア回路OR1
〜OR6からそれぞれ「1」の状態の信号が出力さ
れるとフリツプフロツプ回路FF1〜FF6の出力が
「0」になつてアンド回路A21〜A26の出力が
「0」になるようになつている。第1図に示した
スイツチ10の投入時に制御回路をリセツトする
ため、電源投入リセツト回路610が設けられ、
この回路から得られるリセツト信号erが、オア回
路ORxを介してタツプ切換指令信号発生回路60
8のリセツト端子に供給されるとともに、オア回
路ORyを介してフリツプフロツプ回路FF0のリセ
ツト端子に供給されている。このリセツト信号er
はまたオア回路OR1〜OR6の一方の入力端子にそ
れぞれ入力されている。また遅延回路603から
得られる逆電力消滅検出信号e2がオア回路ORyを
介してフリツプフロツプ回路FF0のリセツト端子
に入力され、逆電力消滅検出回路602から得ら
れる検出信号e2′がオア回路ORxを介してタツプ
切換指令信号発生回路608のリセツト端子に供
給されている。尚アンド回路A00,A11〜A16…
A31〜A36、オア回路OR0〜OR6、フリツプフロツ
プ回路FF0〜FF6等の制御回路の各部を動作させ
る電力は、スイツチ10を介して制御電源用変圧
器8の出力が入力される定電圧電源回路により与
えられるようになつている。
れぞれ、電圧調整継電器607により制御される
タツプ切換指令信号発生回路の出力v1〜v6が入力
されている。タツプ切換指令信号発生回路608
は例えば可逆2進カウンタ608aとデコーダ6
08bとからなり、電圧調整継電器607からの
信号に応じてタツプt1〜t6をそれぞれ選択するこ
とを指令する信号v1〜v6のいずれかを出力する。
アンド回路A11〜A16の出力はそれぞれフリツプ
フロツプ回路FF1〜FF6のセツト端子に入力され、
フリツプフロツプ回路FF1〜FF6の出力はアンド
回路A21〜A26の一方の入力端子に入力されてい
る。アンド回路A21の出力はオア回路OR0を介し
て前記増幅器An1に入力され、またアンド回路
A22〜A26の出力は増幅器An2〜An6にそれぞれ入
力されている。増幅器An2〜An6の出力はそれぞ
れパルス出力回路P2〜P6及びフイルタ回路2〜F6
を介してタツプt2〜t6を選択するサイリスタスイ
ツチS2〜S6のサイリスタに供給されている。また
オア回路OR0の出力がアンド回路A31の一方の入
力端子に供給され、アンド回路A22〜A26の出力
がそれぞれアンド回路A32〜A36の一方の入力端
子に供給されている。アンド回路A31〜A36の他
方の入力端子にはそれぞれタツプ電流検出回路6
09から得られるタツプ電流検出信号u1〜u6が入
力されている。タツプ電流検出回路609は、タ
ツプt1〜t6に対してそれぞれ設けられた補助変流
器CT1〜CT6の出力をそれぞれ整流器Rec2で整流
して定電圧ダイオードZDで定電圧化した信号
u1′〜u6′を入力してタツプt1〜t6にそれぞれ対応す
る出力端子にタツプ電流検出信号u1〜u6を出力す
るもので、いずれかのタツプが選択されてそのタ
ツプを通して電流が流れると、タツプ電流検出回
路609からその選択されたタツプに対応するタ
ツプ電流検出信号が出力されるようになつてい
る。これらのタツプ電流検出信号u1〜u6のうち、
素通しタツプt1に電流が流れたことを検出する信
号u1は、アンド回路A30の一方の入力端子にも供
給され、アンド回路A30の他方の入力端子にはア
ンド回路A00の出力が供給されている。またアン
ド回路30の出力はオア回路OR2〜OR6に入力さ
れ、アンド回路A31の出力はオア回路OR2に入力
されている。アンド回路A32の出力はオア回路
OR1及びOR3に入力され、アンド回路A33の出力
はオア回路OR2及びOR4に入力されている。更に
アンド回路A34の出力がオア回路OR3及びOR5に、
アンド回路A35の出力がオア回路OR4及びOR6に
それぞれ入力され、アンド回路A36の出力がオア
回路ORに入力されている。オア回路OR1〜OR6
の出力はそれぞれフリツプフロツプ回路FF1〜
FF6のリセツト端子に供給され、オオア回路OR1
〜OR6からそれぞれ「1」の状態の信号が出力さ
れるとフリツプフロツプ回路FF1〜FF6の出力が
「0」になつてアンド回路A21〜A26の出力が
「0」になるようになつている。第1図に示した
スイツチ10の投入時に制御回路をリセツトする
ため、電源投入リセツト回路610が設けられ、
この回路から得られるリセツト信号erが、オア回
路ORxを介してタツプ切換指令信号発生回路60
8のリセツト端子に供給されるとともに、オア回
路ORyを介してフリツプフロツプ回路FF0のリセ
ツト端子に供給されている。このリセツト信号er
はまたオア回路OR1〜OR6の一方の入力端子にそ
れぞれ入力されている。また遅延回路603から
得られる逆電力消滅検出信号e2がオア回路ORyを
介してフリツプフロツプ回路FF0のリセツト端子
に入力され、逆電力消滅検出回路602から得ら
れる検出信号e2′がオア回路ORxを介してタツプ
切換指令信号発生回路608のリセツト端子に供
給されている。尚アンド回路A00,A11〜A16…
A31〜A36、オア回路OR0〜OR6、フリツプフロツ
プ回路FF0〜FF6等の制御回路の各部を動作させ
る電力は、スイツチ10を介して制御電源用変圧
器8の出力が入力される定電圧電源回路により与
えられるようになつている。
また第4図には図示してないが、過電流が検出
されたときにしや断器5の主接点51A及び51
Bを開くように制御する回路が設けられ、線路に
事故が生じた際に該事故が他の機器に波及するの
を防止することができるようになつている。
されたときにしや断器5の主接点51A及び51
Bを開くように制御する回路が設けられ、線路に
事故が生じた際に該事故が他の機器に波及するの
を防止することができるようになつている。
次に上記実施例の動作を説明する。通電開始時
に第1図に示した制御電源スイツチ10を閉じる
と、電源投入リセツト回路610からリセツト信
号erが出力され、このリセツト信号によりタツプ
切換指令信号発生回路608、及びフリツプフロ
ツプ回路FF0〜FF6がリセツトされる。このとき
タツプ切換指令信号発生回路608は素通しタツ
プt1を選択することを指令する信号v1を出力し、
信号源回路606からの信号e3と、前記信号v1と
でアンド回路A11のアンドを成立させてフリツプ
フロツプ回路FF1をセツトする。このときアンド
回路A21が「1」の信号を出力し、この信号がオ
ア回路OR0を通して増幅器An1に入力される。こ
れにより素通しタツプt1のサイリスタスイツチS1
のサイリスタSCR1,SCR2に点弧信号eg1,eg2が
与えられ、サイリスタスイツチS1の導通の準備が
完了する。一方制御電源スイツチ10の投入が図
示しない検出回路により検出され、この検出回路
の検出信号によりしや断器5の投入回路が働いて
電源スイツチ10の投入後一定時間遅れてしや断
器5が閉じる。このしや断器5が閉じる時点では
前述の動作により既にサイリスタスイツチS1の各
サイリスタ点弧信号が与えられているため、サイ
リスタスイツチS1は直ちに導通する。したがつて
サイリスタスイツチS2〜S6には線路電圧が印加さ
れることがなく、タツプ間電圧に略相当する僅か
な電圧が印加されるだけである。
に第1図に示した制御電源スイツチ10を閉じる
と、電源投入リセツト回路610からリセツト信
号erが出力され、このリセツト信号によりタツプ
切換指令信号発生回路608、及びフリツプフロ
ツプ回路FF0〜FF6がリセツトされる。このとき
タツプ切換指令信号発生回路608は素通しタツ
プt1を選択することを指令する信号v1を出力し、
信号源回路606からの信号e3と、前記信号v1と
でアンド回路A11のアンドを成立させてフリツプ
フロツプ回路FF1をセツトする。このときアンド
回路A21が「1」の信号を出力し、この信号がオ
ア回路OR0を通して増幅器An1に入力される。こ
れにより素通しタツプt1のサイリスタスイツチS1
のサイリスタSCR1,SCR2に点弧信号eg1,eg2が
与えられ、サイリスタスイツチS1の導通の準備が
完了する。一方制御電源スイツチ10の投入が図
示しない検出回路により検出され、この検出回路
の検出信号によりしや断器5の投入回路が働いて
電源スイツチ10の投入後一定時間遅れてしや断
器5が閉じる。このしや断器5が閉じる時点では
前述の動作により既にサイリスタスイツチS1の各
サイリスタ点弧信号が与えられているため、サイ
リスタスイツチS1は直ちに導通する。したがつて
サイリスタスイツチS2〜S6には線路電圧が印加さ
れることがなく、タツプ間電圧に略相当する僅か
な電圧が印加されるだけである。
上記のようにして素通しタツプ選択されて通電
が開始された後、負荷の増大により負荷側の線路
電圧が低下した場合には、電圧調整継電器607
の動作に応じて、タツプ切換指令信号発生回路6
08から昇圧タツプt2〜t6を選択することを指令
する指令信号v2〜v6のいずれかが出力され、昇圧
タツプt2〜t6のいずれかに接続されたサイリスタ
スイツチに点弧信号が与えられる。点弧信号が与
えられたサイリスタスイツチが導通してそのサイ
リスタスイツチが接続されたタツプに電流が流れ
たことが補助変流器CT1〜CT6のいずれかにより
確認されると、タツプ電流検出回路609から新
たに選択されたタツプに対応するタツプ電流検出
信号が出力され、この信号により先に選択されて
いたタツプのサイリスタスイツチに与えられる点
弧信号が消滅する。これにより先に選択されてい
たタツプのサイリスタスイツチが遮断状態にな
り、タツプの切換えが完了する。例えば素通し上
記t1を選択している状態で、タツプ切換指令信号
発生回路608からタツプt2に切換えるべき旨の
信号v2が出力されると、アンド回路A12のアンド
が成立するためフリツプフロツプ回路FF2がセツ
トされアンド回路A22のアンドが成立する。した
がつて増幅器An2に信号「1」が与えられ、タツ
プt2のサイリスタスイツチS2に点弧信号が与えら
れてこのサイリスタスイツチS2が導通する。サイ
リスタスイツチS2が導通するとタツプt2を通して
電流が流れるためタツプ電流検出回路609から
検出信号u2が出力され、アンド回路A32のアンド
が成立する。このアンド回路A32の出力信号
「1」はオア回路OR1及びOR3を介して隣接のタ
ツプt1及びt3に対応するフリツプフロツプ回路
FF1及びFF3のリセツト端子に供給される。フリ
ツプフロツプ回路FF1がリセツトされることによ
りアンド回路A21の出力信号が「0」になり、増
幅器An1の入力が「0」になる。したがつてサイ
リスタスイツチS1への点弧信号の供給が停止さ
れ、サイリスタスイツチS1は各サイリスタのアノ
ードの電位がカソードに対して負になつた時点で
遮断状態になる。
が開始された後、負荷の増大により負荷側の線路
電圧が低下した場合には、電圧調整継電器607
の動作に応じて、タツプ切換指令信号発生回路6
08から昇圧タツプt2〜t6を選択することを指令
する指令信号v2〜v6のいずれかが出力され、昇圧
タツプt2〜t6のいずれかに接続されたサイリスタ
スイツチに点弧信号が与えられる。点弧信号が与
えられたサイリスタスイツチが導通してそのサイ
リスタスイツチが接続されたタツプに電流が流れ
たことが補助変流器CT1〜CT6のいずれかにより
確認されると、タツプ電流検出回路609から新
たに選択されたタツプに対応するタツプ電流検出
信号が出力され、この信号により先に選択されて
いたタツプのサイリスタスイツチに与えられる点
弧信号が消滅する。これにより先に選択されてい
たタツプのサイリスタスイツチが遮断状態にな
り、タツプの切換えが完了する。例えば素通し上
記t1を選択している状態で、タツプ切換指令信号
発生回路608からタツプt2に切換えるべき旨の
信号v2が出力されると、アンド回路A12のアンド
が成立するためフリツプフロツプ回路FF2がセツ
トされアンド回路A22のアンドが成立する。した
がつて増幅器An2に信号「1」が与えられ、タツ
プt2のサイリスタスイツチS2に点弧信号が与えら
れてこのサイリスタスイツチS2が導通する。サイ
リスタスイツチS2が導通するとタツプt2を通して
電流が流れるためタツプ電流検出回路609から
検出信号u2が出力され、アンド回路A32のアンド
が成立する。このアンド回路A32の出力信号
「1」はオア回路OR1及びOR3を介して隣接のタ
ツプt1及びt3に対応するフリツプフロツプ回路
FF1及びFF3のリセツト端子に供給される。フリ
ツプフロツプ回路FF1がリセツトされることによ
りアンド回路A21の出力信号が「0」になり、増
幅器An1の入力が「0」になる。したがつてサイ
リスタスイツチS1への点弧信号の供給が停止さ
れ、サイリスタスイツチS1は各サイリスタのアノ
ードの電位がカソードに対して負になつた時点で
遮断状態になる。
上記実施例のように、電源投入の際に先ず素通
しタツプのサイリスタスイツチに継続器に点弧信
号を与えてからしや断器を投入するようにすれ
ば、しや断器の投入と同時に素通しタツプのサイ
リスタスイツチが必ず導通し、他のタツプのサイ
リスタスイツチに回路電圧が印加されることがな
いので、耐圧が高いサイリスタを用いる必要がな
く、各サイリスタスイツチの価格を安くすること
ができる。尚第4図には図示してないが、過電流
が検出されたときにも先ず無条件で素通しタツプ
のサイリスタスイツチを導通させてから、必要な
場合(例えば電流が直ちにしや断すべき程度に過
大な場合)にしや断器5を開くように構成してあ
る。したがつて電流容量の大きいサイリスタを用
いるのは素通しタツプに接続されたタツプサイリ
スタスイツチのみでよく、素通しタツプに接続さ
れたサイリスタスイツチのサイリスタも過電流が
生じてからしや断器が開くまでの僅かな時間過電
流に耐えるものであればよい。
しタツプのサイリスタスイツチに継続器に点弧信
号を与えてからしや断器を投入するようにすれ
ば、しや断器の投入と同時に素通しタツプのサイ
リスタスイツチが必ず導通し、他のタツプのサイ
リスタスイツチに回路電圧が印加されることがな
いので、耐圧が高いサイリスタを用いる必要がな
く、各サイリスタスイツチの価格を安くすること
ができる。尚第4図には図示してないが、過電流
が検出されたときにも先ず無条件で素通しタツプ
のサイリスタスイツチを導通させてから、必要な
場合(例えば電流が直ちにしや断すべき程度に過
大な場合)にしや断器5を開くように構成してあ
る。したがつて電流容量の大きいサイリスタを用
いるのは素通しタツプに接続されたタツプサイリ
スタスイツチのみでよく、素通しタツプに接続さ
れたサイリスタスイツチのサイリスタも過電流が
生じてからしや断器が開くまでの僅かな時間過電
流に耐えるものであればよい。
次に、調整変圧器11に2次側の線路から逆電
力が流れ、該調整変圧器が逆励磁された場合の動
作を説明する。今時刻T1において逆励磁が生じ
たとすると、第5図Aに示すように電力方向継電
器601が逆電力検出信号e1を発生する。この信
号e1はフリツプフロツプ回路FF0のセツト端子に
供給されるためフリツプフロツプ回路FF0からア
ンド回路A00に論理値「1」(高レベル)の信号
が供給される。したがつてアンド回路A00のアン
ドが成立し、オア回路OR0を通して増幅器An1に
信号が入力される。これにより素通しタツプt1の
サイリスタスイツチS1のサイリスタSCR1,SCR2
に点弧信号が供給される。第5図Eに示すように
素通しタツプのサイリスタスイツチS1が導通して
素通しタツプt1に電流I1が流れると、タツプ電流
検出回路609から素通しタツプt1に電流が流れ
たことを示す検出信号u1が発生し、アンド回路
A00から「1」の信号が与えらているアンド回路
A30のアンドが成立する。これによりオア回路
OR2〜OR6を通してフリツプフロツプ回路FF2〜
FF6にリセツト信号が与えられ、素通しタツプ以
外のタツプのサイリスタスイツチには点弧信号が
与えられない状態になる。このとき先に通電して
いたタツプのサイリスタスイツチでは、該サイリ
スタスイツチを構成する2つのサイリスタのう
ち、アノードカソード間に順方向電圧が印加され
ている一方のサイリスタが導通状態にある。該一
方のサイリスタは時刻T2でそのアノードカソー
ド間電圧の極性が反転したときに遮断状態にな
る。このとき他方のサイリスタのアノードカソー
ド間に順方向電圧が印加されるが、この他方のサ
イリスタへの点弧信号の供給は既に停止されてい
るので、該サイリスタが導通することはない。し
たがつて先に通電していたタツプのサイリスタス
イツチは時刻T2で遮断し、該タツプを通して流
れていた電流Ioは時刻T2で零になる(第5図D参
照)。時刻T1で逆励磁が検出されてから、時刻T2
で先に通電していたタツプのサイリスタスイツチ
が遮断するまでの時間ΔT(タツプの切換えに要
する時間)は、電源周波数の約1/2サイクルに相
当する時間である。尚素通しタツプt1で通電中に
逆励磁が検出された場合には、そのまま素通しタ
ツプに固定される。
力が流れ、該調整変圧器が逆励磁された場合の動
作を説明する。今時刻T1において逆励磁が生じ
たとすると、第5図Aに示すように電力方向継電
器601が逆電力検出信号e1を発生する。この信
号e1はフリツプフロツプ回路FF0のセツト端子に
供給されるためフリツプフロツプ回路FF0からア
ンド回路A00に論理値「1」(高レベル)の信号
が供給される。したがつてアンド回路A00のアン
ドが成立し、オア回路OR0を通して増幅器An1に
信号が入力される。これにより素通しタツプt1の
サイリスタスイツチS1のサイリスタSCR1,SCR2
に点弧信号が供給される。第5図Eに示すように
素通しタツプのサイリスタスイツチS1が導通して
素通しタツプt1に電流I1が流れると、タツプ電流
検出回路609から素通しタツプt1に電流が流れ
たことを示す検出信号u1が発生し、アンド回路
A00から「1」の信号が与えらているアンド回路
A30のアンドが成立する。これによりオア回路
OR2〜OR6を通してフリツプフロツプ回路FF2〜
FF6にリセツト信号が与えられ、素通しタツプ以
外のタツプのサイリスタスイツチには点弧信号が
与えられない状態になる。このとき先に通電して
いたタツプのサイリスタスイツチでは、該サイリ
スタスイツチを構成する2つのサイリスタのう
ち、アノードカソード間に順方向電圧が印加され
ている一方のサイリスタが導通状態にある。該一
方のサイリスタは時刻T2でそのアノードカソー
ド間電圧の極性が反転したときに遮断状態にな
る。このとき他方のサイリスタのアノードカソー
ド間に順方向電圧が印加されるが、この他方のサ
イリスタへの点弧信号の供給は既に停止されてい
るので、該サイリスタが導通することはない。し
たがつて先に通電していたタツプのサイリスタス
イツチは時刻T2で遮断し、該タツプを通して流
れていた電流Ioは時刻T2で零になる(第5図D参
照)。時刻T1で逆励磁が検出されてから、時刻T2
で先に通電していたタツプのサイリスタスイツチ
が遮断するまでの時間ΔT(タツプの切換えに要
する時間)は、電源周波数の約1/2サイクルに相
当する時間である。尚素通しタツプt1で通電中に
逆励磁が検出された場合には、そのまま素通しタ
ツプに固定される。
次に時刻T3において逆励磁状態が消滅すると、
第5図Bに示すように逆電力消滅検出回路602
が逆電力検出信号e1の立下りを検出して逆電力消
滅検出信号e2′を出力する。この信号e2′はオア回
路ORxを介してタツプ切換指令信号発生回路60
8のリセツト端子に供給されるため、タツプ切換
指令信号発生回路608は時刻T3において逆電
力が消滅すると同時にリセツトされる。次いで時
刻T3から一定時間遅れた時刻T4になると、遅延
回路603から検出信号e2が発生し、この検出信
号e2はオア回路ORyを介してフリツプフロツプ回
路FF0にリセツト信号として供給される。これに
よりアンド回路A00のアンドが成立しなくなり、
アンド回路A30のアンドも成立しなくなるため、
素通しタツプに固定された状態が解除され、素通
しタツプt1で通電している状態から通常の運転状
態に入る。
第5図Bに示すように逆電力消滅検出回路602
が逆電力検出信号e1の立下りを検出して逆電力消
滅検出信号e2′を出力する。この信号e2′はオア回
路ORxを介してタツプ切換指令信号発生回路60
8のリセツト端子に供給されるため、タツプ切換
指令信号発生回路608は時刻T3において逆電
力が消滅すると同時にリセツトされる。次いで時
刻T3から一定時間遅れた時刻T4になると、遅延
回路603から検出信号e2が発生し、この検出信
号e2はオア回路ORyを介してフリツプフロツプ回
路FF0にリセツト信号として供給される。これに
よりアンド回路A00のアンドが成立しなくなり、
アンド回路A30のアンドも成立しなくなるため、
素通しタツプに固定された状態が解除され、素通
しタツプt1で通電している状態から通常の運転状
態に入る。
上記実施例において遅延回路603を設けたの
は、逆励磁が消滅した場合に直ちにフリツプフロ
ツプ回路FF0をリセツトしてしまうと素通しタツ
プt1での通電がしや断して停電状態になる虞れが
あるからである。上記実施例のように、逆電力が
消滅したときにタツプ切換指令信号発生回路60
8を先にリセツトすることにより素通しタツプt1
を選択する指令信号を発生する初期状態にしてフ
リツプフロツプ回路FF1をセツトしておけば、通
電を確実に継続させることができる。
は、逆励磁が消滅した場合に直ちにフリツプフロ
ツプ回路FF0をリセツトしてしまうと素通しタツ
プt1での通電がしや断して停電状態になる虞れが
あるからである。上記実施例のように、逆電力が
消滅したときにタツプ切換指令信号発生回路60
8を先にリセツトすることにより素通しタツプt1
を選択する指令信号を発生する初期状態にしてフ
リツプフロツプ回路FF1をセツトしておけば、通
電を確実に継続させることができる。
第6図は本発明で用いる制御回路の他の構成例
を示したもので、この例では、逆電力消滅検出回
路602、遅延回路603及びオア回路ORyが省
略され、電力方向継電器601からオア回路ORx
を通して逆電力の発生期間中継続的にタツプ切換
指令信号発生回路608にリセツト信号が供給さ
れるようになつている。その他の構成は第4図に
示した例と同様であり、第4図の例と同様の動作
を行なう。
を示したもので、この例では、逆電力消滅検出回
路602、遅延回路603及びオア回路ORyが省
略され、電力方向継電器601からオア回路ORx
を通して逆電力の発生期間中継続的にタツプ切換
指令信号発生回路608にリセツト信号が供給さ
れるようになつている。その他の構成は第4図に
示した例と同様であり、第4図の例と同様の動作
を行なう。
尚上記の説明では単相回路を例にとつたが、2
台の調整変圧器をV結線するかまたは3台の調整
変圧器を3相結線することにより構成される3相
用の自動電圧調整装置にも全く同様に本発明を適
用できる。
台の調整変圧器をV結線するかまたは3台の調整
変圧器を3相結線することにより構成される3相
用の自動電圧調整装置にも全く同様に本発明を適
用できる。
第3図において、各サイリスタSCR1,SCR2
は、それぞれ単一のサイリスタとして図示してあ
るが、サイリスタスイツチの電流容量を大きくし
たり耐電圧を高めたりするために、サイリスタ
SCR1及びSCR2のそれぞれ並列または直列に接続
された複数のサイリスタで置き換えることがある
のは勿論である。
は、それぞれ単一のサイリスタとして図示してあ
るが、サイリスタスイツチの電流容量を大きくし
たり耐電圧を高めたりするために、サイリスタ
SCR1及びSCR2のそれぞれ並列または直列に接続
された複数のサイリスタで置き換えることがある
のは勿論である。
上記実施例においては、しや断器5を設けてい
るが、過電流時に必ず素通しタツプに切換えるよ
うにして素通しタツプのサイリスタスイツチを過
電流に耐えるサイリスタにより構成した場合に
は、このしや断器5を省略することができる。
るが、過電流時に必ず素通しタツプに切換えるよ
うにして素通しタツプのサイリスタスイツチを過
電流に耐えるサイリスタにより構成した場合に
は、このしや断器5を省略することができる。
以上のように、本発明によれば、電力方向継電
器と、該継電器から得られる信号により動作する
制御装置とを設けて、調整変圧器が逆励磁された
ときに逆励磁が消滅するまでの間素通しタツプに
固定するようにしたので、逆励磁状態にあるとき
に調整変圧器の1次側の線路に接続された負荷の
電圧が不足するのを防ぐことができる。また逆励
磁が消滅した際には、素通しタツプに固定する制
御動作を解除して素通しタツプを選択した状態か
ら正規の通電状態に復帰させるようにしたので、
復帰の際に停電を生じることがなく、しかも調整
変圧器の2次側の線路に接続された負荷に過大な
電圧が加わることもない。
器と、該継電器から得られる信号により動作する
制御装置とを設けて、調整変圧器が逆励磁された
ときに逆励磁が消滅するまでの間素通しタツプに
固定するようにしたので、逆励磁状態にあるとき
に調整変圧器の1次側の線路に接続された負荷の
電圧が不足するのを防ぐことができる。また逆励
磁が消滅した際には、素通しタツプに固定する制
御動作を解除して素通しタツプを選択した状態か
ら正規の通電状態に復帰させるようにしたので、
復帰の際に停電を生じることがなく、しかも調整
変圧器の2次側の線路に接続された負荷に過大な
電圧が加わることもない。
第1図は本発明の一実施例の全体的構成を概略
的に示した単線結線図、第2図は本発明の一実施
例の要部を示す接続図、第3図はサイリスタスイ
ツチの構成図、第4図は本発明で用いる制御装置
の一構成例を示す接続図、第5図A乃至Eは逆励
磁状態が生じた際の動作を示す線図、第6図は本
発明で用いる制御装置の他の構成例を示す接続図
である。 1……変電所、2……負荷、3……自動電圧調
整器、4……線路、6……制御装置、601……
電力方向継電器、602……逆電力消滅検出回
路、603……遅延回路、608……タツプ切換
指令信号発生回路。
的に示した単線結線図、第2図は本発明の一実施
例の要部を示す接続図、第3図はサイリスタスイ
ツチの構成図、第4図は本発明で用いる制御装置
の一構成例を示す接続図、第5図A乃至Eは逆励
磁状態が生じた際の動作を示す線図、第6図は本
発明で用いる制御装置の他の構成例を示す接続図
である。 1……変電所、2……負荷、3……自動電圧調
整器、4……線路、6……制御装置、601……
電力方向継電器、602……逆電力消滅検出回
路、603……遅延回路、608……タツプ切換
指令信号発生回路。
Claims (1)
- 【特許請求の範囲】 1 線路に接続される調整変圧器と、前記調整変
圧器の各タツプに接続されたタツプ選択用のサイ
リスタスイツチとを備えた静止形自動電圧調整器
において、 前記調整変圧器11よりも電源側の回路に挿入
されたしや断器5と、 前記調整変圧器11に2次側から逆流する逆電
力を検出する電力方向継電器601と、 前記調整変圧器11の1次側と2次側とが直結
されて電圧変換されないタツプt1に接続されたサ
イリスタスイツチS1に継続的に点弧信号を与えて
から前記しや断器5を投入し、前記電力方向継電
器601により逆電力が検出されたときには前記
タツプ選択用サイリスタスイツチのうち1次側と
2次側とが直結されて電圧変換されないタツプt1
に接続されたサイリスタスイツチS1のみを導通さ
せて前記1次側と2次側とが直結されて電圧変換
されないタツプt1に固定する制御動作を行い、逆
電力が消滅したときには1次側と2次側とが直結
されて電圧変換されないタツプt1に固定する制御
動作を解除する制御装置6とを具備したことを特
徴とする静止形自動電圧調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15754881A JPH0235326B2 (ja) | 1981-10-05 | 1981-10-05 | Seishigatajidodenatsuchoseisochi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15754881A JPH0235326B2 (ja) | 1981-10-05 | 1981-10-05 | Seishigatajidodenatsuchoseisochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858615A JPS5858615A (ja) | 1983-04-07 |
| JPH0235326B2 true JPH0235326B2 (ja) | 1990-08-09 |
Family
ID=15652081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15754881A Expired - Lifetime JPH0235326B2 (ja) | 1981-10-05 | 1981-10-05 | Seishigatajidodenatsuchoseisochi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235326B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9459015B2 (en) | 2005-05-06 | 2016-10-04 | John Chris Karamanos | HVAC system and zone control unit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133814U (ja) * | 1985-02-06 | 1986-08-21 |
-
1981
- 1981-10-05 JP JP15754881A patent/JPH0235326B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9459015B2 (en) | 2005-05-06 | 2016-10-04 | John Chris Karamanos | HVAC system and zone control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5858615A (ja) | 1983-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315533A (en) | Back-up uninterruptible power system | |
| KR940002919B1 (ko) | 전력변환기의 제어장치 | |
| JPH04207986A (ja) | インバータ装置 | |
| US4594634A (en) | High-voltage direct-current supply with over-current protection | |
| JP3428242B2 (ja) | 無停電電源装置 | |
| US3999078A (en) | Interruption free inverter power supply | |
| JPH08196040A (ja) | 分散型電源システム | |
| US3372326A (en) | High efficiency low iron ac-to-regulated dc converter | |
| JPH0235326B2 (ja) | Seishigatajidodenatsuchoseisochi | |
| JPH05146092A (ja) | 複数台待機冗長運転方式無停電電源装置の充電制御回路 | |
| JPH0322829A (ja) | 分散形発電システム | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| US3967183A (en) | Self-commutating inverter with controlled main valves in a center-tap circuit | |
| JPH0235325B2 (ja) | Seishigatajidodenatsuchoseisochi | |
| JPH0235323B2 (ja) | ||
| JPH0235324B2 (ja) | Seishigatajidodenatsuchoseisochi | |
| US4476521A (en) | Perin rectifier apparatus | |
| JPH1066349A (ja) | 電源装置 | |
| EP4625759A1 (en) | Uninterruptible power source and method for suppressing interference in an uninterruptible power source | |
| JPS633132Y2 (ja) | ||
| US1966810A (en) | Electric current rectifying system | |
| JPS6347071B2 (ja) | ||
| JPS6147052B2 (ja) | ||
| JPS6364139B2 (ja) | ||
| JPH0261043B2 (ja) |