JPH0235455B2 - - Google Patents
Info
- Publication number
- JPH0235455B2 JPH0235455B2 JP53139696A JP13969678A JPH0235455B2 JP H0235455 B2 JPH0235455 B2 JP H0235455B2 JP 53139696 A JP53139696 A JP 53139696A JP 13969678 A JP13969678 A JP 13969678A JP H0235455 B2 JPH0235455 B2 JP H0235455B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- defects
- thickness
- secondary defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、シリコンウエハ等の半導体基体に半
導体素子を形成するようにした半導体装置の製造
方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element is formed on a semiconductor substrate such as a silicon wafer.
従来、シリコンウエハ内に存在する金属不純物
や結晶欠陥の発生核をゲツタリングするに際して
は、一般に、ウエハの裏面(即ち素子形成面とは
反対側の面)に、機械的損傷を与えたり、不純物
拡散によるミスフイツト転位を導入したり、或い
はイオン注入により発生した二次欠陥を利用する
ようにしていた。こうして、ウエハ裏面に形成さ
れた欠陥群は、熱処理工程中にウエハ内の金属不
純物等をゲツタリングし、これによつて、素子形
成に使用されるウエハ表面側における微小欠陥の
発生を防止する働きをする。 Conventionally, when gettering the generation nuclei of metal impurities and crystal defects existing in silicon wafers, it is generally done by mechanically damaging the back surface of the wafer (i.e., the surface opposite to the element formation surface) or by impurity diffusion. In this method, misfit dislocations are introduced by ion implantation, or secondary defects generated by ion implantation are utilized. In this way, the defects formed on the back surface of the wafer getter metal impurities within the wafer during the heat treatment process, thereby preventing the occurrence of micro defects on the front surface of the wafer used for device formation. do.
ところが、このような従来のゲツタリング法は
ウエハ裏面からゲツタリング処理を施すものであ
るから、ウエハの大口径化(3〜5inchφ)に伴
つてウエハ厚が300〜500μm程度にまで増大する
と、ウエハ表面側の欠陥の発生を防止しきれなく
なり、そのゲツタリング効果が現われにくくな
る。これを回避するためにゲツタリング効果を強
めようとすれば、ゲツタリング処理による転位が
素子形成面(表面)側にまで到達するといつた不
都合があつた。 However, since such conventional gettering methods perform gettering processing from the back side of the wafer, when the wafer thickness increases to about 300 to 500 μm as the diameter of the wafer increases (3 to 5 inch φ), the gettering process is performed from the back side of the wafer. It becomes impossible to prevent the occurrence of defects, and the gettering effect becomes difficult to appear. If an attempt was made to strengthen the gettering effect in order to avoid this, there was a problem in that dislocations caused by the gettering treatment would reach the element forming surface (front surface) side.
本発明は、上述した欠陥を是正すべくなされた
ものであつて、機械研磨あるいはイオン注入によ
り半導体基体(例えば、シリコンウエハ)の素子
形成面側の領域に一次欠陥層を形成する工程と、
上記半導体基体に熱処理を施して、上記一次欠陥
層を二次欠陥層に変換する工程と、この二次欠陥
層を酸化物層(例えば、高圧酸化法による熱酸化
膜)に変換する工程と、上記酸化物層を(例えば
エツチングによつて)除去する工程とをそれぞれ
具備し、上記酸化物層除去工程の後に、上記半導
体基体の上記素子形成面側に半導体素子を形成す
るようにした半導体装置の製造方法に係るもので
ある。 The present invention has been made to correct the above-mentioned defects, and includes a step of forming a primary defect layer in a region on the element forming surface side of a semiconductor substrate (for example, a silicon wafer) by mechanical polishing or ion implantation;
A step of converting the primary defect layer into a secondary defect layer by subjecting the semiconductor substrate to a heat treatment, and a step of converting the secondary defect layer into an oxide layer (for example, a thermal oxide film using a high-pressure oxidation method); and a step of removing the oxide layer (for example, by etching), and after the oxide layer removal step, a semiconductor element is formed on the element forming surface side of the semiconductor substrate. This relates to a manufacturing method.
この本発明の方法によれば、半導体基体として
厚さの大きいものを使用しても、その素子形成面
側の欠陥の発生を極めて効果的に防止することが
でき、このために、上記半導体基体に形成される
半導体素子の特性を非常に優れたものとすること
ができる。 According to the method of the present invention, even if a semiconductor substrate having a large thickness is used, it is possible to extremely effectively prevent the occurrence of defects on the element formation side. It is possible to improve the characteristics of a semiconductor element formed in a semiconductor device.
次に、半導体基体としてシリコンウエハを用い
た本発明の実施例を図面に付き述べる。 Next, an embodiment of the present invention using a silicon wafer as a semiconductor substrate will be described with reference to the drawings.
まず、本実施例によるゲツタリング方法を第1
図〜第3図について説明するが、この場合、ゲツ
タリング処理はウエハ表面(素子形成面)側から
行われる。 First, the gettering method according to the present example will be explained as follows.
3 will be explained. In this case, gettering processing is performed from the wafer surface (element forming surface) side.
即ち、第1図に示すように、厚さ300〜500μm
の大口径のシリコンウエハ1の表面に、研磨によ
り僅かな機械的損傷を与えるかあるいはイオン注
入(例えば50〜200KeVでボロン注入)を行うこ
とによつて、浅い(例えば1μm以内)のダメー
ジ層2を形成する。このダメージ層2は一次欠陥
が存在する領域、即ち一次欠陥層であり、表面か
ら2000Å程度以内の深さの領域において一次欠陥
の密度ピークが存在している。 That is, as shown in Figure 1, the thickness is 300 to 500 μm.
A shallow (for example, within 1 μm) damaged layer 2 is created by slightly mechanically damaging the surface of a large-diameter silicon wafer 1 by polishing or by performing ion implantation (for example, boron implantation at 50 to 200 KeV). form. This damaged layer 2 is a region where primary defects exist, that is, a primary defect layer, and the density peak of primary defects exists in a region at a depth of about 2000 Å from the surface.
次いで、第2図に示すように、ウエハ1の表面
側に1000℃程度で熱処理を施すことによつて、ダ
メージ層2を転位網や転位ループ等の二次欠陥の
存在する二次欠陥層3に変換する。この熱処理
に、上記二次欠陥層3は二次欠陥がゲツタリング
中心となり、ウエハ1の内部の結晶欠陥発生核や
金属不純物をゲツタリングするので、有害な欠陥
や不純物を高密度に含んでいる。そして、このと
きには、二次欠陥層3の直下のシリコンも当然に
結晶欠陥発生核などがゲツタリングされて、清浄
な状態となる。従つて、二次欠陥層3はゲツタリ
ング源として機能するが、その厚さは上述のダメ
ージ層2とほぼ同一であつて、1μm以内である
のが実用的である。なお、上記熱処理は不活性ガ
ス中で行つてもよい。 Next, as shown in FIG. 2, heat treatment is performed on the front side of the wafer 1 at about 1000°C to transform the damaged layer 2 into a secondary defect layer 3 containing secondary defects such as dislocation networks and dislocation loops. Convert to During this heat treatment, secondary defects act as gettering centers in the secondary defect layer 3, which getter crystal defect generation nuclei and metal impurities inside the wafer 1, so that the secondary defect layer 3 contains harmful defects and impurities at a high density. At this time, crystal defect generating nuclei and the like are naturally gettered from the silicon directly under the secondary defect layer 3, and the silicon becomes clean. Therefore, the secondary defect layer 3 functions as a gettering source, but its thickness is practically the same as that of the above-mentioned damaged layer 2, and is practically within 1 μm. Note that the above heat treatment may be performed in an inert gas.
次いで、第3図に示すように、ウエハ1の表面
側に後述の高圧酸化を施して二次欠陥層3を酸化
物層、例えばSiO2層に変換する。このSiO2層4
は二次欠陥層3の全厚さを包含するような十分な
厚さ(例えば2.2μm以上)に成長し、これによつ
て、二次欠陥層3は完全にSiO2層4に変換され
ることになる。即ち、成長したSiO2層4の厚さ
をtとすれば、上記高圧酸化によつて消費される
シリコンの厚さは一般にほぼ0.45(定数)×tで与
えられる。従つて、t≧2.2μmであれば、消費さ
れるシリコンの厚さはほぼ1μm以上となり、二
次欠陥層3はSiO2層4にほぼ完全に変換される。
要するに、二次欠陥層3を除去(変換)するため
には、SiO2層4を2.2μm以上、望ましくは3μm以
上(この場合は消費されるシリコンの厚さは約
1.35μm以上)の厚さに成長させることが必要で
ある。 Next, as shown in FIG. 3, the surface side of the wafer 1 is subjected to high-pressure oxidation, which will be described later, to convert the secondary defect layer 3 into an oxide layer, for example, an SiO 2 layer. This SiO 2 layer 4
grows to a sufficient thickness (for example, 2.2 μm or more) to cover the entire thickness of the secondary defect layer 3, thereby completely converting the secondary defect layer 3 into the SiO 2 layer 4. It turns out. That is, if the thickness of the grown SiO 2 layer 4 is t, the thickness of silicon consumed by the high-pressure oxidation is generally given by approximately 0.45 (constant)×t. Therefore, if t≧2.2 μm, the thickness of the consumed silicon will be approximately 1 μm or more, and the secondary defect layer 3 will be almost completely converted into the SiO 2 layer 4.
In short, in order to remove (convert) the secondary defect layer 3, the thickness of the SiO 2 layer 4 must be 2.2 μm or more, preferably 3 μm or more (in this case, the thickness of the silicon consumed is approximately
It is necessary to grow the film to a thickness of 1.35 μm or more.
次いで、図示は省略したが、SiO2層4をエツ
チングによつて、除去し、清浄化されて欠陥のな
いウエハ1の結晶面を表面に出す。そして、この
結晶面に対して、従来公知の方法で、ダイオー
ド、トランジスタ等の半導体素子を形成する。上
述したことから明らかなように、素子形成用のウ
エハ結晶面は、二次欠陥層3を完全に変換してな
るSiO2層4の除去によつて、完全に清浄化され
ているから、そこに形成した半導体素子の特性は
非常に優れたものとなる。 Next, although not shown, the SiO 2 layer 4 is removed by etching to expose the cleaned and defect-free crystal plane of the wafer 1. Then, semiconductor elements such as diodes and transistors are formed on this crystal plane by a conventionally known method. As is clear from the above, the crystal plane of the wafer for device formation has been completely cleaned by removing the SiO 2 layer 4 which has completely converted the secondary defect layer 3. The characteristics of the semiconductor element formed in this manner are extremely excellent.
上述した方法で重要な点は、第3図の工程(二
次欠陥層3のSiO2層4への変換)に高圧酸化法
を使用していることである。この高圧酸化法によ
れば、2.2μm以上の酸化膜を比較的低温にて容易
に形成でき、消費されるシリコンの量は上述した
通りである。この高圧酸化は、大気圧以上の圧力
でかつ欠陥があまり成長しない温度で行うことが
必要であるが、1000℃以下(望ましくは950℃以
下)で、例えば6.6Kg/cm2の加圧下で行なうのが
望ましい。即ち、高圧酸化によつて成長し得る積
層欠陥の成長を抑えた状態(ほぼ零とした状態)
で約2.2μm以上のSiO2層を形成しようとすれば、
1000℃以下(望ましくは950℃以下)にしなけれ
ばならないことが実験的に確認されている。逆に
言えば、1000℃を越えると、欠陥が延び易くな
り、積層欠陥のサイズがSiO2層4の膜厚以上と
なるので、この欠陥が延びないような条件で酸化
処理を行わないと、結晶面における欠陥をなくす
ことが困難となる。 An important point in the method described above is that a high-pressure oxidation method is used in the step shown in FIG. 3 (conversion of secondary defect layer 3 into SiO 2 layer 4). According to this high-pressure oxidation method, an oxide film of 2.2 μm or more can be easily formed at a relatively low temperature, and the amount of silicon consumed is as described above. This high-pressure oxidation must be carried out at a pressure higher than atmospheric pressure and at a temperature at which defects do not grow significantly, but it is carried out at a temperature of 1000°C or lower (preferably 950°C or lower), for example under a pressure of 6.6 kg/ cm2. is desirable. In other words, a state in which the growth of stacking faults that can grow due to high-pressure oxidation is suppressed (almost zero).
If you try to form a SiO 2 layer with a thickness of about 2.2 μm or more,
It has been experimentally confirmed that the temperature must be below 1000°C (preferably below 950°C). Conversely, when the temperature exceeds 1000°C, the defects tend to extend, and the size of the stacking fault becomes larger than the thickness of the SiO 2 layer 4. Therefore, unless the oxidation treatment is performed under conditions that prevent the defects from extending, It becomes difficult to eliminate defects in crystal planes.
一例として述べると、高圧酸化を950℃で60分
間行つて2μm厚の酸化膜を形成する場合には、
圧力を25Kg/cm2とし、また、1000℃で60分間行つ
て2μm厚の酸化膜を形成する場合には、圧力を
15Kg/cm2とする。これらいずれの場合も、低温で
あつて圧力も6.6Kg/cm2よりかなり大きくしてい
るために、積層欠陥が殆んど延びないようにする
ことができる。但し、酸化時間も関係があり、一
般に酸化時間を長くすれば圧力を低くすることが
できるが、作業性や酸化膜の膜厚を考慮して任意
に決めればよい。 As an example, when high-pressure oxidation is performed at 950°C for 60 minutes to form an oxide film with a thickness of 2 μm,
When the pressure is 25Kg/ cm2 and the process is carried out at 1000℃ for 60 minutes to form a 2μm thick oxide film, the pressure should be 25Kg/cm2.
15Kg/ cm2 . In any of these cases, since the temperature is low and the pressure is considerably higher than 6.6 Kg/cm 2 , stacking faults can be prevented from extending. However, the oxidation time is also relevant, and generally the pressure can be lowered by lengthening the oxidation time, but it may be arbitrarily determined in consideration of workability and the thickness of the oxide film.
このように、上述の高圧酸化法によると、比較
的低温で厚い酸化膜を形成でき、しかも、二次欠
陥層の成長を実質的に抑えることができる。従つ
て、シリコン表面層(二次欠陥層)を従来の酸化
法に比べてより大量に消費又は除去することがで
きる。また、従来法では、素子形成面にデバイス
能動領域を順次形成していくのが普通であるか
ら、上述の実施例のように、素子形成面に一旦形
成した層(欠陥層)の全部又は一部を除去してか
ら改めてそこに別の能動領域を形成することは、
従来の概念からはあまり考えられないことであ
る。しかし、上述の例では、そのような工程をゲ
ツタリング処理として積極的に施すことにより、
極めて優れた効果を得ているのである。 As described above, according to the above-described high-pressure oxidation method, a thick oxide film can be formed at a relatively low temperature, and the growth of a secondary defect layer can be substantially suppressed. Therefore, a larger amount of the silicon surface layer (secondary defect layer) can be consumed or removed than with conventional oxidation methods. In addition, in conventional methods, it is common to sequentially form device active regions on the element formation surface. Removing an area and then forming another active area there
This is something that cannot be considered from conventional concepts. However, in the above example, by actively applying such a process as a gettering process,
This has resulted in extremely excellent effects.
なお、上述の実施例において、ダメージ層2の
形成を不純物拡散によつて行うことも考えられ
る。しかし、この場合、その後の熱処理工程にお
いてウエハ1の内部にまで上記不純物が入り込む
ので、本発明におけるダメージ層2の形成は機械
研磨あるいはイオン注入による必要がある。 In addition, in the above-mentioned embodiment, it is also possible to form the damaged layer 2 by impurity diffusion. However, in this case, the impurities enter into the interior of the wafer 1 during the subsequent heat treatment process, so the formation of the damaged layer 2 in the present invention must be performed by mechanical polishing or ion implantation.
次に、本発明をMOS−FETの製造方法に適用
した別の実施例を第4図について説明する。 Next, another embodiment in which the present invention is applied to a method of manufacturing a MOS-FET will be described with reference to FIG.
まず、第4A図に示すように、N型シリコン基
板1を表面酸化してSiO2膜5を形成して、次い
で、第4B図に示すように、SiO2膜5をマスク
としてP型のソース領域6及びドレイン領域7を
拡散により形成する。次いで、第4C図に示すよ
うに、表面側からSi+、Ar+、Cl+等のイオン8を
照射してこのイオンを基板の表面領域に注入し、
これによつて、浅いイオン注入層、即ちダメージ
層9を一様に形成する。 First, as shown in FIG. 4A, an N-type silicon substrate 1 is surface oxidized to form a SiO 2 film 5, and then, as shown in FIG. 4B, a P-type source is formed using the SiO 2 film 5 as a mask. Region 6 and drain region 7 are formed by diffusion. Next, as shown in FIG. 4C, ions 8 such as Si + , Ar + , Cl + are irradiated from the surface side to implant these ions into the surface region of the substrate.
As a result, a shallow ion-implanted layer, ie, a damaged layer 9, is uniformly formed.
次いで、不活性ガス中でアニールすることによ
り、第4D図に示すように、ダメージ層9を二次
欠陥層10に変換し、基板1中の欠陥発生核や金
属不純物をゲツタリングする。そして、第4E図
に示すように、SiO2膜5をエツチングで除去し
てから、表面を高圧酸化し、第4F図に示すよう
に、二次欠陥層10を所定厚のSiO2膜11に変
換する。次いで、第4G図に示すように、SiO2
膜11をエツチングで除去してから、第4H図の
ようにゲート酸化膜12を改めて形成する。しか
る後は、従来公知の方法により、ソース領域6及
びドレイン領域7にそれぞれ対応させてソース金
属電極及びドレイン金属電極を被着形成すると共
にゲート酸化膜12上にゲート金属電極を被着形
成してMOS−FETを完成させる。 Next, by annealing in an inert gas, the damaged layer 9 is converted into a secondary defect layer 10, as shown in FIG. 4D, and defect generation nuclei and metal impurities in the substrate 1 are gettered. Then, as shown in FIG. 4E, after removing the SiO 2 film 5 by etching, the surface is oxidized under high pressure, and as shown in FIG. Convert. Next, as shown in FIG. 4G, SiO 2
After removing the film 11 by etching, a gate oxide film 12 is newly formed as shown in FIG. 4H. Thereafter, by a conventionally known method, a source metal electrode and a drain metal electrode are deposited to correspond to the source region 6 and drain region 7, respectively, and a gate metal electrode is deposited on the gate oxide film 12. Complete MOS-FET.
以上、本発明を実施例に基づいて説明したが、
この実施例は本発明の技術的思想に基づいて更に
変形可能である。例えば、二次欠陥層3,10の
厚みに応じ、上述した約0.45×t=二次欠陥層の
厚みの式に基づいて、高圧酸化による酸化膜の膜
厚をコントロールすればよい。また、高圧酸化時
における積層欠陥の成長は、上述した低温加圧酸
化で阻止できるが、イオン注入後の転位網(二次
欠陥)形成による反応(unfaulting reaction)
で転位ループに変換させることによつても阻止で
きるものと考えられる。いずれにしても積層欠陥
が清浄化されたシリコン表面へ侵入するのを効果
的に防止できる。 The present invention has been described above based on examples, but
This embodiment can be further modified based on the technical idea of the present invention. For example, depending on the thickness of the secondary defect layers 3 and 10, the thickness of the oxide film formed by high-pressure oxidation may be controlled based on the above-mentioned formula of approximately 0.45×t=thickness of the secondary defect layer. In addition, the growth of stacking faults during high-pressure oxidation can be prevented by the above-mentioned low-temperature pressure oxidation, but the reaction (unfaulting reaction) due to the formation of dislocation networks (secondary defects) after ion implantation
It is thought that this can also be prevented by converting it into a dislocation loop. In any case, stacking faults can be effectively prevented from penetrating the cleaned silicon surface.
また、本発明において行われる半導体基体の表
面処理は上述のゲツタリングの目的だけでなく、
ウエハ表面に形成したポリシリコン層、窒化物層
等の絶縁層の全体又は一部を酸化によつて酸化物
に変換し、この酸化物を除去してからその除去領
域に新たな層を形成し直す場合にも応用できる。
また、欠陥の成長が実質的に問題とならない程度
にしか生じないならば、上述の高圧酸化に替え
て、通常の常圧酸化を短時間行うこともできる。
また、半導体基体としては、シリコン以外の材質
のものでもよい。 Furthermore, the surface treatment of the semiconductor substrate performed in the present invention is not only for the purpose of gettering as described above.
All or part of an insulating layer such as a polysilicon layer or nitride layer formed on the wafer surface is converted into an oxide by oxidation, and after this oxide is removed, a new layer is formed in the removed area. It can also be applied to repairs.
Furthermore, if the growth of defects occurs only to such an extent that it does not substantially pose a problem, normal atmospheric pressure oxidation can be performed for a short time instead of the above-mentioned high pressure oxidation.
Furthermore, the semiconductor substrate may be made of a material other than silicon.
本発明は、上述のような構成であるから、半導
体素子を半導体基体の酸化物除去部分に形成する
前に、一次及び二次欠陥層の形成及び酸化並びに
この酸化物層の除去を行うことができ、従つて、
半導体基体として厚さの大きいものを使用して
も、素子形成面側の欠陥の発生を極めて効果的に
防止することができ、このために、上記半導体基
体に形成される半導体素子の特性を非常に優れた
ものとすることができる。特に、本発明において
は、一次欠陥層の形成を機械研磨あるいはイオン
注入により行うようにしているから、不純物拡散
により行う場合に較べて、半導体基体の浅い領域
(例えば1μm以内)のみに十分なダメージを与え
ることができる。このため、その後の熱処理工程
において半導体基体の内部にまず不純物が入り込
む恐れがない。 Since the present invention has the above-described configuration, it is possible to form and oxidize the primary and secondary defect layers and remove the oxide layer before forming the semiconductor element on the oxide-removed portion of the semiconductor substrate. can, therefore,
Even if a thick semiconductor substrate is used, it is possible to extremely effectively prevent the occurrence of defects on the element formation side. It can be made excellent. In particular, in the present invention, since the primary defect layer is formed by mechanical polishing or ion implantation, sufficient damage is caused only to a shallow region (for example, within 1 μm) of the semiconductor substrate, compared to the case where it is formed by impurity diffusion. can be given. Therefore, there is no fear that impurities will enter the interior of the semiconductor substrate in the subsequent heat treatment step.
第1図〜第3図は本発明の一実施例を示すもの
であつて、第1図はウエハ表面にダメージ層を形
成した状態の断面図、第2図はこのダメージ層を
二次欠陥層に変換した状態の断面図、第3図はこ
の二次欠陥層を酸化物層に変換した状態の断面
図、第4A図〜第4H図は本発明をMOS−FET
の製造方法に適用した別の実施例を工程順に示す
断面図である。
なお、図面に用いた符号において、1……シリ
コンウエハ、2,9……ダメージ層、3,10…
…二次欠陥層、4,11……SiO2膜、8……不
純物イオンである。
1 to 3 show one embodiment of the present invention, in which FIG. 1 is a cross-sectional view of a state in which a damaged layer is formed on the wafer surface, and FIG. Figure 3 is a cross-sectional view of the secondary defect layer converted to an oxide layer, and Figures 4A to 4H are MOS-FETs of the present invention.
FIG. 4 is a cross-sectional view showing another embodiment applied to the manufacturing method in order of steps. In addition, in the symbols used in the drawings, 1... silicon wafer, 2, 9... damaged layer, 3, 10...
... Secondary defect layer, 4, 11 ... SiO 2 film, 8 ... Impurity ion.
Claims (1)
体の素子形成面側の領域に一次欠陥層を形成する
工程と、 上記半導体基体に熱処理を施して、上記一次欠
陥層を二次欠陥層に変換する工程と、 この二次欠陥層を酸化物層に変換する工程と、 上記酸化物層を除去する工程とをそれぞれ具備
し、 上記酸化物層除去工程の後に、上記半導体基体
の上記素子形成面側に半導体素子を形成するよう
にした半導体装置の製造方法。[Scope of Claims] 1. A step of forming a primary defect layer in a region of the semiconductor substrate on the element forming surface side by mechanical polishing or ion implantation, and heat-treating the semiconductor substrate to transform the primary defect layer into a secondary defect layer. a step of converting the secondary defect layer into an oxide layer; and a step of removing the oxide layer, and after the oxide layer removal step, the device of the semiconductor substrate is removed. A method for manufacturing a semiconductor device in which a semiconductor element is formed on a forming surface side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13969678A JPS5565438A (en) | 1978-11-13 | 1978-11-13 | Semiconductor substrate treatment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13969678A JPS5565438A (en) | 1978-11-13 | 1978-11-13 | Semiconductor substrate treatment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5565438A JPS5565438A (en) | 1980-05-16 |
| JPH0235455B2 true JPH0235455B2 (en) | 1990-08-10 |
Family
ID=15251279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13969678A Granted JPS5565438A (en) | 1978-11-13 | 1978-11-13 | Semiconductor substrate treatment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5565438A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218777A (en) * | 1985-07-17 | 1987-01-27 | Agency Of Ind Science & Technol | Manufacture of josephson junction |
| JPH0338044A (en) * | 1989-07-05 | 1991-02-19 | Toshiba Corp | Manufacture of semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3923567A (en) * | 1974-08-09 | 1975-12-02 | Silicon Materials Inc | Method of reclaiming a semiconductor wafer |
| JPS5380157A (en) * | 1976-12-24 | 1978-07-15 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1978
- 1978-11-13 JP JP13969678A patent/JPS5565438A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5565438A (en) | 1980-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734195A (en) | Semiconductor wafer for epitaxially grown devices having a sub-surface getter region | |
| JP3970011B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| JPS62208638A (en) | Manufacture of semiconductor device | |
| JPS5821419B2 (en) | Lattice defect removal method | |
| JP2856157B2 (en) | Method for manufacturing semiconductor device | |
| JPH0235455B2 (en) | ||
| JPH05235005A (en) | Semiconductor substrate and manufacturing method thereof | |
| JP4609026B2 (en) | Manufacturing method of SOI wafer | |
| JPH10214844A (en) | Semiconductor substrate manufacturing method | |
| JP2629615B2 (en) | Method for manufacturing semiconductor device | |
| JP3296304B2 (en) | Method for manufacturing semiconductor device | |
| JP2943369B2 (en) | Semiconductor substrate manufacturing method | |
| KR100280105B1 (en) | Manufacturing Method of Semiconductor Device | |
| JPH07176742A (en) | Manufacture of semiconductor device and semiconductor device | |
| JPS5839014A (en) | Manufacture of semiconductor device | |
| JPH04328846A (en) | Manufacture of semiconductor device | |
| JPH08279475A (en) | Forming method of active layer in compound semiconductor device | |
| JP4598241B2 (en) | SIMOX substrate manufacturing method | |
| JP2009266940A (en) | Method for manufacturing epitaxial wafer | |
| JPS61156820A (en) | Manufacture of semiconductor device | |
| JPH0661234A (en) | Production of semiconductor device | |
| JPH09321041A (en) | Protective film for semiconductor device and method for forming the same | |
| JPS6258138B2 (en) | ||
| JPH05121399A (en) | Method for manufacturing semiconductor integrated circuit device |